JPH04218953A - 複合集積回路装置 - Google Patents

複合集積回路装置

Info

Publication number
JPH04218953A
JPH04218953A JP3079026A JP7902691A JPH04218953A JP H04218953 A JPH04218953 A JP H04218953A JP 3079026 A JP3079026 A JP 3079026A JP 7902691 A JP7902691 A JP 7902691A JP H04218953 A JPH04218953 A JP H04218953A
Authority
JP
Japan
Prior art keywords
element chip
semiconductor element
integrated circuit
layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3079026A
Other languages
English (en)
Other versions
JP3190057B2 (ja
Inventor
Akio Nakagawa
明夫 中川
Tsuneo Ogura
常雄 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7902691A priority Critical patent/JP3190057B2/ja
Priority to DE69128566T priority patent/DE69128566T2/de
Priority to EP19960108241 priority patent/EP0740338A3/en
Priority to EP19910306006 priority patent/EP0465227B1/en
Publication of JPH04218953A publication Critical patent/JPH04218953A/ja
Priority to US08/191,132 priority patent/US5477065A/en
Priority to US08/478,654 priority patent/US5994739A/en
Priority to US08/745,248 priority patent/US5714782A/en
Application granted granted Critical
Publication of JP3190057B2 publication Critical patent/JP3190057B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/311—Thin-film BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/251—Lateral thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/645—Combinations of only lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/67—Complementary BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/10—Configurations of laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Element Separation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
［発明の目的］
【０００１】
【産業上の利用分野】本発明は、半導体素子チップ上に
各種電子素子を搭載して一体化した、電力用集積回路と
して有用な複合集積回路装置に関する。
【０００２】
【従来の技術】モノリシック半導体集積回路は、シリコ
ン基板にトランジスタ，抵抗，ダイオード等を二次元的
に集積化することにより作られている。しかし、この様
な集積回路をインバータ等の電力変換回路として用いる
場合、出力素子の大電流化，高耐圧化を他の素子と共に
１チップ内で実現することは困難であった。また電力変
換回路に一般に必要とされるコンデンサやインダクタン
スをシリコンチップ上に一体的に形成することはできな
い。このため従来より、この種の電力用集積回路として
、ハイブリッド集積回路が用いられてきた。しかしハイ
ブリッド集積回路は、プリント配線板等に各種半導体素
子チップ，抵抗，コンデンサ等を搭載する事により構成
されるため、面積の増大，配線容量の増加，組み立て工
程の複雑化等の種々の問題があった。高集積化に伴う大
量の発熱の放散も大きい問題であった。
【０００３】
【発明が解決しようとする課題】以上のように、電力用
集積回路を従来の集積回路技術の延長上に構成しようと
すると、モノリシック集積回路では出力素子の大電流化
，高耐圧化の向上が難しく、ハイブリッド集積回路では
面積や配線容量が増大するという問題があり、またいず
れの場合も熱放散が大きい問題であった。本発明は、こ
の様な問題を解決した複合集積回路装置を提供すること
を目的とする。 ［発明の構成］
【０００４】
【課題を解決するための手段】本発明にかかる複合集積
回路装置は、一または二以上の素子が形成された半導体
素子チップ上に三次元的に電子素子を搭載して構成した
ことを特徴とする。ここに、搭載する電子素子は、半導
体素子チップの他、抵抗，各種薄膜回路、インダクタン
ス素子，キャパシタ等を含む。より具体的に説明すれば
、第１に、本発明に係る複合集積回路装置は、半導体素
子チップと、この半導体素子チップ上に形成された位置
決め用ガイドと、この位置決め用ガイドにより半導体素
子チップ上の所定の位置に自己整合されて搭載された電
子素子と、を有することを特徴とする。第２に、本発明
に係る複合集積回路装置は、一または二以上の素子が形
成された半導体素子チップと、この半導体素子チップ上
に絶縁膜を介して形成された薄膜回路と、この薄膜回路
と前記半導体素子チップの一方に発光素子が形成され、
他方にこの発光素子と対向する受光素子が形成されて構
成されたホトカプラと、を備えたことを特徴とする。
【０００５】第３に、本発明に係る複合集積回路は、一
または二以上の素子が形成された半導体素子チップと、
この半導体素子チップ上に絶縁膜を介して形成された薄
膜スイッチ素子とを有し、前記薄膜スイッチ素子は、前
記半導体素子チップ上に絶縁膜を介して形成された半導
体薄膜と、この半導体薄膜に所定距離をおいて形成され
たｐ型アノード層およびｎ型カソード層と、前記半導体
薄膜の前記ｐ型アノード層またはｎ型カソード層に隣接
する領域にゲート絶縁膜を介して形成されたゲート電極
と、を備えたことを特徴とする。
【０００６】
【作用】本発明によれば、電力変換回路等を構成する場
合に、出力素子とこれを制御するゲート回路等を別々の
チップに形成して三次元的に集積化することにより、出
力素子の大電流，高耐圧化が容易になる。また通常のハ
イブリッド集積回路と異なり、面積の増大，配線容量の
増大が抑えられる。
【０００７】また三次元的に素子を搭載するに当たって
位置決め用のガイドを予め形成しておくことにより、三
次元集積回路の信頼性向上が図られる。さらに回路全体
がコンパクトに一体化される結果、例えば放熱フィンの
取り付けにより放熱も容易になる。
【０００８】また・ホトカプラを三次元的に一体化する
構成を用いれば、複雑な配線を用いず、無用な電気的結
合を生じることなく、上下での信号のやり取りができる
ようになる。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
【００１０】図１（ａ）　（ｂ）　は、一実施例の複合
集積回路装置の斜視図と断面図である。半導体素子チッ
プ１は、電力用の高耐圧素子チップ、或いはトランジス
タ，ダイオード等が二次元的に集積形成された集積回路
チップである。素子チップ１には図示のように端子電極
２が形成されている。この素子チップ１上にはポリイミ
ド等の樹脂からなる位置決め用ガイド３が形成され、こ
の位置決め用ガイド３によって素子チップ１上の所定箇
所に自己整合されて電子素子４が搭載されている。
【００１１】電子素子４は、一または二以上の素子が形
成された半導体素子チップ、或いはコンデンサ，インダ
クタンス素子等である。この電子素子４は、半田，バン
プ電極等の結合金属５によって半導体素子チップ１上の
端子電極２と接続されている。なお結合金属５は、例え
ば電子素子４の電極金属と素子チップ１上の電極２とが
直接接続できる場合には必ずしも必要ではない。
【００１２】この実施例によれば、半導体素子チップ１
と電子素子４は位置決め用ガイド３によって自己整合さ
れて重ねられるから、組み立て工程が容易である。また
、電力用集積回路として出力素子の大電流化，高耐圧化
を図りながら、全体を極めてコンパクトに一体化した回
路が実現できる。
【００１３】図２（ａ）　（ｂ）　は、図１（ａ）　（
ｂ）　の実施例を拡張した実施例である。この実施例に
おいては、先の実施例と同様の手法で、半導体素子チッ
プ１上に複数の電子素子４１　，４２　，…を搭載して
いる。
【００１４】図３（ａ）　〜（ｄ）　は、図１の実施例
の製造工程である。半導体素子チップ１の端子電極２が
形成された側の面に、図３（ａ）　に示すように、位置
決め用ガイドとして用いられるポリイミド等の樹脂３０
　を全面形成する。ついで図３（ｂ）　に示すように、
樹脂３０　を選択エッチングしてガイド用溝６を形成す
る。そして図３（ｃ）に示すように、このガイド用溝６
に沿って電子素子４を落し込んで圧着することにより、
電子素子４の端子電極を半導体素子チップ１の端子電極
２に接続する。最後に樹脂３０　の不要部分をエッチン
グ除去して半導体素子チップ１の必要な端子電極２を露
出させる。なお以上の工程は、半導体素子チップ１がチ
ップに分離された後に行ってもよいし、分離前のウェハ
状態で行ってもよい。以上のような工程によって、素子
１と２とを精度よく位置合わせして一体化することがで
きる。
【００１５】図４（ａ）　（ｂ）　は、別の実施例の複
合集積回路装置を示す斜視図および断面図である。この
実施例では、第１の半導体素子チップ１に対して位置決
め用ガイド３を用いて第２の半導体素子チップ１１が搭
載されている。第２の半導体素子チップ１１には、一ま
たは二以上の素子が形成されている。この実施例の場合
、第２の素子チップ１１は、絶縁膜１３によって下部の
第１の素子チップ１とは電気的に分離された状態で第１
の素子チップ１上に搭載されている。第２の素子チップ
１１の表面には端子電極１２が配設されていて、ボンデ
ィングワイヤ（図示しない）により第１の素子チップ１
の端子電極２との間の接続、さらに他の外部回路との接
続が行われる。
【００１６】図５（ａ）　（ｂ）　は、図４（ａ）　（
ｂ）　を僅かに変形した実施例である。ここでは二つの
第２の半導体素子チップ１１１　，１１２　を第１の半
導体素子チップ１に搭載した状態を示しているが、その
基本構造は図４の場合と同様である。この実施例におい
ては、第１の素子チップ１の端子電極２と第２の素子チ
ップ１１の端子電極１２の間を、蒸着，スパッタ等によ
る薄膜配線１４により接続している。この場合配線１４
の段切れを防止するために、位置決め用ガイド３の側面
をテーパ加工している。
【００１７】図６はさらに他の実施例の複合集積回路装
置である。図６（ａ）は断面図であり、図６（ｂ）　は
その位置決め用ガイド３を除いた状態での平面図である
。この実施例においては、第１の半導体素子チップ１の
素子形成されて端子電極２が配設された面（表面）が図
の下方の面であり、この素子チップ１の裏面側に、位置
決め用ガイド３を用いて複数の電子素子４（４１　，４
２　，４３　）が搭載されている。
【００１８】このとき素子チップ１の裏面は、これに搭
載される電位素子４の端子間接続を行う配線面として用
いられている。すなわち素子チップ１の裏面には電子素
子４を搭載する前にあらかじめ配線１５が形成される。 この上に図１の実施例と同様の手法で位置決め用ガイド
３を用いて電子素子４を搭載する。電子素子４上の端子
電極１７は結合用金属５を介して素子チップ１の裏面に
配線１５と共に形成された端子電極１６に接続されてい
る。位置決め用ガイド３の外側に配置された端子電極１
６は、これら電子素子４による回路の端子を外部に接続
するために用いられる。
【００１９】半導体素子チップ１の外部との接続にはバ
ンプ構造が利用される。すなわち素子チップ１の端子電
極２は、電極板１８の表面に形成された端子電極１９に
対して、結合金属２０を介して接続されている。
【００２０】図７（ａ）　（ｂ）　は、図６を変形した
実施例である。半導体素子チップ１の裏面側に電子素子
４を搭載する点、および半導体素子チップ１の表面端子
電極はバンプ構造により外部と接続する点は、図６の実
施例と同様である。この実施例においては、電子素子４
の表裏が図６と逆である。すなわち電子素子４は、絶縁
膜１３によって半導体素子チップ１からは電気的に分離
された状態で、その裏面を下にして半導体素子チップ１
上に搭載されている。そして電子素子４の表面端子電極
１７間の接続は、位置決め用ガイド３上に配線２１を配
設することにより行っている。
【００２１】図６や図７の実施例において、電極板１８
は単に電極のみならず、多結晶シリコン膜等を用いた薄
膜回路が形成されたものであってもよい。さらにこれら
の電極板１８が石英等の透明板であれば、この電極板１
８を介して光信号を入れて、半導体素子チップ１との信
号授受を行うようにすることもできる。
【００２２】図８（ａ）　（ｂ）　は、他の実施例の複
合集積回路装置の断面図と平面図である。半導体素子チ
ップ１の一部に溝２３が形成され、この溝２３内に埋め
込まれる状態で電子素子４が搭載されている。電子素子
４と半導体素子チップ１の面位置はほぼ一致する状態と
する。電子素子４と素子チップ１の溝２３の間の間隙は
、樹脂２４、または他の絶縁物或いは多結晶シリコン等
により埋め込まれて、表面が平坦化される。そして平坦
化された表面に、電子素子４相互間、およびこれらと素
子チップ１間を接続する配線２５が配設される。
【００２３】図９（ａ）　（ｂ）　は、図７と図８の実
施例を組み合わせた実施例の断面図と平面図である。半
導体素子チップ１の端子電極２が形成された表面を下向
きにして、図７の実施例と同様にして電極板１８を利用
して配線が施されている。この半導体素子チップ１の裏
面に溝２３が形成され、ここに図８の実施例と同様にし
て電子素子４が埋め込まれ、樹脂２４で平坦化されてこ
の面に電子素子４間の配線２５が形成されている。
【００２４】第１０図（ａ）　（ｂ）　はさらに他の実
施例の複合集積回路装置を示す斜視図と平面図である。 半導体素子チップ１はこの実施例では、誘電体分離構造
を持つ。 すなわち半導体基板３１の上に絶縁膜３２により分離さ
れた半導体層３３が形成され、この半導体層３３内に素
子が形成されている。半導体層３３は、横方向にも分離
溝３４により複数の島領域に分離され、それぞれの島領
域に所望の素子が形成されている。
【００２５】この誘電体分離構造は、例えばシリコン基
板の直接接着技術を利用して形成される。すなわち図の
基板３１に相当する第１のシリコン基板と半導体層３３
に相当する第２のシリコン基板を用意し、これらを鏡面
研磨して一方の面に絶縁膜３２を形成した後に、直接接
着して一体化したウェハを得る。こうして得られたウェ
ハにさらに素子分離溝３４を形成し、この溝３４表面に
も絶縁膜３２を形成して、横方向に分離された島領域が
形成される。分離溝３４内には例えば多結晶シリコン膜
３５が埋め込まれる。
【００２６】そしてこの実施例においては、素子分離領
域に埋め込まれた多結晶シリコン３５内に不純物拡散に
より拡散層抵抗３６が形成されている。この拡散層抵抗
３６は、図１０（ｂ）　に示すように配線３７により引
き出されて、半導体層３３内に形成される素子との接続
が行われる。
【００２７】この様に素子分離領域の多結晶シリコンに
拡散層抵抗を形成すれば、電流容量或いは抵抗値の大き
い抵抗を、半導体素子チップ１の本来の素子領域との電
気的分離を確実にしてしかも、チップ面積の有効利用が
図られる。
【００２８】図１１は他の実施例の複合集積回路装置を
示す断面図である。半導体素子チップ１には図１０の実
施例と同様の誘電体分離構造を用いている。この実施例
においてもこの素子チップ１の多結晶シリコン３５が埋
め込まれた素子分離領域を利用して、ここにＣＭＯＳ回
路を構成している。すなわち素子分離領域上に絶縁膜３
８を介してさらに多結晶シリコン膜３９を堆積し、この
多結晶シリコン膜３９を利用してｐチャネルＭＯＳトラ
ンジスタ４０およびｎチャネルＭＯＳトランジスタ４１
が形成されている。
【００２９】図１２（ａ）　〜（ｅ）　は、この実施例
の製造工程である。前述のように誘電体分離構造を持つ
半導体素子チップ１が形成された後、この上に絶縁膜３
８を介して多結晶シリコン膜３９を堆積する（（ａ）　
）。堆積した多結晶シリコン膜３９に必要な不純物をイ
オン注入等により導入してｎ型領域４２およびｐ型領域
４３を形成する（（ｂ）　）。そしてこの多結晶シリコ
ン膜３９上にゲート絶縁膜４４を形成し（（ｃ）　）、
さらに多結晶シリコン膜を堆積してパターニングするこ
とによりゲート電極４５１　，４５２　を形成する。こ
れらのゲート電極４５をマスクにして各素子領域に順次
不純物をイオン注入して、ソース，ドレインとなるｐ型
層４６１　，４６２　およびｎ型層４７１　，４７２　
を形成する（（ｄ）　）。この様にして得られたｐチャ
ネルＭＯＳトランジスタ４０及びｎチャネルＭＯＳトラ
ンジスタ４１上を絶縁膜で覆い、コンタクト孔を開けて
配線を施してＣＭＯＳ回路を形成する（（ｅ）　）。
【００３０】図１２では多結晶シリコン膜３９を連続的
に残した状態で示しているが、適当な段階で選択エッチ
ングして必要な領域のみ島状に残すことにより、図１１
の構造が得られる。この実施例によっても、半導体素子
チップ１の分離領域を有効利用して、ここに素子を形成
した複合集積回路が得られる。
【００３１】図１３（ａ）　（ｂ）　は他の実施例の複
合集積回路装置を示す断面図と平面図である。この実施
例は、ホトカプラを組み込むことによって電気的結合が
ない状態で信号授受を可能とした複合集積回路である。 半導体素子チップ１は、これまでの実施例と同様に一ま
たは二以上の素子が形成されたものである。ここでは、
ｐ型半導体基板５１上にｎ型エピタキシャル層５２が形
成され、ｎ型層５２がｐ型層５３によって素子分離され
て、各素子領域に所望の素子が形成される構造を示して
いる。
【００３２】この様な半導体素子チップ１の一部には、
受光素子としてフォトダイオードＰＤが形成されている
。すなわち図に示すように、ｐ型層５３により分離され
た一つのｎ型層５２の表面にｐ型拡散層５５が形成され
てフォトダイオードＰＤが構成されている。なおこのフ
ォトダイオードＰＤ領域の基板５１とｎ型層５２の間に
はｎ型埋込み層５４が形成され、この埋込み層５４は、
図１３（ｂ）　に示すように更にｎ型拡散層５６によっ
て表面に取り出されている。
【００３３】この半導体素子チップ１上には、絶縁膜５
７を介して多結晶シリコン膜を用いた薄膜回路が形成さ
れている。図ではその様な薄膜回路の一つとして、フォ
トダイオードＰＤと対向する発光ダイオードＬＥＤが形
成されている。すなわち発光ダイオードＬＥＤは、所定
形状にパターニングされてフォトダイオードＰＤ上に位
置する多結晶シリコン膜５８を用いて、横方向にｐｎ接
合５９を形成して構成されている。発光ダイオードＬＥ
Ｄの二つの端子は例えば、図示のように素子チップ１の
フォトダイオードＰＤ領域に隣接する別の素子の端子に
それぞれ接続されている。フォトダイオードＰＤの端子
は素子チップ１の表面に取り出されている。
【００３４】多結晶シリコン膜にｐｎ接合を形成し、こ
れにある程度以上の順方向電流を流すと、ｐｎ接合部か
ら赤外線が放出される。この実施例ではこの原理に基づ
く発光ダイオードＬＥＤを半導体素子チップ１上に形成
し、半導体素子チップ１内にはこの発光ダイオードＬＥ
Ｄに対向してフォトダイオードＰＤを構成して、発光ダ
イオードＬＥＤからの赤外線をフォトダイオードＰＤで
検出するホトカプラを構成している。
【００３５】したがってこの実施例によれば、発光ダイ
オードＬＥＤを構成する多結晶シリコン膜５８に電流が
流れた時に、これを電気的結合なしに素子チップ１内の
フォトダイオードＰＤで検出することができる。つまり
発光ダイオードＬＥＤの部分は集積回路の機能としては
単なる電流経路であり、この実施例ではその電流経路の
電流検出手段としてホトカプラが一体形成されたことに
なる。
【００３６】なお図１３では、半導体素子チップ１側に
フォトダイオードＰＤ、この上に形成される薄膜回路内
に発光ダイオードＬＥＤを形成しているが、これら発光
素子と受光素子の配置関係は逆であってもよい。
【００３７】ところで本発明のように三次元的に素子を
積み上げると、素子の冷却が問題になる。効率的に熱放
散を行うためには、好ましくは積み上げられた素子の上
下から冷却を行うのがよい。その様な実施例を次に説明
する。
【００３８】図１４はその実施例の複合集積回路装置の
パッケージ構造である。半導体素子チップ１上に、電子
素子４が先に説明したいずれかの実施例に手法によって
集積形成される。半導体素子チップ１は、下面からの熱
放散をよくするため、金属板６１上に載置される。そし
て電子素子４が搭載された側の面は、熱伝導率の高い樹
脂６２で覆われ、その面に冷却フィン６３が取り付けら
れる。さらに全体が樹脂６４でモールドされる。この実
施例によれば、上下からの冷却ができ、複合集積回路の
放熱を良好なものとする事ができる。
【００３９】以上の実施例において、半導体素子チップ
上に集積する電子素子は、半導体素子の他、各種受動素
子を含むが、簡単な受動素子は例えば図１の実施例等に
おいて位置決め用ガイド等として形成される樹脂の上に
形成することができる。
【００４０】図１５は、その様な受動素子の一つである
トランスを小型に形成した実施例の構造を示している。 すなわち三次元集積化素子７１の樹脂で覆われた領域に
、第１の配線７２と第２の配線７３を、間に透磁率の大
きい膜７４を挟んで積層形成して、トランスを構成して
いる。
【００４１】図１６は、基本となる半導体素子チップが
集積回路ではなく、個別半導体素子である場合の具体的
な実施例の複合集積回路構造である。ここでは半導体素
子１が、縦方向に電流が流れる大電力用素子である導電
変調型ＭＯＳＦＥＴの場合を示している。すなわち導電
変調型ＭＯＳＦＥＴは、高抵抗ｎ型ベース８１の一方の
面にｎ型バッファ層８２を介してｐ型ドレイン層８３が
形成されている。ｎ型ベース層８１の他方に面にはｐ型
ベース層８４が形成され、このｐ型ベース層８４内にｎ
型ソース層８５が形成されている。ｐ型ベース層８４の
ｎ型ソース層８５とｎ型ベース層８１に挟まれた領域に
はゲート絶縁膜８６を介してゲート電極８７が形成され
ている。ｎ型ソース層８５には同時にｐ型ベース層８４
にもコンタクトするソース電極８８が設けられ、ｐ型ド
レイン層８３にはドレイン電極８９が形成されている。
【００４２】この様な導電変調型ＭＯＳＦＥＴの例えば
ｐ型ベース層領域上に形成された絶縁膜９０上に、多結
晶シリコン膜を用いた薄膜回路により導電変調型ＭＯＳ
ＦＥＴを制御するためのゲート回路や保護回路が形成さ
れている。この様な多結晶シリコン膜を用いた素子とし
て図においては、ｐチャネル薄膜トランジスタ９１，ｎ
チャネル薄膜トランジスタ９２およびＭＯＳゲート付き
サイリスタ９３を示している。
【００４３】図１７は、半導体素子チップ１上にＭＯＳ
ゲートを持つ特殊構造の薄膜スイッチ素子を形成した実
施例である。この実施例では、半導体素子チップ１上に
絶縁膜１００を介して半導体薄膜として高抵抗のｎ型多
結晶シリコン膜１０１が堆積、パターニングされ、その
一方の端部にｎ型カソード層１０２，他方の端部にｐ型
アノード層１０３が形成される。ｎ型カソード層１０２
に隣接するｎ型多結晶シリコン膜１０１上にゲート絶縁
膜１０４を介してゲート電極１０５が形成され、カソー
ド層１０２，アノード層１０３にそれぞれカソード電極
１０６，アノード電極１０７が形成されて、ＭＯＳゲー
ト付きダイオード・スイッチを構成している。
【００４４】図１８（ａ）　（ｂ）　は、そのＭＯＳゲ
ート付きダイオード・スイッチの動作を説明するための
図である。図１８（ａ）　はゲート電極１０４にカソー
ドに対して正のバイアスを与えた状態である。このとき
ゲート電極１０４の下は高濃度ｎ型層となり、実効的に
アノード・カソード間距離が小さいものとなる。すなわ
ちこの状態でこのダイオードに順方向電流を流せば、非
常に小さいオン電圧が得られる。ゲートが零バイアスで
は、図１７に示す本来のアノード・カソード間距離とな
り、例えばオフ状態で十分な高抵抗が得られる。一方、
ゲート電極１０４にカソードに対して負のバイアスを与
えると、図１８（ｂ）　に示すようにゲート電極１０４
下がｐ型層に反転する。多結晶シリコン膜１０１がある
程度以上薄ければ、ゲート電極１０４下が厚み方向に完
全にｐ型層となる。したがって、アノード・カソード間
に順方向バイアスがかかって電流が流れている状態でも
、図のようにゲート・バイアスすることにより、その電
流をオフすることができる。
【００４５】図１９（ａ）　〜（ｃ）　は図１７を変形
した実施例である。（ｃ）　が平面図であって、（ａ）
　（ｂ）　はそれぞれ（ｃ）のＡ−Ａ′，Ｂ−Ｂ′断面
を示している。この実施例では、図１７と異なり、ｐ型
ベース層１０８が形成されて、このｐ型ベース層１０８
のアノード側端部に分散させたｎ型カソード層１０２が
形成されている。この実施例のＭＯＳゲート付きダイオ
ードも図１７と同様のスイッチング動作が可能である。
【００４６】図２０（ａ）　（ｂ）　は、半導体素子チ
ップ１上に薄い活性層を持つＩＧＢＴを形成した実施例
の断面図と平面図である。半導体素子チップ１上に、１
〜５μｍ　程度のシリコン酸化膜１００を介して、１μ
ｍ　程度の非常に薄い高抵抗ｎ型シリコンからなる活性
層１０１が形成され、この活性層１０１内にｐ型ベース
層２０１とｎ型ベース層２０２が所定距離おいて形成さ
れている。ｐ型ベース層２０１とｎ型ベース層２０２は
、活性層底部のシリコン酸化膜１００に達する深さに形
成されている。ｐ型ベース層２０１内にｎ型ソース層２
０３が形成され、ｎ型ベース層２０２内にｐ型ドレイン
層２０４が形成されている。
【００４７】ｐ型ベース層２０１のｎ型ソース層２０３
と活性層１０１で挟まれた領域上にゲート酸化膜２０５
を介してゲート電極２０６が形成されている。ｐ型ベー
ス層２０１とｎ型ソース層２０３に同時にコンタクトし
てソース電極２０７が形成され、ｐ型ドレイン層２０４
にドレイン電極２０８が形成されている。
【００４８】この実施例においては、ｐ型ベース層２０
１とｎ型ベース層２０２が酸化膜１０１に達する深さに
形成されているため、逆バイアス印加時にその印加電圧
は縦方向にはすべて酸化膜１００で分担される。したが
って薄い活性層１０１を用いて、優れた高耐圧特性を示
すＩＧＢＴが得られる。
【００４９】図２１（ａ）　（ｂ）　は、図２０（ａ）
　（ｂ）　を変形した実施例である。図２０（ａ）　（
ｂ）の実施例において、ｐ型ベース層２０１とｎ型ソー
ス層２０３をゲート電極２０６をマスクとして用いた二
重拡散法により形成した場合、活性層１０１が薄いもの
であるために、ｎ型ソース層２０３下のｐ型ベース層幅
が非常に狭くなる。このために素子は，　ラッチアップ
し易くなる。この実施例では、ｎ型ソース層２０３を複
数個に分割して配置形成することにより、ｐ型ベース層
２０１の横方向抵抗が大きくなり過ぎるのを防止してい
る。従ってこの実施例によれば、ラッチアップしにくい
ＩＧＢＴが得られる。
【００５０】図２２（ａ）　（ｂ）　はさらに図２１（
ａ）　（ｂ）　を変形した実施例である。この実施例で
は、活性層１０１の厚みをさらに薄くして、ｎ型ソース
層２０３およびｐ型ドレイン層２０４が酸化膜１００に
達するように形成されている。
【００５１】ｎ型ソース層２０３が、図示のようにｐ型
ベース層２０１内で複数個に分割配置されていれば、ｐ
型ベース層２０１のゲート電極２０６下の部分をソース
電極２０７に短絡することができるから、正常動作が可
能である。図２３（ａ）　（ｂ）　は、図２２（ａ）　
（ｂ）　を変形した実施例である。この実施例では、ｐ
型ドレイン層２０４内にｎ型層２１１を分散させて配置
形成している。この実施例によると、ｐ型ドレイン層２
０４からの正孔注入が抑制されて高速性が向上する。
【００５２】図２４（ａ）　（ｂ）　は、図２２（ａ）
　（ｂ）　と類似の構造で双方向スイッチ素子を形成し
た実施例である。 すなわち高抵抗活性層１０１に酸化膜１００に達する深
さのｐ型ベース層２０１ａ，２０１ｂが形成され、これ
らのｐ型ベース層２０１ａ，２０１ｂ内にそれぞれ複数
個に分割されたｎ型エミッタ層２０３ａ，２０３ｂが形
成されている。ｐ型ベース層２０１ａ，２０１ｂのそれ
ぞれの端部にゲート絶縁膜２０５ａ，２０５ｂを介して
ゲート電極２０６ａ，２０６ｂが形成されている。ｐ型
ベース層２０１ａとｎ型エミッタ層２０３ａにコンタク
トして第１の主電極２０７ａが形成され、ｐ型ベース層
２０１ｂとｎ型エミッタ層２０３ｂにコンタクトして第
２の主電極２０７ｂが形成されている。
【００５３】この実施例の素子において、例えば第１の
主電極２０７ａを低電位、第２の主電極２０７ｂを高電
位として、ターンオンさせるには、低電位側のゲート電
極２０６ａ下のチャネルをオン、高電位側のゲート電極
２０６ｂ下のチャネルをオフとする。これにより、通常
のＧＴＯサイリスタの原理により素子はターンオンする
。高電位側のゲート電極２０６ｂ下のチャネルを導通さ
せることによって、素子をターンオフすることができる
。
【００５４】図２５は、図２１或いは図２２等で説明し
たＩＧＢＴ全体のレイアウト・パターン例を示す。ＩＧ
ＢＴ周辺は、シリコン酸化膜３００で囲まれており、従
って完全な誘電体分離構造になっている。パターン形状
は、ソース側が幅広となっている。図に示すように側面
の傾斜角度は６０°程度が好ましい。これにより、端面
電界が制御されて高耐圧特性が得られる。図２６は、図
２５に示した形状のＩＧＢＴを２個組合わせた実施例の
構造を示している。
【００５５】図２７は、図２４に示した双方向スイッチ
素子の全体のレイアウト・パターン例である。ゲート電
極２０６ａ，２０６ｂの中間部で素子の幅が最も狭く、
主電極２０７ａ，２０７ｂ側に行くにつれて次第に幅広
となっている。この実施例によっても、端面電界が制御
されて高耐圧特性が得られる。その他本発明はその趣旨
を逸脱しない範囲で種々変形して実施することが可能で
ある。
【００５６】
【発明の効果】以上述べたように本発明によれば、三次
元的に素子を積み重ねて、特に電力用集積回路として用
いて有用な複合集積回路装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例の複合集積回路装置を示す図。
【図２】図１を拡張した実施例の複合集積回路装置を示
す図。
【図３】図１の装置の製造工程を示す図。
【図４】さらに他の実施例の複合集積回路装置を示す図
。
【図５】さらに他の実施例の複合集積回路装置を示す図
。
【図６】さらに他の実施例の複合集積回路装置を示す図
。
【図７】図６を変形した実施例の複合集積回路装置を示
す図。
【図８】さらに他の実施例の複合集積回路装置を示す図
。
【図９】図８を変形した実施例の複合集積回路装置を示
す図。
【図１０】さらに他の実施例の複合集積回路装置を示す
図。
【図１１】さらに他の実施例の複合集積回路装置を示す
図。
【図１２】図１１の装置の製造工程を示す図。
【図１３】さらに他の実施例の複合集積回路装置を示す
図。
【図１４】冷却構造を考慮した実施例の複合集積回路装
置を示す図。
【図１５】さらに他の実施例の複合集積回路を示す図。
【図１６】さらに他の実施例の複合集積回路を示す図。
【図１７】さらに他の実施例の複合集積回路を示す図。
【図１８】図１７のスイッチ素子の動作を説明するため
の図。
【図１９】さらに他の実施例の複合集積回路を示す図。
【図２０】さらに他の実施例の複合集積回路を示す図。
【図２１】図２０を変形した実施例の複合集積回路を示
す図。
【図２２】図２１を変形した実施例の複合集積回路を示
す図。
【図２３】図２２を変形した実施例の複合集積回路を示
す図。
【図２４】さらに他の実施例の複合集積回路を示す図。
【図２５】図２１の実施例のＩＧＢＴ全体のレイアウト
形状を示す図。
【図２６】図２５のＩＧＢＴを２個組合わせたレイアウ
ト形状を示す図。
【図２７】図２４の双方向スイッチ素子のレイアウト形
状を示す図。
【符号の説明】
１…半導体素子チップ、２…端子電極、３…位置決め用
ガイド、４…電子素子、５…結合用金属、６…溝、１１
…半導体素子チップ、１２…端子電極、１３…絶縁膜、
１４…配線、１５…配線、１６，１７…端子電極、１８
…電極板、１９…端子電極、２０…結合用金属、２１…
配線、２３…溝、２４…樹脂、２５…配線、３４…分離
溝、３５…多結晶シリコン、３６…拡散層抵抗、３７…
配線、３９…多結晶シリコン膜、４０，４１…ＭＯＳト
ランジスタ、５８…多結晶シリコン膜、５９…ｐｎ接合
、ＬＥＤ…発光ダイオード、ＰＤ…フォトダイオード、
６１…金属板、６２，６４…樹脂、６３…フィン、７１
…複合集積回路素子、７２，７３…配線、７４…高透磁
率膜、９１，９２…薄膜トランジスタ、９３…ＭＯＳサ
イリスタ、１００…酸化膜、１０１…高抵抗ｎ型シリコ
ン層（活性層）、１０２…カソード領域、１０３…アノ
ード領域、１０４…ゲート絶縁膜、１０５…ゲート電極
、１０６…カソード電極、１０７…アノード電極、１０
８…ｐ型ベース層、２０１…ｐ型ベース層、２０２…ｎ
型ベース層、２０３…ｎ型ソース層、２０４…ｐ型ドレ
イン層、２０５…ゲート酸化膜、２０６…ゲート電極、
２０７…ソース電極、２０８…ドレイン電極。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】一または二以上の素子が形成された半導体
    素子チップと、この半導体素子チップ上に形成された位
    置決め用ガイドと、この位置決め用ガイドにより前記半
    導体素子チップ上の所定の位置に自己整合されて搭載さ
    れた電子素子と、を備えたことを特徴とする複合集積回
    路装置。
  2. 【請求項２】一または二以上の素子が形成された半導体
    素子チップと、この半導体素子チップ上に絶縁膜を介し
    て形成された薄膜回路と、この薄膜回路と前記半導体素
    子チップの一方に発光素子が形成され、他方にこの発光
    素子と対向する受光素子が形成されて構成されたホトカ
    プラと、を備えたことを特徴とする複合集積回路装置。
  3. 【請求項３】一または二以上の素子が形成された半導体
    素子チップと、この半導体素子チップ上に絶縁膜を介し
    て形成された薄膜スイッチ素子とを有し、前記薄膜スイ
    ッチ素子は、前記半導体素子チップ上に絶縁膜を介して
    形成された半導体薄膜と、この半導体薄膜に所定距離を
    おいて形成されたｐ型アノード層およびｎ型カソード層
    と、前記半導体薄膜の前記ｐ型アノード層またはｎ型カ
    ソード層に隣接する領域にゲート絶縁膜を介して形成さ
    れたゲート電極と、を備えたことを特徴とする複合集積
    回路装置。
JP7902691A 1990-07-02 1991-04-11 複合集積回路装置 Expired - Fee Related JP3190057B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP7902691A JP3190057B2 (ja) 1990-07-02 1991-04-11 複合集積回路装置
EP19960108241 EP0740338A3 (en) 1990-07-02 1991-07-02 Composite integrated circuit device
EP19910306006 EP0465227B1 (en) 1990-07-02 1991-07-02 Composite integrated circuit device
DE69128566T DE69128566T2 (de) 1990-07-02 1991-07-02 Zusammengesetzte integrierte Schaltungsanordnung
US08/191,132 US5477065A (en) 1990-07-02 1994-01-24 Lateral thin film thyristor with bevel
US08/478,654 US5994739A (en) 1990-07-02 1995-06-07 Integrated circuit device
US08/745,248 US5714782A (en) 1990-07-02 1996-11-08 Composite integrated circuit device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17270690 1990-07-02
JP2-172706 1990-07-02
JP7902691A JP3190057B2 (ja) 1990-07-02 1991-04-11 複合集積回路装置

Publications (2)

Publication Number Publication Date
JPH04218953A true JPH04218953A (ja) 1992-08-10
JP3190057B2 JP3190057B2 (ja) 2001-07-16

Family

ID=26420109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7902691A Expired - Fee Related JP3190057B2 (ja) 1990-07-02 1991-04-11 複合集積回路装置

Country Status (4)

Country Link
US (2) US5477065A (ja)
EP (2) EP0740338A3 (ja)
JP (1) JP3190057B2 (ja)
DE (1) DE69128566T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000516044A (ja) * 1996-10-10 2000-11-28 サムソン・エレクトロニクス・カンパニー・リミテッド マイクロ波ハイブリッド集積回路
JP2006108450A (ja) * 2004-10-06 2006-04-20 Citizen Electronics Co Ltd 光通信モジュール

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994739A (en) * 1990-07-02 1999-11-30 Kabushiki Kaisha Toshiba Integrated circuit device
US5633526A (en) * 1992-11-01 1997-05-27 Rohm Co., Ltd. Photodiode array and method for manufacturing the same
WO1996013859A1 (de) * 1994-10-28 1996-05-09 Siemens Aktiengesellschaft Festkörperschaltelement mit zwei source-elektroden und festkörperschalter mit einem solchen element
CN1270389C (zh) * 1996-06-28 2006-08-16 精工爱普生株式会社 薄膜晶体管及其制造方法
US7195960B2 (en) * 1996-06-28 2007-03-27 Seiko Epson Corporation Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6271102B1 (en) 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
FR2780551B1 (fr) * 1998-06-29 2001-09-07 Inside Technologies Micromodule electronique integre et procede de fabrication d'un tel micromodule
DE10011005B4 (de) * 1999-07-01 2004-03-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls
US6242763B1 (en) * 1999-09-14 2001-06-05 United Microelectronics Corp. Low triggering voltage SOI silicon-control-rectifier (SCR) structure
WO2001056082A1 (en) * 2000-01-28 2001-08-02 Ericsson Inc. Auto-aligning power transistor package
JP3650008B2 (ja) * 2000-09-04 2005-05-18 三洋電機株式会社 Ｍｏｓｆｅｔを用いた保護回路装置およびその製造方法
FR2817399B1 (fr) * 2000-11-30 2003-10-31 St Microelectronics Sa Puce electronique multifonctions
JP3724374B2 (ja) * 2001-01-15 2005-12-07 ソニー株式会社 固体撮像装置及びその駆動方法
US6670255B2 (en) * 2001-09-27 2003-12-30 International Business Machines Corporation Method of fabricating lateral diodes and bipolar transistors
DE10149195A1 (de) * 2001-10-05 2003-04-24 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltung mit einer auf einem Dielektrikum angeordneten leitfähigen Struktur
US6861341B2 (en) * 2002-02-22 2005-03-01 Xerox Corporation Systems and methods for integration of heterogeneous circuit devices
JP2006507666A (ja) * 2002-09-17 2006-03-02 アクサルト ソシエテ アノニム ウエハ組立体の製造方法
US7239337B2 (en) * 2002-11-13 2007-07-03 Oki Data Corporation Combined semiconductor apparatus with thin semiconductor films
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
WO2004112136A1 (en) * 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Electronic device
JP2005311118A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置、並びに電子機器
JP2006303408A (ja) * 2004-09-09 2006-11-02 Seiko Epson Corp 電子装置及びその製造方法
CN100385657C (zh) * 2004-09-09 2008-04-30 精工爱普生株式会社 电子装置及其制造方法
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US7652339B2 (en) * 2007-04-06 2010-01-26 Xerox Corporation Ambipolar transistor design
KR101721850B1 (ko) 2009-11-13 2017-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2766933B1 (en) * 2011-10-14 2016-12-14 Pakal Technologies LLC Systems, devices, and methods with integrable fet-controlled lateral thyristors
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9659979B2 (en) 2015-10-15 2017-05-23 International Business Machines Corporation Sensors including complementary lateral bipolar junction transistors
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
WO2019241417A1 (en) 2018-06-13 2019-12-19 Invensas Bonding Technologies, Inc. Tsv as pad
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
US12456662B2 (en) 2020-12-28 2025-10-28 Adeia Semiconductor Bonding Technologies Inc. Structures with through-substrate vias and methods for forming the same
WO2022147430A1 (en) 2020-12-28 2022-07-07 Invensas Bonding Technologies, Inc. Structures with through-substrate vias and methods for forming the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1764125A1 (de) * 1968-04-05 1971-05-06 Philips Nv Halbleitervorrichtung mit zwei in Gegentakt geschalteten Kapazitaetsdioden
US3943547A (en) * 1970-12-26 1976-03-09 Hitachi, Ltd. Semiconductor device
JPS5543864A (en) * 1978-09-25 1980-03-27 Hitachi Ltd Mis semiconductor device
JPS5754370A (en) * 1980-09-19 1982-03-31 Nippon Telegr & Teleph Corp <Ntt> Insulating gate type transistor
JPS5775464A (en) * 1980-10-28 1982-05-12 Semiconductor Res Found Semiconductor device controlled by tunnel injection
JPS57141962A (en) * 1981-02-27 1982-09-02 Hitachi Ltd Semiconductor integrated circuit device
EP0059264A1 (en) * 1981-03-02 1982-09-08 Rockwell International Corporation NPN Type lateral transistor with minimal substrate operation interference and method for producing same
GB2105106A (en) * 1981-07-17 1983-03-16 Clarion Co Ltd Variable capaciter
JPS58127379A (ja) * 1982-01-25 1983-07-29 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲ−ト形トランジスタ
EP0137992A3 (en) * 1983-09-29 1987-01-21 Fujitsu Limited Lateral bipolar transistor formed in a silicon on insulator (soi) substrate
JPS6081864A (ja) * 1983-10-12 1985-05-09 Fujitsu Ltd ラテラル型トランジスタ
JPS60100469A (ja) * 1983-11-05 1985-06-04 Nissan Motor Co Ltd 半導体装置
GB2150753B (en) * 1983-11-30 1987-04-01 Toshiba Kk Semiconductor device
JPS60196974A (ja) * 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
IT1214806B (it) * 1984-09-21 1990-01-18 Ates Componenti Elettron Dispositivo integrato monolitico di potenza e semiconduttore
DE3587797T2 (de) * 1984-10-31 1994-07-28 Texas Instruments Inc Transistor mit horizontaler Struktur und Verfahren zu dessen Herstellung.
US4694313A (en) * 1985-02-19 1987-09-15 Harris Corporation Conductivity modulated semiconductor structure
US4760431A (en) * 1985-09-30 1988-07-26 Kabushiki Kaisha Toshiba Gate turn-off thyristor with independent turn-on/off controlling transistors
US4963951A (en) * 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
US4761679A (en) * 1986-12-22 1988-08-02 North American Philips Corporation Complementary silicon-on-insulator lateral insulated gate rectifiers
JPS63198367A (ja) * 1987-02-13 1988-08-17 Toshiba Corp 半導体装置
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
JPH01318266A (ja) * 1988-06-17 1989-12-22 Sanyo Electric Co Ltd 可変容量ダイオード
JPH023238A (ja) * 1988-06-20 1990-01-08 Nissan Motor Co Ltd 薄膜バイポーラトランジスタの製造方法
JPH02102569A (ja) * 1988-10-12 1990-04-16 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000516044A (ja) * 1996-10-10 2000-11-28 サムソン・エレクトロニクス・カンパニー・リミテッド マイクロ波ハイブリッド集積回路
JP2006108450A (ja) * 2004-10-06 2006-04-20 Citizen Electronics Co Ltd 光通信モジュール

Also Published As

Publication number Publication date
EP0465227A2 (en) 1992-01-08
EP0465227B1 (en) 1998-01-07
US5477065A (en) 1995-12-19
EP0465227A3 (en) 1992-10-07
DE69128566T2 (de) 1998-05-14
EP0740338A2 (en) 1996-10-30
EP0740338A3 (en) 1998-01-07
JP3190057B2 (ja) 2001-07-16
DE69128566D1 (de) 1998-02-12
US5714782A (en) 1998-02-03

Similar Documents

Publication Publication Date Title
JP3190057B2 (ja) 複合集積回路装置
US5994739A (en) Integrated circuit device
US9570603B2 (en) Semiconductor device having trench gate structure and method for manufacturing the semiconductor device
US10079230B2 (en) Double-sided vertical semiconductor device with thinned substrate
US6323509B1 (en) Power semiconductor device including a free wheeling diode and method of manufacturing for same
JP4761644B2 (ja) 半導体装置
US5436486A (en) High voltage MIS transistor and semiconductor device
JP3325736B2 (ja) 絶縁ゲート型半導体装置
JPH07307469A (ja) 半導体装置
JPS5825264A (ja) 絶縁ゲート型半導体装置
US9553085B2 (en) Fabricating method for high voltage semiconductor power switching device
JP2635828B2 (ja) 半導体装置
US20050156201A1 (en) Semiconductor device
JP2635044B2 (ja) 半導体デバイス
TWI240413B (en) Bidirectional photothyristor chip
JP2018157043A (ja) 半導体装置および半導体装置の製造方法
JP3135762B2 (ja) 半導体集積回路装置
JP5261636B2 (ja) 半導体装置
JP2024545313A (ja) 絶縁基板を用いた複数の半導体デバイスのモジュールアセンブリ
JP2003017574A (ja) 半導体装置及びこれに用いる保護回路
JPH0654796B2 (ja) 複合半導体装置
US5424575A (en) Semiconductor device for SOI structure having lead conductor suitable for fine patterning
US20050127434A1 (en) MOS power component with a reduced surface area
KR100203528B1 (ko) 쌍방향 반도체 스위치
JPH10256542A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees