JPH04219009A - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置Info
- Publication number
- JPH04219009A JPH04219009A JP2403827A JP40382790A JPH04219009A JP H04219009 A JPH04219009 A JP H04219009A JP 2403827 A JP2403827 A JP 2403827A JP 40382790 A JP40382790 A JP 40382790A JP H04219009 A JPH04219009 A JP H04219009A
- Authority
- JP
- Japan
- Prior art keywords
- quantizer
- input
- sampling frequency
- signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は入力されるディジタル信
号をそのサンプリング周波数より高い周波数のサンプリ
ング周波数で再量子化し、その入力されるディジタル信
号のビット数を２値レベルにまで圧縮する方式のＤ／Ａ
変換装置に係り、特に入力されるディジタル信号のサン
プリング周波数が複数とおり存在する場合のＤ／Ａ変換
装置に関する。
号をそのサンプリング周波数より高い周波数のサンプリ
ング周波数で再量子化し、その入力されるディジタル信
号のビット数を２値レベルにまで圧縮する方式のＤ／Ａ
変換装置に係り、特に入力されるディジタル信号のサン
プリング周波数が複数とおり存在する場合のＤ／Ａ変換
装置に関する。
【０００２】
【従来の技術】近年のディジタル技術の進歩によりディ
ジタル／アナログのインターフェースに当たるＤ／Ａ変
換装置は益々その重要性を増しており、特に最近では高
性能のＤ／Ａ変換が可能となる量子化器を用いてのＤ／
Ａ変換装置が増えている。
ジタル／アナログのインターフェースに当たるＤ／Ａ変
換装置は益々その重要性を増しており、特に最近では高
性能のＤ／Ａ変換が可能となる量子化器を用いてのＤ／
Ａ変換装置が増えている。
【０００３】従来のＤ／Ａ変換装置を図７に示し、その
説明を行う（例えば「ラジオ技術」１９８８年５月号１
４０頁〜１４３頁）。
説明を行う（例えば「ラジオ技術」１９８８年５月号１
４０頁〜１４３頁）。
【０００４】この従来例では、入力されるサンプリング
周波数ｆｓの入力信号をディジタルフィルタ部１００で
一旦４倍オーバーサンプリング１７ビットの信号に変換
し、その信号を量子化器１１０に入力するようにしてい
る。ディジタルフィルタ部１００では、ディジタルアッ
テネータ１０１を用いて入力信号のアッテネーションを
行った後、２倍オーバーサンプリング用のＦＩＲディジ
タルフィルタ１０２，１０３を介して４倍のオーバーサ
ンプリングを行っている。
周波数ｆｓの入力信号をディジタルフィルタ部１００で
一旦４倍オーバーサンプリング１７ビットの信号に変換
し、その信号を量子化器１１０に入力するようにしてい
る。ディジタルフィルタ部１００では、ディジタルアッ
テネータ１０１を用いて入力信号のアッテネーションを
行った後、２倍オーバーサンプリング用のＦＩＲディジ
タルフィルタ１０２，１０３を介して４倍のオーバーサ
ンプリングを行っている。
【０００５】以上のようにして得られた４ｆｓ、すなわ
ちオーバーサンプリング数＝４、１７ビットの信号は３
２ｆｓで動作している量子化器１１０に入力される。量
子化器１１０では入力される信号が一重積分型ノイズシ
ェーパ１１１に与えられ、ノイズシェーピングが行われ
る。一重積分型ノイズシェーパ１１１により発生される
量子化ノイズＶｑ１が二重積分型ノイズシェーパ１１２
に入力され、微分器１１３を介して加算器１１５により
一重積分型ノイズシェーパ１１１の出力と加算され出力
される。これにより、量子化器１１０に入力された４ｆ
ｓ，１７ビットの信号が、３２ｆｓ，１１値、すなわち
−５〜＋５の１１とおりの信号にビット圧縮される。得
られた１１値の信号はＰＷＭ変換器２によってパルス幅
変調され、入力値に応じて図８に示すとおりの１１とお
りのパルス波が出力される。
ちオーバーサンプリング数＝４、１７ビットの信号は３
２ｆｓで動作している量子化器１１０に入力される。量
子化器１１０では入力される信号が一重積分型ノイズシ
ェーパ１１１に与えられ、ノイズシェーピングが行われ
る。一重積分型ノイズシェーパ１１１により発生される
量子化ノイズＶｑ１が二重積分型ノイズシェーパ１１２
に入力され、微分器１１３を介して加算器１１５により
一重積分型ノイズシェーパ１１１の出力と加算され出力
される。これにより、量子化器１１０に入力された４ｆ
ｓ，１７ビットの信号が、３２ｆｓ，１１値、すなわち
−５〜＋５の１１とおりの信号にビット圧縮される。得
られた１１値の信号はＰＷＭ変換器２によってパルス幅
変調され、入力値に応じて図８に示すとおりの１１とお
りのパルス波が出力される。
【０００６】この従来例では、ＰＷＭ部からのパルス幅
の分解能を得るため、発振器１１６は入力信号のサンプ
リング周波数ｆｓの３２×２４＝７６８倍のクリスタル
発振子を用いてマスタクロック信号を発生している。
の分解能を得るため、発振器１１６は入力信号のサンプ
リング周波数ｆｓの３２×２４＝７６８倍のクリスタル
発振子を用いてマスタクロック信号を発生している。
【０００７】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、入力されるディジタル信号のサンプリン
グ周波数ｆｓが固定されている場合には問題なく高い性
能を発揮するが、例えばＤＡＴ、すなわちディジタルオ
ーディオテープのように録音されている音楽信号のサン
プリング周波数ｆｓが４８ｋＨｚ，４４．１ｋＨｚ，３
２ｋＨｚの３通りの値を取り得るような場合では、例え
ばＤ／Ａ変換装置に入力される音楽信号のサンプリング
周波数ｆｓが４８ｋＨｚの場合ではＤ／Ａ変換装置のマ
スタクロック周波数は４８ｋＨｚ×３２×２４で３６．
８６４ＭＨｚとなるが、同ｆｓ＝４４．１ｋＨｚの場合
ではマスタクロック周波数を４４．１ｋＨｚ×３２×２
４で３３．８６８８ＭＨｚにしなければならず、このた
めの周辺回路が必要になるという問題点があった。
うな構成では、入力されるディジタル信号のサンプリン
グ周波数ｆｓが固定されている場合には問題なく高い性
能を発揮するが、例えばＤＡＴ、すなわちディジタルオ
ーディオテープのように録音されている音楽信号のサン
プリング周波数ｆｓが４８ｋＨｚ，４４．１ｋＨｚ，３
２ｋＨｚの３通りの値を取り得るような場合では、例え
ばＤ／Ａ変換装置に入力される音楽信号のサンプリング
周波数ｆｓが４８ｋＨｚの場合ではＤ／Ａ変換装置のマ
スタクロック周波数は４８ｋＨｚ×３２×２４で３６．
８６４ＭＨｚとなるが、同ｆｓ＝４４．１ｋＨｚの場合
ではマスタクロック周波数を４４．１ｋＨｚ×３２×２
４で３３．８６８８ＭＨｚにしなければならず、このた
めの周辺回路が必要になるという問題点があった。
【０００８】本発明は上記の問題点に鑑み、入力される
ディジタル信号のサンプリング周波数が変化した場合で
あってもＤ／Ａ変換装置が動作するサンプリング周波数
を変化させる必要のないＤ／Ａ変換装置を提供するもの
である。
ディジタル信号のサンプリング周波数が変化した場合で
あってもＤ／Ａ変換装置が動作するサンプリング周波数
を変化させる必要のないＤ／Ａ変換装置を提供するもの
である。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明によるＤ／Ａ変換装置は、入力されるディジタ
ル信号をそのディジタル信号のサンプリング周波数より
高いサンプリング周波数で動作することによりそのディ
ジタル信号のビット圧縮を行う量子化器と、その量子化
器出力を所定の周期を有する２値レベルの信号に変換す
る変換器とを有し、前記量子化器に入力され得るディジ
タル信号のサンプリング周波数をＦ、このときにその量
子化器が動作するオーバーサンプリング数をＮ、前記所
定の周期をＴとしたときＦ×Ｎ×Ｔの値が常に一定とな
るよう前記量子化器が動作するオーバーサンプリング数
Ｎと前記所定の周期Ｔを変化させるようにしたものであ
る。
に本発明によるＤ／Ａ変換装置は、入力されるディジタ
ル信号をそのディジタル信号のサンプリング周波数より
高いサンプリング周波数で動作することによりそのディ
ジタル信号のビット圧縮を行う量子化器と、その量子化
器出力を所定の周期を有する２値レベルの信号に変換す
る変換器とを有し、前記量子化器に入力され得るディジ
タル信号のサンプリング周波数をＦ、このときにその量
子化器が動作するオーバーサンプリング数をＮ、前記所
定の周期をＴとしたときＦ×Ｎ×Ｔの値が常に一定とな
るよう前記量子化器が動作するオーバーサンプリング数
Ｎと前記所定の周期Ｔを変化させるようにしたものであ
る。
【００１０】
【作用】上記のように量子化器が動作するオーバーサン
プリング数Ｎと２値レベルの信号の周期Ｔを、入力され
るディジタル信号のサンプリング周波数Ｆに応じて変化
させるようにし、しかもＦ×Ｎ×Ｔの値が一定となるよ
うにしたため、入力されるディジタル信号のサンプリン
グ周波数によってＤ／Ａ変換装置が動作するサンプリン
グ周波数を変える必要がなくなり、周辺回路を大幅に簡
略化することができるものである。
プリング数Ｎと２値レベルの信号の周期Ｔを、入力され
るディジタル信号のサンプリング周波数Ｆに応じて変化
させるようにし、しかもＦ×Ｎ×Ｔの値が一定となるよ
うにしたため、入力されるディジタル信号のサンプリン
グ周波数によってＤ／Ａ変換装置が動作するサンプリン
グ周波数を変える必要がなくなり、周辺回路を大幅に簡
略化することができるものである。
【００１１】
【実施例】以下、図面に基づき本発明の説明を行う。図
１は本発明によるＤ／Ａ変換装置の概念図である。ここ
では、ＤＡＴで用いられている３とおりのサンプリング
周波数によるディジタル信号が入力された場合について
示してある。この図を説明すると、量子化器１とＰＷＭ
変換器２にはマスタクロックとして４８，４４．１，３
２の公倍数である２８．２２４ＭＨｚが与えられており
、入力されるディジタル信号のサンプリング周波数に応
じてクロックセレクト信号ＣＳＥＬを用いて量子化器１
とＰＷＭ変換器２の動作を制御するものである。
１は本発明によるＤ／Ａ変換装置の概念図である。ここ
では、ＤＡＴで用いられている３とおりのサンプリング
周波数によるディジタル信号が入力された場合について
示してある。この図を説明すると、量子化器１とＰＷＭ
変換器２にはマスタクロックとして４８，４４．１，３
２の公倍数である２８．２２４ＭＨｚが与えられており
、入力されるディジタル信号のサンプリング周波数に応
じてクロックセレクト信号ＣＳＥＬを用いて量子化器１
とＰＷＭ変換器２の動作を制御するものである。
【００１２】量子化器１は、サンプリング周波数４８ｋ
Ｈｚのディジタル信号が入力されるときは４２倍オーバ
ーサンプリングで動作し１３値出力となる。サンプリン
グ周波数４４．１ｋＨｚのディジタル信号が入力される
ときには４０倍オーバーサンプリングで動作し１５値出
力となる。サンプリング周波数３２ｋＨｚのディジタル
信号が入力されるときには６３倍オーバーサンプリング
で動作し１３値出力となる。
Ｈｚのディジタル信号が入力されるときは４２倍オーバ
ーサンプリングで動作し１３値出力となる。サンプリン
グ周波数４４．１ｋＨｚのディジタル信号が入力される
ときには４０倍オーバーサンプリングで動作し１５値出
力となる。サンプリング周波数３２ｋＨｚのディジタル
信号が入力されるときには６３倍オーバーサンプリング
で動作し１３値出力となる。
【００１３】ＰＷＭ変換器２ではサンプリング周波数４
４．１ｋＨｚ時はマスタクロック（図２Ａ）の１６周期
（図２Ｂ）、サンプリング周波数４８ｋＨｚ，３２ｋＨ
ｚ時はマスタクロックの１４周期（図２Ｃ）の変換周期
をもって入力されるディジタル信号をパルス波に変換す
る。
４．１ｋＨｚ時はマスタクロック（図２Ａ）の１６周期
（図２Ｂ）、サンプリング周波数４８ｋＨｚ，３２ｋＨ
ｚ時はマスタクロックの１４周期（図２Ｃ）の変換周期
をもって入力されるディジタル信号をパルス波に変換す
る。
【００１４】このように、Ｄ／Ａ変換装置に入力される
ディジタル信号のサンプリング周波数ｆｓと、量子化器
１が動作するオーバーサンプリング数Ｎと、ＰＷＭ変換
器２へ入力されるディジタルデータの周期ＴＮの積、す
なわちｆｓ×Ｎ×ＴＮの値が一定となるように、サンプ
リング周波数に応じて量子化器１のオーバーサンプリン
グ数ＮとＰＷＭ変換器２へ入力されるディジタルデータ
の周期ＴＮを変化させるようにしたため、マスタクロッ
クの周波数を変化させることなく各々のサンプリング周
波数に対応できるものである。
ディジタル信号のサンプリング周波数ｆｓと、量子化器
１が動作するオーバーサンプリング数Ｎと、ＰＷＭ変換
器２へ入力されるディジタルデータの周期ＴＮの積、す
なわちｆｓ×Ｎ×ＴＮの値が一定となるように、サンプ
リング周波数に応じて量子化器１のオーバーサンプリン
グ数ＮとＰＷＭ変換器２へ入力されるディジタルデータ
の周期ＴＮを変化させるようにしたため、マスタクロッ
クの周波数を変化させることなく各々のサンプリング周
波数に対応できるものである。
【００１５】図３は本発明によるＤ／Ａ変換装置におけ
る具体的な実施例を示すブロック図である。この図を説
明すると、１１はレジスタであり、サンプリング周波数
ｆｓの周期で動作するクロック信号ＷＣＫによって、入
力される１６ビットのデータをラッチする。１２は加算
器である。１３は伝達関数Ｈ（ｚ）を有する帰還回路で
あり、端子ＣＫに入力されるサンプリングクロックによ
って動作する。伝達関数Ｈ（ｚ）は（１）式に示すとお
りである。
る具体的な実施例を示すブロック図である。この図を説
明すると、１１はレジスタであり、サンプリング周波数
ｆｓの周期で動作するクロック信号ＷＣＫによって、入
力される１６ビットのデータをラッチする。１２は加算
器である。１３は伝達関数Ｈ（ｚ）を有する帰還回路で
あり、端子ＣＫに入力されるサンプリングクロックによ
って動作する。伝達関数Ｈ（ｚ）は（１）式に示すとお
りである。
【００１６】
Ｈ（ｚ）＝−３ｚ−１＋３ｚ−２−ｚ−３
…（１）１５は減算器であり、局部量子化器１４の入
出力の差Ｖｑを取り出し出力する。２０は分周器であり
、クロックセレクト信号ＣＳＥＬによって分周比を制御
し、与えられるマスタクロック（ここでは２８．２２４
ＭＨｚ）を分周し、帰還回路１３に対するサンプリング
クロックを発生する。クロックセレクト信号ＣＳＥＬは
、サンプリング周波数ｆｓ＝４４．１ｋＨｚのときは“
１”、サンプリング周波数ｆｓ＝４８ｋＨｚ，３２ｋＨ
ｚのときは“０”としている。よって、クロックセレク
ト信号ＣＳＥＬ＝１のときは分周比が１６：１、クロッ
クセレクト信号ＣＳＥＬ＝０のときは分周比が１４：１
となる。１４は局部量子化器であり、ここでは（表１）
に示すとおりの入力信号の再量子化を行う。なお、出力
についてはそれぞれ７１６８，８１９２で規格化した値
を示してある。
…（１）１５は減算器であり、局部量子化器１４の入
出力の差Ｖｑを取り出し出力する。２０は分周器であり
、クロックセレクト信号ＣＳＥＬによって分周比を制御
し、与えられるマスタクロック（ここでは２８．２２４
ＭＨｚ）を分周し、帰還回路１３に対するサンプリング
クロックを発生する。クロックセレクト信号ＣＳＥＬは
、サンプリング周波数ｆｓ＝４４．１ｋＨｚのときは“
１”、サンプリング周波数ｆｓ＝４８ｋＨｚ，３２ｋＨ
ｚのときは“０”としている。よって、クロックセレク
ト信号ＣＳＥＬ＝１のときは分周比が１６：１、クロッ
クセレクト信号ＣＳＥＬ＝０のときは分周比が１４：１
となる。１４は局部量子化器であり、ここでは（表１）
に示すとおりの入力信号の再量子化を行う。なお、出力
についてはそれぞれ７１６８，８１９２で規格化した値
を示してある。
【００１７】
【表１】
【００１８】このように構成することにより、加算器１
２，局部量子化器１４，減算器１５，帰還回路１３によ
って（２）式に示されるとおりの入出力関係を有する３
次のノイズシェーピング型量子化器が構成される。
２，局部量子化器１４，減算器１５，帰還回路１３によ
って（２）式に示されるとおりの入出力関係を有する３
次のノイズシェーピング型量子化器が構成される。
【００１９】
Ｙ＝Ｘ＋（１−ｚ−１）−３×Ｖｑ
…（２）また、入力データのサンプリング周波数ｆｓに
応じてクロックセレクト信号ＣＳＥＬによって分周比を
制御するようにしているので、ｆｓ＝４４．１ｋＨｚの
ときはマスタクロックを１／１６分周するので分周器出
力は１．７６４ＭＨｚとなり、入力データに対して４０
倍オーバーサンプリングで動作し、ｆｓ＝４８ｋＨｚ，
３２ｋＨｚのときはマスタクロックを１／１４分周する
ので分周器出力は２．０１６ＭＨｚとなり、それぞれ４
２倍，６３倍オーバーサンプリングでの動作を行う。
…（２）また、入力データのサンプリング周波数ｆｓに
応じてクロックセレクト信号ＣＳＥＬによって分周比を
制御するようにしているので、ｆｓ＝４４．１ｋＨｚの
ときはマスタクロックを１／１６分周するので分周器出
力は１．７６４ＭＨｚとなり、入力データに対して４０
倍オーバーサンプリングで動作し、ｆｓ＝４８ｋＨｚ，
３２ｋＨｚのときはマスタクロックを１／１４分周する
ので分周器出力は２．０１６ＭＨｚとなり、それぞれ４
２倍，６３倍オーバーサンプリングでの動作を行う。
【００２０】図４は、ＰＷＭ変換器２をさらに具体的に
示したブロック図である。４１はパルス幅変調器であり
、マスタクロックの分解能でクロックセレクト信号ＣＳ
ＥＬに基づき入力されるディジタルデータＮのパルス幅
変調を行う。クロックセレクト信号ＣＳＥＬ＝１のとき
は、入力されるディジタルデータＮに対し図５Ｐ１，Ｐ
２に示すような出力を発生する。すなわち、マスタクロ
ックの周期をＴＭとしてパルス出力Ｐ１の“１”の期間
が（８＋Ｎ）×ＴＭ、パルス出力Ｐ２の“０”の期間が
（８−Ｎ）×ＴＭとなる。クロックセレクト信号ＣＳＥ
Ｌ＝０のときはディジタルデータＮが入力される周期＝
１４×ＴＭとなっており、パルス出力Ｐ１の“１”の期
間は（７＋Ｎ）×ＴＭ、パルス出力Ｐ２の“０”の期間
は（７−Ｎ）×ＴＭとなる。４２はミキサであり、入力
される２個の信号のアナログ加算を行い出力する。ゆえ
に、ミキサ４２の出力は図５に示すとおりディジタルデ
ータＮが正のときはプラス側、負のときはマイナス側の
パルス波形となる。図６にクロックセレクト信号ＣＳＥ
Ｌ＝１のときの各ディジタルデータＮに対応したアナロ
グ出力波形を示す。
示したブロック図である。４１はパルス幅変調器であり
、マスタクロックの分解能でクロックセレクト信号ＣＳ
ＥＬに基づき入力されるディジタルデータＮのパルス幅
変調を行う。クロックセレクト信号ＣＳＥＬ＝１のとき
は、入力されるディジタルデータＮに対し図５Ｐ１，Ｐ
２に示すような出力を発生する。すなわち、マスタクロ
ックの周期をＴＭとしてパルス出力Ｐ１の“１”の期間
が（８＋Ｎ）×ＴＭ、パルス出力Ｐ２の“０”の期間が
（８−Ｎ）×ＴＭとなる。クロックセレクト信号ＣＳＥ
Ｌ＝０のときはディジタルデータＮが入力される周期＝
１４×ＴＭとなっており、パルス出力Ｐ１の“１”の期
間は（７＋Ｎ）×ＴＭ、パルス出力Ｐ２の“０”の期間
は（７−Ｎ）×ＴＭとなる。４２はミキサであり、入力
される２個の信号のアナログ加算を行い出力する。ゆえ
に、ミキサ４２の出力は図５に示すとおりディジタルデ
ータＮが正のときはプラス側、負のときはマイナス側の
パルス波形となる。図６にクロックセレクト信号ＣＳＥ
Ｌ＝１のときの各ディジタルデータＮに対応したアナロ
グ出力波形を示す。
【００２１】以上のように、Ｄ／Ａ変換装置に入力され
るディジタルデータのサンプリング周波数に応じて量子
化器１の動作クロック，出力階調（あるいは出力周期）
を変化させることによりマスタクロックの周波数を固定
することができ、例えばこのマスタクロックを水晶振動
子を用いて発生する場合などでは１個の水晶振動子で３
とおりのサンプリング周波数に対応することができるた
め、周辺回路を大幅に簡素化することが可能となる。
るディジタルデータのサンプリング周波数に応じて量子
化器１の動作クロック，出力階調（あるいは出力周期）
を変化させることによりマスタクロックの周波数を固定
することができ、例えばこのマスタクロックを水晶振動
子を用いて発生する場合などでは１個の水晶振動子で３
とおりのサンプリング周波数に対応することができるた
め、周辺回路を大幅に簡素化することが可能となる。
【００２２】なお、以上の実施例における量子化器１の
オーバーサンプリング数，出力階調，あるいは入力され
るディジタルデータのサンプリング周波数については無
論これらに限ったものではなく、例えばｆｓ＝３２ｋＨ
ｚのときに、４９倍オーバーサンプリング、１７値出力
としても良いことはいうまでもない。また、量子化器１
についても上記の実施例では３次のノイズシェーピング
型量子化器を用いたが無論これに限ったものではなく、
例えば２次あるいは４次のものであっても良いものであ
る。要は、その量子化器をどのような周波数で動作させ
、また出力階調をどのようにするかである。
オーバーサンプリング数，出力階調，あるいは入力され
るディジタルデータのサンプリング周波数については無
論これらに限ったものではなく、例えばｆｓ＝３２ｋＨ
ｚのときに、４９倍オーバーサンプリング、１７値出力
としても良いことはいうまでもない。また、量子化器１
についても上記の実施例では３次のノイズシェーピング
型量子化器を用いたが無論これに限ったものではなく、
例えば２次あるいは４次のものであっても良いものであ
る。要は、その量子化器をどのような周波数で動作させ
、また出力階調をどのようにするかである。
【００２３】
【発明の効果】以上述べたように本発明は、入力される
ディジタル信号をそのディジタル信号のサンプリング周
波数より高いサンプリング周波数で動作することにより
そのディジタル信号のビット圧縮を行う量子化器と、前
記量子化器出力を所定の周期を有する２値レベルの信号
に変換する変換器とを有し、前記量子化器に入力され得
るディジタル信号のサンプリング周波数をＦ、このとき
に前記量子化器が動作するオーバーサンプリング数をＮ
、前記所定の周期をＴとしたとき、Ｆ×Ｎ×Ｔの値が常
に一定となるよう、前記量子化器が動作するオーバーサ
ンプリング数Ｎと、前記所定の周期Ｔを変化させるよう
にしたことにより、入力されるディジタル信号のサンプ
リング周波数によってＤ／Ａ変換装置が動作するサンプ
リング周波数を変える必要がなくなり、周辺回路を大幅
に簡略化することができるという優れた効果を有するも
のである。
ディジタル信号をそのディジタル信号のサンプリング周
波数より高いサンプリング周波数で動作することにより
そのディジタル信号のビット圧縮を行う量子化器と、前
記量子化器出力を所定の周期を有する２値レベルの信号
に変換する変換器とを有し、前記量子化器に入力され得
るディジタル信号のサンプリング周波数をＦ、このとき
に前記量子化器が動作するオーバーサンプリング数をＮ
、前記所定の周期をＴとしたとき、Ｆ×Ｎ×Ｔの値が常
に一定となるよう、前記量子化器が動作するオーバーサ
ンプリング数Ｎと、前記所定の周期Ｔを変化させるよう
にしたことにより、入力されるディジタル信号のサンプ
リング周波数によってＤ／Ａ変換装置が動作するサンプ
リング周波数を変える必要がなくなり、周辺回路を大幅
に簡略化することができるという優れた効果を有するも
のである。
【図１】本発明によるＤ／Ａ変換装置を表す概念図。
【図２】ＰＷＭ部の入力とマスタクロックの関係を表す
タイミング図。
タイミング図。
【図３】本発明によるＤ／Ａ変換装置の具体例を表すブ
ロック図。
ロック図。
【図４】ＰＷＭ変換器２の構成を表すブロック図。
【図５】ＰＷＭ部より出力される波形図。
【図６】ＰＷＭ部より出力される波形図。
【図７】従来のＤ／Ａ変換装置を示すブロック図。
【図８】従来例におけるＰＷＭ部が出力するＰＷＭ波形
の波形図。
の波形図。
【符号の説明】
１ 量子化器
２ ＰＷＭ変換器
１１ レジスタ
１２ 加算器
１３ 帰還回路
１４ 局部量子化器
１５ 減算器
Claims (1)
- 【請求項１】入力されるディジタル信号を、そのディジ
タル信号のサンプリング周波数より高いサンプリング周
波数でビット圧縮する量子化器と、その量子化器出力を
所定の周期を有する２値レベルの信号に変換する変換器
とを有し、前記量子化器に入力されるディジタル信号の
サンプリング周波数をＦ、このときに前記量子化器が動
作するオーバーサンプリング数をＮ、前記所定の周期を
Ｔとしたとき、Ｆ×Ｎ×Ｔの値が常に一定となるよう前
記量子化器が動作するオーバーサンプリング数Ｎと、前
記所定の周期Ｔを変化させるようにしたＤ／Ａ変換装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403827A JPH07107983B2 (ja) | 1990-12-19 | 1990-12-19 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403827A JPH07107983B2 (ja) | 1990-12-19 | 1990-12-19 | Ｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04219009A true JPH04219009A (ja) | 1992-08-10 |
| JPH07107983B2 JPH07107983B2 (ja) | 1995-11-15 |
Family
ID=18513556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2403827A Expired - Fee Related JPH07107983B2 (ja) | 1990-12-19 | 1990-12-19 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107983B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02270420A (ja) * | 1989-04-12 | 1990-11-05 | Fujitsu Ten Ltd | ｎ倍オーバーサンプリング形ＰＣＭ―ＰＷＭ変換器の入力同期回路 |
| JPH02277308A (ja) * | 1989-04-18 | 1990-11-13 | Yamaha Corp | デジタルミキシング回路 |
-
1990
- 1990-12-19 JP JP2403827A patent/JPH07107983B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02270420A (ja) * | 1989-04-12 | 1990-11-05 | Fujitsu Ten Ltd | ｎ倍オーバーサンプリング形ＰＣＭ―ＰＷＭ変換器の入力同期回路 |
| JPH02277308A (ja) * | 1989-04-18 | 1990-11-13 | Yamaha Corp | デジタルミキシング回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07107983B2 (ja) | 1995-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3130105B2 (ja) | Ｄ／ａ変換器用シグマ・デルタ変調器 | |
| US5079551A (en) | ΔΣ digital-to-analog converter with bit grouping by significance for reducing feedback computation time | |
| US5243346A (en) | Digital-to-analog converting device using decoders and parallel-to-serial converters | |
| US4876543A (en) | Multi-rate cascaded noise shaping modulator | |
| US3793513A (en) | Circuits and methods for processing delta-modulated signals | |
| JPS6036138B2 (ja) | コ−ド変換装置 | |
| da Fonte Dias | Signal processing in the sigma-delta domain | |
| US4233684A (en) | Arrangement for decoding a signal encoded by means of adaptive delta modulation | |
| JPH04219009A (ja) | Ｄ／ａ変換装置 | |
| US7129868B2 (en) | Sample rate converting device and method | |
| GB2177565A (en) | Digital signal processing device working with continuous bit streams | |
| US5357248A (en) | Sampling rate converter | |
| JPH04222110A (ja) | 量子化器 | |
| JPS6243205A (ja) | 間引きフイルタ | |
| JP3103908B2 (ja) | デジタル／アナログ変換回路 | |
| JP2752284B2 (ja) | ビット圧縮回路 | |
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| JP2891602B2 (ja) | ディジタル・シンセサイザ | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| JPH02270420A (ja) | ｎ倍オーバーサンプリング形ＰＣＭ―ＰＷＭ変換器の入力同期回路 | |
| JPS63140369A (ja) | ビット−シリアル信号スケーリング装置及びディジタル信号振幅制御装置 | |
| SU1429285A1 (ru) | Цифровой синтезатор частоты | |
| JPH0453069Y2 (ja) | ||
| JPS59160321A (ja) | コ−ダ／デコ−ダ装置 | |
| JP3148517B2 (ja) | Ｄ／ａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |