JPH04220038A - 分配接続方式 - Google Patents
分配接続方式Info
- Publication number
- JPH04220038A JPH04220038A JP2404562A JP40456290A JPH04220038A JP H04220038 A JPH04220038 A JP H04220038A JP 2404562 A JP2404562 A JP 2404562A JP 40456290 A JP40456290 A JP 40456290A JP H04220038 A JPH04220038 A JP H04220038A
- Authority
- JP
- Japan
- Prior art keywords
- distribution
- cell
- vci
- dtrk
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用】本発明は、ＡＴＭ交換機に係り、さら
に詳しくは入力セルを複数に分配する分配接続方式に関
する。
に詳しくは入力セルを複数に分配する分配接続方式に関
する。
【０００２】
【従来の技術】ＭＳＳＲ（Ｍｕｌｔｉ Ｓｔａｇｅ Ｓ
ｅｌｆ Ｒｏｕｔｉｎｇ） 型ＡＴＭスイッチを用いた
ＡＴＭ交換機においては、入力するＡＴＭのセルはタグ
によって交換（ＳＷＩＴＣＨＩＮＧ）される。第５図は
従来のシステムの全体構成図である。入力ハイウェイは
ＶＣＣ（＃０〜＃２）１〜３に接続される。ＶＣＣ（＃
０〜＃２）１〜３はハイウェイ＃Ｎの入力ＶＰＩ／ＶＣ
Ｉを出力ＶＰＩ／ＶＣＩに変換する回路である（ＶＣＩ
：Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉ
ｅｒ， ＶＰＩ：Ｖｉｒｔｕａｌ Ｐａｓｓ ｉｄｅｎ
ｔｉｆｉｅｒ ）。前述のＶＣＣにおいて、セルのヘッ
ダ部を変換する際、■入力セルがスイッチの出放路にお
いて、必要な出力ＶＰＩ／ＶＣＩに入力ＶＰＩ／ＶＣＩ
を変換する■ＭＳＳＲ内でのＲｏｕｔｉｎｇ 情報を与
えるタグを付与するの２つを行っている。
ｅｌｆ Ｒｏｕｔｉｎｇ） 型ＡＴＭスイッチを用いた
ＡＴＭ交換機においては、入力するＡＴＭのセルはタグ
によって交換（ＳＷＩＴＣＨＩＮＧ）される。第５図は
従来のシステムの全体構成図である。入力ハイウェイは
ＶＣＣ（＃０〜＃２）１〜３に接続される。ＶＣＣ（＃
０〜＃２）１〜３はハイウェイ＃Ｎの入力ＶＰＩ／ＶＣ
Ｉを出力ＶＰＩ／ＶＣＩに変換する回路である（ＶＣＩ
：Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉ
ｅｒ， ＶＰＩ：Ｖｉｒｔｕａｌ Ｐａｓｓ ｉｄｅｎ
ｔｉｆｉｅｒ ）。前述のＶＣＣにおいて、セルのヘッ
ダ部を変換する際、■入力セルがスイッチの出放路にお
いて、必要な出力ＶＰＩ／ＶＣＩに入力ＶＰＩ／ＶＣＩ
を変換する■ＭＳＳＲ内でのＲｏｕｔｉｎｇ 情報を与
えるタグを付与するの２つを行っている。
【０００３】入力ハイウェイより加わり、ＶＣＣ（＃０
〜＃３）１〜３で入力ＶＰＩ／ＶＣＩを出力ＶＰＩ／Ｖ
ＣＩに変換されたセルはＭＳＳＲに加わる。ＭＳＳＲは
４×４のＡＴＭスイッチである。このＭＳＳＲは６個の
２×２のＳＲＭ（Ｓｅｌｆ Ｒｏｕｔｉｎｇ Ｍｏｄｅ
ｌ）６〜１１よりなり、この２×２のモジュールにより
入力４回線に対し出力を４回線とする合計４×４のＡＴ
Ｍスイッチとしている。
〜＃３）１〜３で入力ＶＰＩ／ＶＣＩを出力ＶＰＩ／Ｖ
ＣＩに変換されたセルはＭＳＳＲに加わる。ＭＳＳＲは
４×４のＡＴＭスイッチである。このＭＳＳＲは６個の
２×２のＳＲＭ（Ｓｅｌｆ Ｒｏｕｔｉｎｇ Ｍｏｄｅ
ｌ）６〜１１よりなり、この２×２のモジュールにより
入力４回線に対し出力を４回線とする合計４×４のＡＴ
Ｍスイッチとしている。
【０００４】上述のようなＡＴＭ交換機において、その
内部で使用されるタグはそれを有する線の各段のＳＲＭ
において出力されるべきハイウェイを１本だけ指定する
構成となっている。このため、ＳＲＭすなわちＭＳＳＲ
で１対Ｎの分配接続を実現することができなかった。
内部で使用されるタグはそれを有する線の各段のＳＲＭ
において出力されるべきハイウェイを１本だけ指定する
構成となっている。このため、ＳＲＭすなわちＭＳＳＲ
で１対Ｎの分配接続を実現することができなかった。
【０００５】しかしながら、分配接続用のトランク、い
わゆる分配ＴＲＵＮＫ（ＤＴＲＫ）をＭＳＳＲに接続し
た構成として、１対Ｎの分配接続を実現している。この
ＤＴＲＫはＭＳＳＲの１出力ハイウェイに入力が接続さ
れ、出力が１ＶＣＣに接続された構成となっている。 尚、図５の従来のシステムにおいてはＤＴＲＫ１２、Ｖ
ＣＣ（＃０〜＃３）１〜４はＳＣ−ＢＵＳ，ＣＰＩＦ１
３（ＳＰ─ＢＵＳの終端）を介しＣＰＲ（コールプロセ
ッサ）１４に接続している。また、コールプロセッサ１
４はＣバスに接続している。
わゆる分配ＴＲＵＮＫ（ＤＴＲＫ）をＭＳＳＲに接続し
た構成として、１対Ｎの分配接続を実現している。この
ＤＴＲＫはＭＳＳＲの１出力ハイウェイに入力が接続さ
れ、出力が１ＶＣＣに接続された構成となっている。 尚、図５の従来のシステムにおいてはＤＴＲＫ１２、Ｖ
ＣＣ（＃０〜＃３）１〜４はＳＣ−ＢＵＳ，ＣＰＩＦ１
３（ＳＰ─ＢＵＳの終端）を介しＣＰＲ（コールプロセ
ッサ）１４に接続している。また、コールプロセッサ１
４はＣバスに接続している。
【０００６】分配接続を行う場合、分配トランクＤＴＲ
Ｋ１２を設け、入力セルをその分配数だけコピーし、コ
ピーの後のセルにそれぞれＶＰＩ／ＶＣＩを付与してＶ
ＣＣに出力している。この場合のＶＰＩ／ＶＣＩ値はコ
ピー後のセルがそれぞれ区別できるようなものであれば
よい。このようなＤＴＲＫ１２を用いて分配する手順に
ついて図８を用いて以下説明する。■ まず分配すべ
き入力ＣＥＬＬ（Ａ）の入ってくるＶＣＣに対してセル
（Ａ）がＤＴＲＫ１２にスイッチされるようなタグを付
与するようＣバス並びにＳＰバスを介しＶＣＣに設定す
る。これによってＭＳＳＲに入るセル（Ａ）はＶＣＣで
タグを付与されたＶＣＩ＝ＡのままＤＴＲＫへと導かれ
る。■ ＤＴＲＫ１２に対してセル（Ａ）をたとえば
分配数３で分配するよう設定する。この設定によりセル
（Ａ）に対してＤＴＲＫ１２でそのコピーを３つ生成す
る。生成したコピーはそのままでは３つとも同じＶＰＩ
／ＶＣＩを持つので、次段のＶＣＣで区別することがで
きないが、ここでは一般的に３つのコピーにそれぞれＶ
ＣＩ＝Ｂ，Ｃ，Ｄを与える。これをそれぞれセルＡ１，
Ａ２，Ａ３と呼ぶ。■ ＤＴＲＫ１２の出力ハイウェ
イが接続しているＶＣＣに対し、ＣＥＬＬ（Ａ１）、Ｃ
ＥＬＬ（Ａ２），ＣＥＬＬ（Ａ３）にそれぞれ対応する
出力ＶＰＩ／ＶＣＩとタグを設定する。この設定はコー
ルプロセッサ３３による指示で各ＶＣＣが行う。これに
よってセル（Ａ１）はセル（Ｘ）にセル（Ａ２）はＹに
セル（Ａ３）はＺに変換され、それぞれの出力の出放路
に出力される。
Ｋ１２を設け、入力セルをその分配数だけコピーし、コ
ピーの後のセルにそれぞれＶＰＩ／ＶＣＩを付与してＶ
ＣＣに出力している。この場合のＶＰＩ／ＶＣＩ値はコ
ピー後のセルがそれぞれ区別できるようなものであれば
よい。このようなＤＴＲＫ１２を用いて分配する手順に
ついて図８を用いて以下説明する。■ まず分配すべ
き入力ＣＥＬＬ（Ａ）の入ってくるＶＣＣに対してセル
（Ａ）がＤＴＲＫ１２にスイッチされるようなタグを付
与するようＣバス並びにＳＰバスを介しＶＣＣに設定す
る。これによってＭＳＳＲに入るセル（Ａ）はＶＣＣで
タグを付与されたＶＣＩ＝ＡのままＤＴＲＫへと導かれ
る。■ ＤＴＲＫ１２に対してセル（Ａ）をたとえば
分配数３で分配するよう設定する。この設定によりセル
（Ａ）に対してＤＴＲＫ１２でそのコピーを３つ生成す
る。生成したコピーはそのままでは３つとも同じＶＰＩ
／ＶＣＩを持つので、次段のＶＣＣで区別することがで
きないが、ここでは一般的に３つのコピーにそれぞれＶ
ＣＩ＝Ｂ，Ｃ，Ｄを与える。これをそれぞれセルＡ１，
Ａ２，Ａ３と呼ぶ。■ ＤＴＲＫ１２の出力ハイウェ
イが接続しているＶＣＣに対し、ＣＥＬＬ（Ａ１）、Ｃ
ＥＬＬ（Ａ２），ＣＥＬＬ（Ａ３）にそれぞれ対応する
出力ＶＰＩ／ＶＣＩとタグを設定する。この設定はコー
ルプロセッサ３３による指示で各ＶＣＣが行う。これに
よってセル（Ａ１）はセル（Ｘ）にセル（Ａ２）はＹに
セル（Ａ３）はＺに変換され、それぞれの出力の出放路
に出力される。
【０００７】図６はＤＴＲＫの構成図である。ＭＳＳＲ
の１出力はＤＴＲＫ１２内の遅延部１５並びに入力ＶＰ
Ｉ／ＶＣＩ保持部１６に接続される。遅延部１５は４８
オクテットよりなるインフォメーションを遅延する回路
である。入力ＶＰＩ／ＶＣＩ保持部１６は入力したセル
のＶＰＩ／ＶＣＩを特定時間保持する回路であり、記憶
したＶＰＩならびにＶＣＩはテーブル制御部１７に加わ
る。
の１出力はＤＴＲＫ１２内の遅延部１５並びに入力ＶＰ
Ｉ／ＶＣＩ保持部１６に接続される。遅延部１５は４８
オクテットよりなるインフォメーションを遅延する回路
である。入力ＶＰＩ／ＶＣＩ保持部１６は入力したセル
のＶＰＩ／ＶＣＩを特定時間保持する回路であり、記憶
したＶＰＩならびにＶＣＩはテーブル制御部１７に加わ
る。
【０００８】一方、ＣＰＩＦ１３より制御インターフェ
イス部１８を介してテーブル制御部１７に分配等の制御
信号が加わる。テーブル制御部はこの制御信号とＶＰＩ
／ＶＣＩにより分配セルテーブル１９を制御する。この
制御により、分配セルテーブル１９は分配すべきセル数
をまとめ、遅延部１５を介して加わるセルを何度複写す
るかをセルコピー部２０に指示する。そしてセルコピー
部２０はそのコピーした結果をＶＣＣ部へ出力する。こ
のコピーにより図５に示したセルＡがそれぞれ出力され
るハイウェイを指示され、例えば入力したセルＡが分配
されてセルＡ１，Ａ２，Ａ３となって出力ハイウェイに
出力される。
イス部１８を介してテーブル制御部１７に分配等の制御
信号が加わる。テーブル制御部はこの制御信号とＶＰＩ
／ＶＣＩにより分配セルテーブル１９を制御する。この
制御により、分配セルテーブル１９は分配すべきセル数
をまとめ、遅延部１５を介して加わるセルを何度複写す
るかをセルコピー部２０に指示する。そしてセルコピー
部２０はそのコピーした結果をＶＣＣ部へ出力する。こ
のコピーにより図５に示したセルＡがそれぞれ出力され
るハイウェイを指示され、例えば入力したセルＡが分配
されてセルＡ１，Ａ２，Ａ３となって出力ハイウェイに
出力される。
【０００９】すなわち前述した動作をさらにまとめるな
らば、図８に示す如く分配指示が入った場合、ＤＴＲＫ
に分配すべきセルが入るとそのセルをソフトウェアから
設定された分配数だけ単純にコピーし、ＶＰＩ／ＶＣＩ
を変換した後ＶＣＣへ出力する。順次このコピーと並び
にＶＰＩ／ＶＣＩの変換によって図５に示した個数分の
通知となる。また、分配セルテーブル１９は、図７に示
すように、入力セルのＶＰＩ／ＶＣＩをメモリアドレス
として対応するデータ領域にその分配数を保持しており
、分配数はＣＰＩＦを介してソフトウェアで与えられる
。
らば、図８に示す如く分配指示が入った場合、ＤＴＲＫ
に分配すべきセルが入るとそのセルをソフトウェアから
設定された分配数だけ単純にコピーし、ＶＰＩ／ＶＣＩ
を変換した後ＶＣＣへ出力する。順次このコピーと並び
にＶＰＩ／ＶＣＩの変換によって図５に示した個数分の
通知となる。また、分配セルテーブル１９は、図７に示
すように、入力セルのＶＰＩ／ＶＣＩをメモリアドレス
として対応するデータ領域にその分配数を保持しており
、分配数はＣＰＩＦを介してソフトウェアで与えられる
。
【００１０】以上のような動作により従来においては、
分配接続を実現している。
分配接続を実現している。
【００１１】
【発明が解決しようとする課題】前述したＤＴＲＫを用
いた分配接続においては、ＶＣＣとＤＴＲＫ双方にＣＰ
Ｒ等を介してソフトウェアによる設定が必要であり、そ
の処理は煩雑であった。また、ＤＴＲＫは全てのＡＴＭ
交換機に必要ではなく、分配配線のアプリケーションが
必要となる局にしか設けていない。従ってＤＴＲＫのあ
る場合と、ない場合とでソフトウェアの処理が異なり、
一般的とならずに開発効率が悪いという問題を有してい
た。
いた分配接続においては、ＶＣＣとＤＴＲＫ双方にＣＰ
Ｒ等を介してソフトウェアによる設定が必要であり、そ
の処理は煩雑であった。また、ＤＴＲＫは全てのＡＴＭ
交換機に必要ではなく、分配配線のアプリケーションが
必要となる局にしか設けていない。従ってＤＴＲＫのあ
る場合と、ない場合とでソフトウェアの処理が異なり、
一般的とならずに開発効率が悪いという問題を有してい
た。
【００１２】本発明はＤＴＲＫへのソフトウェアからの
アクセスをなくし、ＤＴＲＫの使用ハイウェイを意識す
るだけで分配接続を実現することを目的とする。
アクセスをなくし、ＤＴＲＫの使用ハイウェイを意識す
るだけで分配接続を実現することを目的とする。
【００１３】
【課題を解決するための手段と作用】本発明はＡＴＭ交
換機、例えばＭＳＳＲ型ＡＴＭスイッチを用いたＡＴＭ
交換機に係るものである。
換機、例えばＭＳＳＲ型ＡＴＭスイッチを用いたＡＴＭ
交換機に係るものである。
【００１４】ＡＴＭセルのヘッダ内に設けられた情報フ
ィールドに分配情報を配置し、タグによってＤＴＲＫに
スイッチする。このスイッチによって分配情報が配置さ
れたＡＴＭセルがＤＴＲＫに加わり、ＤＴＲＫでは分配
情報を解析し分配すべき数のコピーを行うとともに、Ｖ
ＣＩ／ＶＰＩ変換を行い出力する。例えば入力するセル
が分配すべきセルであるとき、ＶＣＣが分配情報を設置
するとともに、ＤＴＲＫの収容されている出力ハイウェ
イにスイッチすべきタグを設定する。これによってＤＴ
ＲＫに分配すべきセルが加わり、複数のコピーがなされ
るとともに再度ＭＳＳＲに加わり分配接続される。シス
テムプロセッサはＶＣＣのみ分配制御を行うだけでよく
、ＤＴＲＫはソフトウェアに依存せずに実行する。
ィールドに分配情報を配置し、タグによってＤＴＲＫに
スイッチする。このスイッチによって分配情報が配置さ
れたＡＴＭセルがＤＴＲＫに加わり、ＤＴＲＫでは分配
情報を解析し分配すべき数のコピーを行うとともに、Ｖ
ＣＩ／ＶＰＩ変換を行い出力する。例えば入力するセル
が分配すべきセルであるとき、ＶＣＣが分配情報を設置
するとともに、ＤＴＲＫの収容されている出力ハイウェ
イにスイッチすべきタグを設定する。これによってＤＴ
ＲＫに分配すべきセルが加わり、複数のコピーがなされ
るとともに再度ＭＳＳＲに加わり分配接続される。シス
テムプロセッサはＶＣＣのみ分配制御を行うだけでよく
、ＤＴＲＫはソフトウェアに依存せずに実行する。
【００１５】
【実施例】以下、図面を用いて本発明を詳細に説明する
。図１は本発明の実施例の構成図である。ＶＣＣ（＃０
〜＃２）２２〜２４はハイウェイより入力した入力ＶＰ
Ｉ／ＶＣＩを出力ＶＰＩ／ＶＣＩに変換する回路である
。本発明の実施例においては図４に示すＡＴＭセルのホ
ォーマットの如く、分配接続を行わない時にはＶＰＩ／
ＶＣＩを出力ＶＰＩ／ＶＣＩに変換する。また、分配接
続を行う時にはＶＣＩのみ変換する。また、分配接続を
行う時にはＴＡＧはＤＴＲＫが接続されている出力ハイ
ウェイを指示する。例えば分配すべきセル（Ａ）（ＶＣ
Ｉ＝Ａ）が入力ハイウェイ（＃０）からＭＳＳＲ２６に
入力したとする。尚この時の分配数は３であるとする。
。図１は本発明の実施例の構成図である。ＶＣＣ（＃０
〜＃２）２２〜２４はハイウェイより入力した入力ＶＰ
Ｉ／ＶＣＩを出力ＶＰＩ／ＶＣＩに変換する回路である
。本発明の実施例においては図４に示すＡＴＭセルのホ
ォーマットの如く、分配接続を行わない時にはＶＰＩ／
ＶＣＩを出力ＶＰＩ／ＶＣＩに変換する。また、分配接
続を行う時にはＶＣＩのみ変換する。また、分配接続を
行う時にはＴＡＧはＤＴＲＫが接続されている出力ハイ
ウェイを指示する。例えば分配すべきセル（Ａ）（ＶＣ
Ｉ＝Ａ）が入力ハイウェイ（＃０）からＭＳＳＲ２６に
入力したとする。尚この時の分配数は３であるとする。
【００１６】このセルが入力するとＣＰＲ３３はＣＰＩ
Ｆ３４を介しＶＣＣ（＃０）２２に対し、入力ＶＣＩ＝
ＡのセルヘッダをＶＣＩ＝Ａ ＭＯＤ＝２に変換する
よう設定する（Ｓ１）。また、ＤＴＲＫ３５が接続され
ている出力ハイウェイ＃３にセルＡがスイッチされるよ
うセルＡのタグを設定する（Ｓ２）。セルＡは前述の処
理（Ｓ２）によってＭＯＤ＝２となってＭＳＳＲ２６内
のＳＲＭ２７，ＳＲＭ３０，ＳＲＭ３２を介しＤＴＲＫ
３５に入力する（Ｓ３）。ＤＴＲＫ３５ではセルＡのＭ
ＯＤを参照し、分配数を確認してセルコピー並びにＶＣ
Ｉ変換を行う（Ｓ４）。
Ｆ３４を介しＶＣＣ（＃０）２２に対し、入力ＶＣＩ＝
ＡのセルヘッダをＶＣＩ＝Ａ ＭＯＤ＝２に変換する
よう設定する（Ｓ１）。また、ＤＴＲＫ３５が接続され
ている出力ハイウェイ＃３にセルＡがスイッチされるよ
うセルＡのタグを設定する（Ｓ２）。セルＡは前述の処
理（Ｓ２）によってＭＯＤ＝２となってＭＳＳＲ２６内
のＳＲＭ２７，ＳＲＭ３０，ＳＲＭ３２を介しＤＴＲＫ
３５に入力する（Ｓ３）。ＤＴＲＫ３５ではセルＡのＭ
ＯＤを参照し、分配数を確認してセルコピー並びにＶＣ
Ｉ変換を行う（Ｓ４）。
【００１７】図３はＭＯＤと分配数の対応図表である。
ＭＯＤが０である時分配接続しない、ＭＯＤが１である
時分配接続は２と、ＭＯＤは分配接続しない状態から合
計最大１６までを表わしている。このＭＯＤの参照によ
ってコピーされたセルは再びＶＣＣ（＃３）２５に加わ
り、出力ＶＰＩ／ＶＣＩ変換がなされ各コピー毎にタグ
によって各出放路へスイッチされる。この時の出力ＶＰ
Ｉ／ＶＣＩおよびタグデータはＣＰＲ３３により設定さ
れる（Ｓ５）。
時分配接続は２と、ＭＯＤは分配接続しない状態から合
計最大１６までを表わしている。このＭＯＤの参照によ
ってコピーされたセルは再びＶＣＣ（＃３）２５に加わ
り、出力ＶＰＩ／ＶＣＩ変換がなされ各コピー毎にタグ
によって各出放路へスイッチされる。この時の出力ＶＰ
Ｉ／ＶＣＩおよびタグデータはＣＰＲ３３により設定さ
れる（Ｓ５）。
【００１８】以上の手順によりＭＯＤを用いてソフトウ
ェアによるすなわちＣＰＲ３３等によるＤＴＲＫ３５に
対する制御を行うことなく、１対Ｎの分配接続を行うこ
とができる。また、ＤＴＲＫ３５には対ＣＰＩＦ３４へ
のインターフェイスが不要となり、非常に簡単な構成と
なる。
ェアによるすなわちＣＰＲ３３等によるＤＴＲＫ３５に
対する制御を行うことなく、１対Ｎの分配接続を行うこ
とができる。また、ＤＴＲＫ３５には対ＣＰＩＦ３４へ
のインターフェイスが不要となり、非常に簡単な構成と
なる。
【００１９】図２は本発明のＤＴＲＫ３５の構成図であ
る。ＭＳＳＲの１個の出力に接続されるＤＴＲＫ３５は
遅延部３６、セルコピー（Ｃｅｌｌ Ｃｏｐｙ）部３７
、ＭＯＤ解析部３８よりなる。図４に示す如くインフォ
メーション（４８ｏｃｔｅｔ ）は遅延部３６に加わる
。また、ＭＯＤ解析部３８にはヘッダ部が加わり、ヘッ
ダ部のＭＯＤから分配すべき分配数を求めセルコピー部
３７に出力する。 また遅延部３６は単なる遅延ではなく同一セルをも何度
も呼び出せる構成であり、この指示回数分遅延部３６は
インフォメーションを出力するとともにセルコピー部は
ヘッダをもコピーしＶＣＣ部へ出力する。このコピーに
よってＶＣＣでは再度出力ＶＰＩ／ＶＣＩ変換を行い出
力する。
る。ＭＳＳＲの１個の出力に接続されるＤＴＲＫ３５は
遅延部３６、セルコピー（Ｃｅｌｌ Ｃｏｐｙ）部３７
、ＭＯＤ解析部３８よりなる。図４に示す如くインフォ
メーション（４８ｏｃｔｅｔ ）は遅延部３６に加わる
。また、ＭＯＤ解析部３８にはヘッダ部が加わり、ヘッ
ダ部のＭＯＤから分配すべき分配数を求めセルコピー部
３７に出力する。 また遅延部３６は単なる遅延ではなく同一セルをも何度
も呼び出せる構成であり、この指示回数分遅延部３６は
インフォメーションを出力するとともにセルコピー部は
ヘッダをもコピーしＶＣＣ部へ出力する。このコピーに
よってＶＣＣでは再度出力ＶＰＩ／ＶＣＩ変換を行い出
力する。
【００２０】ＭＯＤは本来はＶＰＩ／ＶＣＩフィールド
である位置におかれるが、ＭＯＤをもつセルは必ずＤＴ
ＲＫにスイッチされコピーされた後、再びＶＣＣで出力
ＶＰＩ／ＶＣＩに変換されるため、最終的に出放路では
ＭＯＤは残らず、分配に対応する影響は発生しない。
である位置におかれるが、ＭＯＤをもつセルは必ずＤＴ
ＲＫにスイッチされコピーされた後、再びＶＣＣで出力
ＶＰＩ／ＶＣＩに変換されるため、最終的に出放路では
ＭＯＤは残らず、分配に対応する影響は発生しない。
【００２１】
【発明の効果】以上述べた如く、本発明によればＤＴＲ
Ｋへのソフトウェアすなわちプロセッサからの制御を行
わずに、ＤＴＲＫの収容ハイウェイを意識するだけでＤ
ＴＲＫがある場合でもない場合でも同様の制御処理を行
うことができる。
Ｋへのソフトウェアすなわちプロセッサからの制御を行
わずに、ＤＴＲＫの収容ハイウェイを意識するだけでＤ
ＴＲＫがある場合でもない場合でも同様の制御処理を行
うことができる。
【００２２】以上の処理により意識することなく分配処
理を行え開発効率を高めることができる。
理を行え開発効率を高めることができる。
【図１】本発明の実施例の構成図である。
【図２】ＤＴＲＫの構成図である。
【図３】ＭＯＤと分配数の対応図表である。
【図４】ＡＴＭセルのフォーマットである。
【図５】従来の全体構成図である。
【図６】ＤＴＲＫの構成図である。
【図７】分配セルのテーブルの構成図である。
【図８】セル分配の動作説明図である。
Claims (3)
- 【請求項１】ＡＴＭ交換機において、ＡＴＭセルのヘッ
ダ内に設けられた情報フィールドに分配情報を設置し、
タグによって分配トランクにスイッチし、前記分配情報
を前記分配トランクが解析して分配することを特徴とす
る分配接続方式。 - 【請求項２】前記分配トランクにおける分配は、セルの
分配数に対応したセルのコピーと、該コピーの後のＶＣ
Ｉ変換であることを特徴とする請求項１記載の分配接続
方式。 - 【請求項３】ＶＣＣに入力するセルが分配すべきセルで
ある時、前記ＶＣＣは分配情報を設置するとともに、分
配トランクの収容されている出力ハイウェイにスイッチ
するタグを設定することを特徴とする請求項１記載の分
配接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40456290A JP2585864B2 (ja) | 1990-12-20 | 1990-12-20 | 分配接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40456290A JP2585864B2 (ja) | 1990-12-20 | 1990-12-20 | 分配接続方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04220038A true JPH04220038A (ja) | 1992-08-11 |
| JP2585864B2 JP2585864B2 (ja) | 1997-02-26 |
Family
ID=18514223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40456290A Expired - Fee Related JP2585864B2 (ja) | 1990-12-20 | 1990-12-20 | 分配接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2585864B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276436A (ja) * | 1988-09-13 | 1990-03-15 | Nec Corp | 同報パケットスイッチ |
| JPH03503228A (ja) * | 1987-06-29 | 1991-07-18 | ベル、コミュニケーションズ、リサーチ、インコーポレーテッド | マルチキャストパケット切換えのための非阻止コピー回路網 |
-
1990
- 1990-12-20 JP JP40456290A patent/JP2585864B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03503228A (ja) * | 1987-06-29 | 1991-07-18 | ベル、コミュニケーションズ、リサーチ、インコーポレーテッド | マルチキャストパケット切換えのための非阻止コピー回路網 |
| JPH0276436A (ja) * | 1988-09-13 | 1990-03-15 | Nec Corp | 同報パケットスイッチ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2585864B2 (ja) | 1997-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3163069B2 (ja) | スイッチ構造のアップグレード方法 | |
| US6327244B1 (en) | Packet handler | |
| JPH05110562A (ja) | マルチキヤスト・サーバ装置 | |
| US4220823A (en) | Selectively controlled digital pad | |
| CA2347235A1 (en) | Hot insertable utopia interface with automatic protection switching for backplane applications | |
| US6724760B2 (en) | ATM switch | |
| US6289014B1 (en) | Multiline-correspondent cell header conversion apparatus and method | |
| EP0500238B1 (en) | Header translation unit for an ATM switching system | |
| JPH04220038A (ja) | 分配接続方式 | |
| US6680939B1 (en) | Expandable router | |
| CA2041202C (en) | Digital communications network with unlimited channel expandability | |
| EP0966861B1 (en) | Time switch stages and switches | |
| JP2953438B2 (ja) | ハイウェイスイッチ制御方式および方法 | |
| JP2954246B2 (ja) | ディジタル一段結合回路網 | |
| KR0167901B1 (ko) | 비동기식 전송 모드 스위치 | |
| EP0966860B1 (en) | Establishing telecommunication connections | |
| JP2820316B2 (ja) | ヘッダ変換装置およびこの装置を用いた交換機 | |
| JPH02224547A (ja) | Ａｔｍ／ｓｔｍハイブリッドスイッチ構成方式 | |
| JP3067085B2 (ja) | Ａｔｍスイッチ | |
| JPH07505262A (ja) | Ｆｐｓスイッチにおけるマルチキャスティング | |
| KR100201278B1 (ko) | 교환기에 있어서 타임 스위칭 및 회의 통화 겸용 회로 | |
| JP2553305B2 (ja) | Ａｔｍスイッチ過負荷試験装置 | |
| KR100231698B1 (ko) | 멀티캐스팅 시스템 구조 및 그 운용방법 | |
| JP2655630B2 (ja) | アラーム表示信号発生回路 | |
| EP0849973A3 (en) | Switching system comprising distributed elements allowing attachment to line adapters, and having multicasting capabilities |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960924 |
|
| LAPS | Cancellation because of no payment of annual fees |