JPH04220577A - Electronic circuit testing method - Google Patents
Electronic circuit testing methodInfo
- Publication number
- JPH04220577A JPH04220577A JP2404542A JP40454290A JPH04220577A JP H04220577 A JPH04220577 A JP H04220577A JP 2404542 A JP2404542 A JP 2404542A JP 40454290 A JP40454290 A JP 40454290A JP H04220577 A JPH04220577 A JP H04220577A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- output
- liquid crystal
- address
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、例えば液晶表示装置を
駆動する液晶表示駆動回路のように、多数の出力端子を
有する電子回路について動作の良否を判定する電子回路
試験方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit testing method for determining the quality of operation of an electronic circuit having a large number of output terminals, such as a liquid crystal display drive circuit for driving a liquid crystal display device.
【0002】0002
【従来の技術】液晶表示駆動回路は、多数の入力端子と
これらの入力端子にそれぞれ対応する出力端子を備えて
おり、各入力端子への入力信号をそれぞれ電力的に増幅
し、対応する出力端子を介して液晶表示装置に入力する
構成となっている。半導体製造技術の発達に伴って、液
晶表示装置に集積される液晶素子の数は増大しており、
これに応じて、液晶表示駆動回路は、より多数の入力端
子および出力端子を備えて構成されるようになっている
。[Prior Art] A liquid crystal display drive circuit is equipped with a large number of input terminals and output terminals corresponding to each of these input terminals, and amplifies the input signal to each input terminal in terms of power, and outputs the signal to the corresponding output terminal. The configuration is such that the data is input to the liquid crystal display device via the . With the development of semiconductor manufacturing technology, the number of liquid crystal elements integrated into liquid crystal display devices is increasing.
In response to this, liquid crystal display drive circuits have been configured to include a larger number of input terminals and output terminals.
【0003】このような液晶表示駆動回路の動作を試験
する際には、試験装置により、所定のテストデータを液
晶表示駆動回路の各入力端子に入力し、これらの入力端
子と対応する出力端子とを順次に選択して、上述したテ
ストデータに対応する出力信号が出力されているか否か
を判定している。これにより、各入力端子への入力信号
に関わる部分が正常に動作しているか否かをそれぞれ判
定することができる。[0003] When testing the operation of such a liquid crystal display drive circuit, a testing device inputs predetermined test data to each input terminal of the liquid crystal display drive circuit, and connects these input terminals with the corresponding output terminals. are sequentially selected to determine whether or not an output signal corresponding to the above-mentioned test data is being output. Thereby, it is possible to determine whether the parts related to input signals to each input terminal are operating normally.
【0004】また、試験装置の中には、入力端子と対応
する出力端子とを順次に選択し、選択した入力端子と出
力端子とを自動的に出力信号の判定を行う回路に接続す
る機構を備えた構成のものもあり、このような試験装置
においては、利用者の作業負担を軽減することが可能と
なっている。[0004] Also, some test equipment includes a mechanism that sequentially selects input terminals and corresponding output terminals and connects the selected input terminals and output terminals to a circuit that automatically determines the output signal. Some test devices are equipped with such a configuration, making it possible to reduce the user's workload.
【0005】[0005]
【発明が解決しようとする課題】ところで、上述した従
来方式においては、電子回路に設けられた多数の出力端
子からの出力信号を1つずつ順次に調べているので、試
験作業に要する時間が長かった。また、上述した従来方
式によれば、各入力端子および対応する出力端子に関連
する部分ごとに動作の良否を判定することができるが、
電子回路に異常な部分があるか否かのみがわかればよい
場合もある。[Problems to be Solved by the Invention] However, in the conventional method described above, output signals from a large number of output terminals provided in an electronic circuit are sequentially examined one by one, so the time required for testing is long. Ta. Further, according to the conventional method described above, it is possible to determine whether the operation is good or bad for each part related to each input terminal and the corresponding output terminal.
In some cases, it is only necessary to know whether there is an abnormal part in the electronic circuit.
【0006】本発明は、電子回路の異常を高速に検出す
る電子回路試験方式を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide an electronic circuit testing method for detecting abnormalities in electronic circuits at high speed.
【0007】[0007]
【課題を解決するための手段】図1は、本発明の原理ブ
ロック図である。本発明は、所定の入力データに対応し
て複数の出力端子から所定の信号パターンを出力する電
子回路101について、動作の良否を判定する電子回路
試験方式において、電子回路101から出力される全て
の信号パターンに対応して、電子回路101の動作の良
否に関する判定情報を格納しており、電子回路101か
らの信号パターンをアドレス入力として、該当する判定
情報を出力する判定手段111と、判定手段111によ
って出力された判定情報を判定結果として表示する表示
手段121とを備えたことを特徴とする。[Means for Solving the Problems] FIG. 1 is a block diagram of the principle of the present invention. The present invention provides an electronic circuit test method for determining the quality of operation of an electronic circuit 101 that outputs a predetermined signal pattern from a plurality of output terminals in response to predetermined input data. Judgment means 111 stores judgment information regarding the quality of the operation of the electronic circuit 101 in correspondence with the signal pattern, and outputs the corresponding judgment information by using the signal pattern from the electronic circuit 101 as an address input; The present invention is characterized by comprising a display means 121 for displaying the determination information outputted by as a determination result.
【0008】[0008]
【作用】本発明は、電子回路101が各出力端子から出
力した信号パターンを判定手段111にアドレスとして
入力することにより、上述した信号パターンに対応する
判定情報が出力されて、表示手段121によって表示さ
れるので、各出力端子を1つずつ確認する場合に比べて
、高速に判定結果を得ることができる。[Operation] According to the present invention, by inputting the signal pattern output from each output terminal of the electronic circuit 101 to the determination means 111 as an address, determination information corresponding to the above-mentioned signal pattern is outputted and displayed by the display means 121. Therefore, the determination result can be obtained faster than when checking each output terminal one by one.
【0009】[0009]
【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。図2,図4,図5,図6は、本発明
の電子回路試験方式を適用した試験装置の実施例構成図
である。図において、試験装置210は、テストデータ
作成部211とタイミング制御部212とROM213
とフリップフロップ214とを備えて構成されており、
液晶表示駆動回路201の動作の良否を判定し、異常を
検出した場合に、表示手段121に対応する発光ダイオ
ード215を点灯する構成となっている。Embodiments Hereinafter, embodiments of the present invention will be described in detail based on the drawings. 2, FIG. 4, FIG. 5, and FIG. 6 are configuration diagrams of an embodiment of a test device to which the electronic circuit test method of the present invention is applied. In the figure, the test device 210 includes a test data creation section 211, a timing control section 212, and a ROM 213.
and a flip-flop 214,
It is configured to determine whether the operation of the liquid crystal display drive circuit 201 is good or not, and to turn on the light emitting diode 215 corresponding to the display means 121 when an abnormality is detected.
【0010】ここでは、説明を簡易とするために、液晶
表示駆動回路201は、4つの入力端子I1 〜I4
への入力信号を電力的に増幅し、対応する出力端子O1
〜O4 に出力する構成とする。上述したテストデー
タ作成部211は、テストデータとして2つのビットパ
ターン“0101”,“1010”を交互に出力し、各
ビットパターンの第1〜第4ビットを入力端子I1 〜
I4 にそれぞれ入力する構成となっている。Here, to simplify the explanation, the liquid crystal display drive circuit 201 has four input terminals I1 to I4.
The input signal to the corresponding output terminal O1 is amplified in terms of power.
~O4. The test data creation unit 211 described above alternately outputs two bit patterns "0101" and "1010" as test data, and inputs the first to fourth bits of each bit pattern to the input terminals I1 to I1.
The configuration is such that each input is input to I4.
【0011】図3(a)〜(d)に、これらの入力端子
I1 〜I4 への入力信号の変化の様子を示す。一方
、液晶表示駆動回路201の出力端子O1 〜O4 か
らの出力は、出力端子O1 の出力を最上位ビットとす
る4ビットのアドレスとして、ROM213に入力され
ている。FIGS. 3A to 3D show changes in the input signals to these input terminals I1 to I4. On the other hand, the outputs from the output terminals O1 to O4 of the liquid crystal display drive circuit 201 are input to the ROM 213 as a 4-bit address with the output of the output terminal O1 as the most significant bit.
【0012】このROM213は、判定手段111に対
応するものであり、各アドレスに対応して、液晶表示駆
動回路201の出力としてこれらのアドレスが得られた
場合に、この液晶表示駆動回路201が正常であるか否
かを示す1ビットの判定情報をそれぞれ格納している。
ここで、液晶表示駆動回路201が正常に動作している
場合は、出力端子O1 〜O4 からの出力信号の波形
は、対応する入力端子I1 〜I4 への入力信号と同
様に変化するので、この場合は、出力端子O1 〜O4
からの出力信号により、上述したROM213のアド
レス“0101”(以下、アドレス$5と称する)とア
ドレス“1010”(以下、アドレス$Aと称する)と
が交互に指定される。一方、液晶表示駆動回路201に
異常がある場合は、上述したアドレス$5およびアドレ
ス$A以外のアドレスが指定される。This ROM 213 corresponds to the determining means 111, and when these addresses are obtained as the output of the liquid crystal display driving circuit 201 corresponding to each address, it is determined that the liquid crystal display driving circuit 201 is normal. 1-bit judgment information indicating whether or not each is stored. Here, when the liquid crystal display drive circuit 201 is operating normally, the waveforms of the output signals from the output terminals O1 to O4 change in the same way as the input signals to the corresponding input terminals I1 to I4. In this case, output terminals O1 to O4
The address "0101" (hereinafter referred to as address $5) and the address "1010" (hereinafter referred to as address $A) of the ROM 213 are alternately designated by the output signal from the ROM 213. On the other hand, if there is an abnormality in the liquid crystal display drive circuit 201, an address other than the above-mentioned address $5 and address $A is specified.
【0013】従って、表1に示すように、ROM213
のアドレス$5,$Aには液晶表示駆動回路201が正
常である旨の判定情報として論理“0”を格納し、他の
アドレスには異常がある旨の判定情報として論理“1”
を格納しておけばよい。Therefore, as shown in Table 1, the ROM 213
Logic "0" is stored in addresses $5 and $A as determination information that the liquid crystal display drive circuit 201 is normal, and logic "1" is stored in other addresses as determination information that there is an abnormality.
All you have to do is store it.
【0014】[0014]
【表1】[Table 1]
【0015】また、タイミング制御部212は、上述し
たテストデータ作成部211と同期して動作する構成と
なっており、図3(e)に示すように、テストデータの
立ち上がりおよび立ち下がりから所定の時間τだけ遅れ
た時点で立ち上がる信号をクロック信号として、フリッ
プフロップ214に送出している。このクロック信号に
応じて、フリップフロップ214が動作するので、液晶
表示駆動回路201の出力が安定した状態で指定された
ROM213のアドレスに対応する判定情報を保持する
ことができる。Furthermore, the timing control section 212 is configured to operate in synchronization with the above-described test data creation section 211, and as shown in FIG. A signal that rises after a delay of time τ is sent to the flip-flop 214 as a clock signal. Since the flip-flop 214 operates in response to this clock signal, the determination information corresponding to the designated address of the ROM 213 can be held while the output of the liquid crystal display drive circuit 201 is stable.
【0016】このフリップフロップ214の出力端子は
、上述した発光ダイオード215を介して接地されてお
り、このフリップフロップ214に論理“1”が保持さ
れたときに、発光ダイオード215が点灯して、液晶表
示駆動回路201の異常を検出した旨が表示される。
例えば、出力端子O1 からの出力が論理“0”に固定
されてしまった場合は、上述したビットパターン“10
10”の入力に応じて、図3(f)〜(i)に示すよう
に、液晶表示駆動回路201の各出力端子O1 〜O4
は、それぞれ論理“0”,論理“0”,論理“1”,
論理“0”を出力する。図3(f)において、点線は、
正常な場合の出力信号の変化を示している。The output terminal of this flip-flop 214 is grounded via the above-mentioned light emitting diode 215, and when the logic "1" is held in this flip-flop 214, the light emitting diode 215 lights up and the liquid crystal A message indicating that an abnormality in the display drive circuit 201 has been detected is displayed. For example, if the output from output terminal O1 is fixed at logic "0", the above bit pattern "10"
10", the output terminals O1 to O4 of the liquid crystal display drive circuit 201, as shown in FIGS. 3(f) to (i),
are respectively logic “0”, logic “0”, logic “1”,
Outputs logic “0”. In FIG. 3(f), the dotted line is
It shows the change in the output signal under normal conditions.
【0017】この場合は、図3(j)に示すように、R
OM213のアドレス$2とアドレス$5とが交互に指
定されることになり、アドレス$2が指定されたときに
、ROM213から判定情報として論理“1”が出力さ
れる。このとき、上述したクロック信号(図3(e)参
照)に応じて、判定情報がフリップフロップ214に保
持され(図3(k)参照)、上述した発光ダイオード2
15が点灯する。In this case, as shown in FIG. 3(j), R
Address $2 and address $5 of OM213 are alternately designated, and when address $2 is designated, logic "1" is output from ROM213 as determination information. At this time, the determination information is held in the flip-flop 214 (see FIG. 3(k)) according to the above-mentioned clock signal (see FIG. 3(e)), and the above-mentioned light emitting diode 2
15 lights up.
【0018】このようにして、4つの出力端子O1 〜
O4 からの出力信号を4ビットのアドレスとしてRO
M213に入力することにより、液晶表示駆動回路20
1が正常であるか否かを示す判定情報を得ることができ
る。
この場合は、テストデータとして、上述した2つのビッ
トパターンを入力した後、ほとんど瞬時に液晶表示駆動
回路201の異常を検出することができ、電子回路の試
験に要する時間を大幅に短縮することができ、試験作業
者の負担を軽減することができる。In this way, the four output terminals O1 to
The output signal from O4 is sent to RO as a 4-bit address.
By inputting to M213, the liquid crystal display drive circuit 20
It is possible to obtain determination information indicating whether or not 1 is normal. In this case, after inputting the above-mentioned two bit patterns as test data, it is possible to detect an abnormality in the liquid crystal display drive circuit 201 almost instantly, and the time required to test the electronic circuit can be significantly shortened. This can reduce the burden on test workers.
【0019】また、試験装置210が、液晶表示駆動回
路201の出力に応じて、異常箇所を示す情報を含んだ
判定情報を得る構成としてもよい。この場合は、図4に
示すように、上述したROM213に代えて、各アドレ
スに4ビットの判定情報を格納するROM413を備え
、4つのフリップフロップ214a〜214dが、タイ
ミング制御部212からのクロック信号に同期して判定
情報の各ビットを保持する構成とすればよい。また、こ
れらのフリップフロップ214a〜214dに対応して
4つの発光ダイオード215a〜215dを設け、判定
情報の該当するビットに応じて点灯する構成とする。Further, the test device 210 may be configured to obtain determination information including information indicating an abnormal location in accordance with the output of the liquid crystal display drive circuit 201. In this case, as shown in FIG. 4, in place of the ROM 213 described above, a ROM 413 is provided that stores 4-bit determination information in each address, and the four flip-flops 214a to 214d are connected to the clock signal from the timing control section 212. The configuration may be such that each bit of the determination information is held in synchronization with the . Furthermore, four light emitting diodes 215a to 215d are provided corresponding to these flip-flops 214a to 214d, and are configured to be turned on according to the corresponding bit of the determination information.
【0020】ここで、上述したビットパターン“010
1”,“1010”に応じて、それぞれアドレス$5,
$A以外が指定された場合は、指定されたアドレスがア
ドレス$5あるいはアドレス$Aと異なっているビット
位置に対応する出力端子に関連する部分に異常があると
考えられる。このようにして、ROM413の各アドレ
スについて、液晶表示駆動回路201によってこのアド
レスを示すビットパターンが出力された場合に考えられ
る異常箇所を分析し、得られた異常箇所に応じて、判定
情報の該当するビット位置を論理“1”とすればよい。
このようにして求めた判定情報を表2に示す。但し、ア
ドレス$0,$3,$6,$9,$C,$Fについては
、異常箇所を特定できないので、これらの各アドレスに
は、判定情報として“1111”を格納する。また、正
常な状態を示すアドレス$5,$Aには、判定情報とし
て“0000”を格納する。[0020] Here, the above-mentioned bit pattern "010
1” and “1010”, the address is $5, respectively.
If a value other than $A is specified, it is considered that there is an abnormality in the part related to the output terminal corresponding to the bit position where the specified address is different from address $5 or address $A. In this way, for each address in the ROM 413, possible abnormalities are analyzed when the bit pattern indicating this address is output by the liquid crystal display drive circuit 201, and depending on the obtained abnormality, the determination information is determined. The bit position to be set may be set to logic "1". Table 2 shows the determination information thus obtained. However, since the abnormal location cannot be identified for addresses $0, $3, $6, $9, $C, and $F, "1111" is stored as determination information in each of these addresses. Further, "0000" is stored as determination information in addresses $5 and $A indicating a normal state.
【0021】[0021]
【表2】[Table 2]
【0022】例えば、図3に示したように、ビットパタ
ーン“1010”の入力に対応する液晶表示駆動回路2
01の出力によって、ROM413のアドレス$2が指
定された場合は、ROM413の出力として判定情報“
1000”が得られ、フリップフロップ214a〜21
4dにそれぞれ保持される。これに応じて、フリップフ
ロップ214aに対応する発光ダイオード215aが点
灯し、判定情報の第1ビットに対応する出力端子O1
に関連する部分に異常がある旨が表示される。For example, as shown in FIG. 3, the liquid crystal display drive circuit 2 corresponding to the input of the bit pattern "1010"
If the address $2 of the ROM 413 is specified by the output of 01, the determination information "
1000” is obtained, and the flip-flops 214a to 21
4d respectively. In response, the light emitting diode 215a corresponding to the flip-flop 214a lights up, and the output terminal O1 corresponding to the first bit of the determination information is turned on.
A message is displayed indicating that there is an abnormality in the related part.
【0023】このようにして、液晶表示駆動回路201
に異常がある場合に、その異常箇所に関する情報を含ん
だ判定情報を得て、その旨を表示することができる。こ
の場合においても、テストデータの入力に応じて、ほと
んど瞬時に上述した判定情報を得ることができる。また
、図5に示すように、電源電圧が印加された発光ダイオ
ード501を液晶表示駆動回路201の出力端子のいず
れか(例えば出力端子O1 )に順方向で接続し、発光
ダイオード501が点滅するか否かを監視する構成とし
てもよい。In this way, the liquid crystal display drive circuit 201
If there is an abnormality, it is possible to obtain determination information including information about the abnormal location and display that fact. Even in this case, the above-mentioned determination information can be obtained almost instantaneously in response to input of test data. Furthermore, as shown in FIG. 5, when the light emitting diode 501 to which the power supply voltage is applied is connected in the forward direction to one of the output terminals (for example, the output terminal O1) of the liquid crystal display drive circuit 201, the light emitting diode 501 blinks. It may be configured to monitor whether or not the
【0024】これにより、液晶表示駆動回路201の出
力がテストデータの変化に応じて変化せず、ROM21
3のアドレス$5あるいはアドレス$Aを示す出力に固
定された場合においても、上述した発光ダイオード50
1の点滅の有無により、このような異常を見逃すことな
く検出することができ、試験装置210による試験結果
の信頼性を向上することができる。[0024] As a result, the output of the liquid crystal display drive circuit 201 does not change in response to changes in test data, and the output from the ROM 21
Even when the output is fixed to the address $5 or address $A of 3, the above-mentioned light emitting diode 50
Depending on the presence or absence of blinking 1, such an abnormality can be detected without being overlooked, and the reliability of the test results by the test device 210 can be improved.
【0025】また、図6に示すように、上述したROM
213あるいはROM413に代えてRAM613を備
えて試験装置210を構成し、パーソナルコンピュータ
620により、RAM613の判定情報を変更する構成
としてもよい。これにより、上述したテストデータの入
力に応じて別のビットパターンを出力する電子回路を試
験することが可能となり、同一の試験装置210で様々
な電子回路に柔軟に対応して試験を行うことができる。Furthermore, as shown in FIG.
The testing apparatus 210 may be configured to include a RAM 613 instead of the ROM 413 or the ROM 413, and the determination information in the RAM 613 may be changed by the personal computer 620. This makes it possible to test electronic circuits that output different bit patterns in response to input of the above-mentioned test data, and allows the same test device 210 to flexibly test various electronic circuits. can.
【0026】また、利用者が電子回路の異常箇所に関す
る情報を要求しているか否かに応じて、判定情報を書き
換えることにより、このような利用者の要求にも柔軟に
対応して試験を行うことができる。なお、本発明の電子
回路試験方式は、上述した液晶表示駆動回路に限らず、
数通りのビットパターンの入力に対応する出力のビット
パターンに基づいて、動作の良否を判定できるような電
子回路であれば適用できる。[0026] In addition, by rewriting the judgment information depending on whether or not the user requests information regarding abnormalities in the electronic circuit, the test can be performed flexibly in response to such user requests. be able to. Note that the electronic circuit testing method of the present invention is not limited to the above-mentioned liquid crystal display drive circuit.
The present invention can be applied to any electronic circuit that can determine the quality of its operation based on output bit patterns corresponding to several input bit patterns.
【0027】[0027]
【発明の効果】以上説明したように本発明は、電子回路
の複数の出力端子から出力された信号パターンを判定手
段にアドレス入力して該当する判定情報を得るので、電
子回路の異常を高速に検出することが可能となり、電子
回路の試験に要する時間を短縮して試験作業者の負担を
軽減することができる。Effects of the Invention As explained above, the present invention inputs addresses of signal patterns output from a plurality of output terminals of an electronic circuit into a determination means to obtain corresponding determination information, so that an abnormality in an electronic circuit can be detected quickly. This makes it possible to reduce the time required to test electronic circuits and reduce the burden on test workers.
【図1】本発明の原理ブロック図である。FIG. 1 is a block diagram of the principle of the present invention.
【図2】本発明の電子回路試験方式を適用した試験装置
の実施例構成図である。FIG. 2 is a configuration diagram of an embodiment of a testing device to which the electronic circuit testing method of the present invention is applied.
【図3】図2に示した試験装置の動作を表すタイミング
図である。FIG. 3 is a timing diagram showing the operation of the test apparatus shown in FIG. 2;
【図4】本発明の電子回路試験方式を適用した試験装置
の実施例構成図である。FIG. 4 is a configuration diagram of an embodiment of a testing device to which the electronic circuit testing method of the present invention is applied.
【図5】本発明の電子回路試験方式を適用した試験装置
の実施例構成図である。FIG. 5 is a configuration diagram of an embodiment of a testing device to which the electronic circuit testing method of the present invention is applied.
【図6】本発明の電子回路試験方式を適用した試験装置
の実施例構成図である。FIG. 6 is a configuration diagram of an embodiment of a testing device to which the electronic circuit testing method of the present invention is applied.
101 電子回路 111 判定手段 121 表示手段 201 液晶表示駆動回路 210 試験装置 211 テストデータ作成部 212 タイミング制御部 213,413 ROM 214 フリップフロップ(FF) 215,501 発光ダイオード 613 RAM 620 パーソナルコンピュータ 101 Electronic circuit 111 Judgment means 121 Display means 201 Liquid crystal display drive circuit 210 Test equipment 211 Test data creation department 212 Timing control section 213,413 ROM 214 Flip-flop (FF) 215,501 Light emitting diode 613 RAM 620 Personal computer
Claims (1)
力端子から所定の信号パターンを出力する電子回路(1
01)について、動作の良否を判定する電子回路試験方
式において、前記電子回路(101)から出力される全
ての信号パターンに対応して、前記電子回路(101)
の動作の良否に関する判定情報を格納しており、前記電
子回路(101)からの信号パターンをアドレス入力と
して、該当する判定情報を出力する判定手段(111)
と、前記判定手段(111)によって出力された判定情
報を判定結果として表示する表示手段(121)とを備
えたことを特徴とする電子回路試験方式。Claim 1: An electronic circuit (1) that outputs a predetermined signal pattern from a plurality of output terminals in response to predetermined input data.
Regarding 01), in the electronic circuit test method for determining the quality of operation, the electronic circuit (101) is
Judgment means (111) stores judgment information regarding the quality of the operation of the electronic circuit (101), and outputs corresponding judgment information by using the signal pattern from the electronic circuit (101) as an address input.
and display means (121) for displaying the judgment information outputted by the judgment means (111) as a judgment result.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404542A JPH04220577A (en) | 1990-12-20 | 1990-12-20 | Electronic circuit testing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404542A JPH04220577A (en) | 1990-12-20 | 1990-12-20 | Electronic circuit testing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04220577A true JPH04220577A (en) | 1992-08-11 |
Family
ID=18514202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2404542A Withdrawn JPH04220577A (en) | 1990-12-20 | 1990-12-20 | Electronic circuit testing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04220577A (en) |
-
1990
- 1990-12-20 JP JP2404542A patent/JPH04220577A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9148349B1 (en) | Dynamic graphical display of components in a data storage system | |
| US4335425A (en) | Data processing apparatus having diagnosis function | |
| CA1290056C (en) | Circuit for testing the bus structure of a printed wiring card | |
| JPH0314033A (en) | Inspection system for microprocessor comparison checking function | |
| JP3319310B2 (en) | Fault diagnosis circuit | |
| US20010008020A1 (en) | System monitoring system and monitoring method | |
| JP2815041B2 (en) | LSI internal state check circuit | |
| KR0181534B1 (en) | Computer having monitoring apparatus of cpu | |
| JPH0755602Y2 (en) | Control unit inspection device | |
| KR100293559B1 (en) | Automatic detection of parts error in automatic test equipment | |
| US6292907B1 (en) | State machine bit group selection apparatus for debugging a digital system | |
| JPH11171422A (en) | Elevator maintenance equipment | |
| JPH1090360A (en) | LSI terminal short / open inspection device | |
| JPH03215187A (en) | Servo-controller | |
| JPH10336253A (en) | Signal line monitoring device | |
| JPH04259866A (en) | Diagnosing apparatus | |
| JPH10326210A (en) | Logic circuit | |
| JP2001051026A (en) | Electronic circuit monitoring device | |
| JPS59173852A (en) | Testing device | |
| JPH0512063A (en) | Logic circuit design equipment | |
| JP2002340980A (en) | Semiconductor integrated circuit test apparatus and test method | |
| JPH10246756A (en) | IC test equipment | |
| JPH04260251A (en) | Discrimination circuit for code form of transmission data | |
| JPS61266973A (en) | Checking device for burn-in testing machine | |
| JPH04369045A (en) | Method for inspecting microcomputer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |