JPH04220577A - 電子回路試験方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば液晶表示装置を
駆動する液晶表示駆動回路のように、多数の出力端子を
有する電子回路について動作の良否を判定する電子回路
試験方式に関する。

【０００２】

【従来の技術】液晶表示駆動回路は、多数の入力端子と
これらの入力端子にそれぞれ対応する出力端子を備えて
おり、各入力端子への入力信号をそれぞれ電力的に増幅
し、対応する出力端子を介して液晶表示装置に入力する
構成となっている。半導体製造技術の発達に伴って、液
晶表示装置に集積される液晶素子の数は増大しており、
これに応じて、液晶表示駆動回路は、より多数の入力端
子および出力端子を備えて構成されるようになっている
。

【０００３】このような液晶表示駆動回路の動作を試験
する際には、試験装置により、所定のテストデータを液
晶表示駆動回路の各入力端子に入力し、これらの入力端
子と対応する出力端子とを順次に選択して、上述したテ
ストデータに対応する出力信号が出力されているか否か
を判定している。これにより、各入力端子への入力信号
に関わる部分が正常に動作しているか否かをそれぞれ判
定することができる。

【０００４】また、試験装置の中には、入力端子と対応
する出力端子とを順次に選択し、選択した入力端子と出
力端子とを自動的に出力信号の判定を行う回路に接続す
る機構を備えた構成のものもあり、このような試験装置
においては、利用者の作業負担を軽減することが可能と
なっている。

【０００５】

【発明が解決しようとする課題】ところで、上述した従
来方式においては、電子回路に設けられた多数の出力端
子からの出力信号を１つずつ順次に調べているので、試
験作業に要する時間が長かった。また、上述した従来方
式によれば、各入力端子および対応する出力端子に関連
する部分ごとに動作の良否を判定することができるが、
電子回路に異常な部分があるか否かのみがわかればよい
場合もある。

【０００６】本発明は、電子回路の異常を高速に検出す
る電子回路試験方式を提供することを目的とする。

【０００７】

【課題を解決するための手段】図１は、本発明の原理ブ
ロック図である。本発明は、所定の入力データに対応し
て複数の出力端子から所定の信号パターンを出力する電
子回路１０１について、動作の良否を判定する電子回路
試験方式において、電子回路１０１から出力される全て
の信号パターンに対応して、電子回路１０１の動作の良
否に関する判定情報を格納しており、電子回路１０１か
らの信号パターンをアドレス入力として、該当する判定
情報を出力する判定手段１１１と、判定手段１１１によ
って出力された判定情報を判定結果として表示する表示
手段１２１とを備えたことを特徴とする。

【０００８】

【作用】本発明は、電子回路１０１が各出力端子から出
力した信号パターンを判定手段１１１にアドレスとして
入力することにより、上述した信号パターンに対応する
判定情報が出力されて、表示手段１２１によって表示さ
れるので、各出力端子を１つずつ確認する場合に比べて
、高速に判定結果を得ることができる。

【０００９】

【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。図２，図４，図５，図６は、本発明
の電子回路試験方式を適用した試験装置の実施例構成図
である。図において、試験装置２１０は、テストデータ
作成部２１１とタイミング制御部２１２とＲＯＭ２１３
とフリップフロップ２１４とを備えて構成されており、
液晶表示駆動回路２０１の動作の良否を判定し、異常を
検出した場合に、表示手段１２１に対応する発光ダイオ
ード２１５を点灯する構成となっている。

【００１０】ここでは、説明を簡易とするために、液晶
表示駆動回路２０１は、４つの入力端子Ｉ１　〜Ｉ４　
への入力信号を電力的に増幅し、対応する出力端子Ｏ１
　〜Ｏ４　に出力する構成とする。上述したテストデー
タ作成部２１１は、テストデータとして２つのビットパ
ターン“０１０１”，“１０１０”を交互に出力し、各
ビットパターンの第１〜第４ビットを入力端子Ｉ１　〜
Ｉ４　にそれぞれ入力する構成となっている。

【００１１】図３（ａ）〜（ｄ）に、これらの入力端子
Ｉ１　〜Ｉ４　への入力信号の変化の様子を示す。一方
、液晶表示駆動回路２０１の出力端子Ｏ１　〜Ｏ４　か
らの出力は、出力端子Ｏ１　の出力を最上位ビットとす
る４ビットのアドレスとして、ＲＯＭ２１３に入力され
ている。

【００１２】このＲＯＭ２１３は、判定手段１１１に対
応するものであり、各アドレスに対応して、液晶表示駆
動回路２０１の出力としてこれらのアドレスが得られた
場合に、この液晶表示駆動回路２０１が正常であるか否
かを示す１ビットの判定情報をそれぞれ格納している。 ここで、液晶表示駆動回路２０１が正常に動作している
場合は、出力端子Ｏ１　〜Ｏ４　からの出力信号の波形
は、対応する入力端子Ｉ１　〜Ｉ４　への入力信号と同
様に変化するので、この場合は、出力端子Ｏ１　〜Ｏ４
　からの出力信号により、上述したＲＯＭ２１３のアド
レス“０１０１”（以下、アドレス＄５と称する）とア
ドレス“１０１０”（以下、アドレス＄Ａと称する）と
が交互に指定される。一方、液晶表示駆動回路２０１に
異常がある場合は、上述したアドレス＄５およびアドレ
ス＄Ａ以外のアドレスが指定される。

【００１３】従って、表１に示すように、ＲＯＭ２１３
のアドレス＄５，＄Ａには液晶表示駆動回路２０１が正
常である旨の判定情報として論理“０”を格納し、他の
アドレスには異常がある旨の判定情報として論理“１”
を格納しておけばよい。

【００１４】

【表１】

【００１５】また、タイミング制御部２１２は、上述し
たテストデータ作成部２１１と同期して動作する構成と
なっており、図３（ｅ）に示すように、テストデータの
立ち上がりおよび立ち下がりから所定の時間τだけ遅れ
た時点で立ち上がる信号をクロック信号として、フリッ
プフロップ２１４に送出している。このクロック信号に
応じて、フリップフロップ２１４が動作するので、液晶
表示駆動回路２０１の出力が安定した状態で指定された
ＲＯＭ２１３のアドレスに対応する判定情報を保持する
ことができる。

【００１６】このフリップフロップ２１４の出力端子は
、上述した発光ダイオード２１５を介して接地されてお
り、このフリップフロップ２１４に論理“１”が保持さ
れたときに、発光ダイオード２１５が点灯して、液晶表
示駆動回路２０１の異常を検出した旨が表示される。 例えば、出力端子Ｏ１　からの出力が論理“０”に固定
されてしまった場合は、上述したビットパターン“１０
１０”の入力に応じて、図３（ｆ）〜（ｉ）に示すよう
に、液晶表示駆動回路２０１の各出力端子Ｏ１　〜Ｏ４
　は、それぞれ論理“０”，論理“０”，論理“１”，
論理“０”を出力する。図３（ｆ）において、点線は、
正常な場合の出力信号の変化を示している。

【００１７】この場合は、図３（ｊ）に示すように、Ｒ
ＯＭ２１３のアドレス＄２とアドレス＄５とが交互に指
定されることになり、アドレス＄２が指定されたときに
、ＲＯＭ２１３から判定情報として論理“１”が出力さ
れる。このとき、上述したクロック信号（図３（ｅ）参
照）に応じて、判定情報がフリップフロップ２１４に保
持され（図３（ｋ）参照）、上述した発光ダイオード２
１５が点灯する。

【００１８】このようにして、４つの出力端子Ｏ１　〜
Ｏ４　からの出力信号を４ビットのアドレスとしてＲＯ
Ｍ２１３に入力することにより、液晶表示駆動回路２０
１が正常であるか否かを示す判定情報を得ることができ
る。 この場合は、テストデータとして、上述した２つのビッ
トパターンを入力した後、ほとんど瞬時に液晶表示駆動
回路２０１の異常を検出することができ、電子回路の試
験に要する時間を大幅に短縮することができ、試験作業
者の負担を軽減することができる。

【００１９】また、試験装置２１０が、液晶表示駆動回
路２０１の出力に応じて、異常箇所を示す情報を含んだ
判定情報を得る構成としてもよい。この場合は、図４に
示すように、上述したＲＯＭ２１３に代えて、各アドレ
スに４ビットの判定情報を格納するＲＯＭ４１３を備え
、４つのフリップフロップ２１４ａ〜２１４ｄが、タイ
ミング制御部２１２からのクロック信号に同期して判定
情報の各ビットを保持する構成とすればよい。また、こ
れらのフリップフロップ２１４ａ〜２１４ｄに対応して
４つの発光ダイオード２１５ａ〜２１５ｄを設け、判定
情報の該当するビットに応じて点灯する構成とする。

【００２０】ここで、上述したビットパターン“０１０
１”，“１０１０”に応じて、それぞれアドレス＄５，
＄Ａ以外が指定された場合は、指定されたアドレスがア
ドレス＄５あるいはアドレス＄Ａと異なっているビット
位置に対応する出力端子に関連する部分に異常があると
考えられる。このようにして、ＲＯＭ４１３の各アドレ
スについて、液晶表示駆動回路２０１によってこのアド
レスを示すビットパターンが出力された場合に考えられ
る異常箇所を分析し、得られた異常箇所に応じて、判定
情報の該当するビット位置を論理“１”とすればよい。 このようにして求めた判定情報を表２に示す。但し、ア
ドレス＄０，＄３，＄６，＄９，＄Ｃ，＄Ｆについては
、異常箇所を特定できないので、これらの各アドレスに
は、判定情報として“１１１１”を格納する。また、正
常な状態を示すアドレス＄５，＄Ａには、判定情報とし
て“００００”を格納する。

【００２１】

【表２】

【００２２】例えば、図３に示したように、ビットパタ
ーン“１０１０”の入力に対応する液晶表示駆動回路２
０１の出力によって、ＲＯＭ４１３のアドレス＄２が指
定された場合は、ＲＯＭ４１３の出力として判定情報“
１０００”が得られ、フリップフロップ２１４ａ〜２１
４ｄにそれぞれ保持される。これに応じて、フリップフ
ロップ２１４ａに対応する発光ダイオード２１５ａが点
灯し、判定情報の第１ビットに対応する出力端子Ｏ１　
に関連する部分に異常がある旨が表示される。

【００２３】このようにして、液晶表示駆動回路２０１
に異常がある場合に、その異常箇所に関する情報を含ん
だ判定情報を得て、その旨を表示することができる。こ
の場合においても、テストデータの入力に応じて、ほと
んど瞬時に上述した判定情報を得ることができる。また
、図５に示すように、電源電圧が印加された発光ダイオ
ード５０１を液晶表示駆動回路２０１の出力端子のいず
れか（例えば出力端子Ｏ１　）に順方向で接続し、発光
ダイオード５０１が点滅するか否かを監視する構成とし
てもよい。

【００２４】これにより、液晶表示駆動回路２０１の出
力がテストデータの変化に応じて変化せず、ＲＯＭ２１
３のアドレス＄５あるいはアドレス＄Ａを示す出力に固
定された場合においても、上述した発光ダイオード５０
１の点滅の有無により、このような異常を見逃すことな
く検出することができ、試験装置２１０による試験結果
の信頼性を向上することができる。

【００２５】また、図６に示すように、上述したＲＯＭ
２１３あるいはＲＯＭ４１３に代えてＲＡＭ６１３を備
えて試験装置２１０を構成し、パーソナルコンピュータ
６２０により、ＲＡＭ６１３の判定情報を変更する構成
としてもよい。これにより、上述したテストデータの入
力に応じて別のビットパターンを出力する電子回路を試
験することが可能となり、同一の試験装置２１０で様々
な電子回路に柔軟に対応して試験を行うことができる。

【００２６】また、利用者が電子回路の異常箇所に関す
る情報を要求しているか否かに応じて、判定情報を書き
換えることにより、このような利用者の要求にも柔軟に
対応して試験を行うことができる。なお、本発明の電子
回路試験方式は、上述した液晶表示駆動回路に限らず、
数通りのビットパターンの入力に対応する出力のビット
パターンに基づいて、動作の良否を判定できるような電
子回路であれば適用できる。

【００２７】

【発明の効果】以上説明したように本発明は、電子回路
の複数の出力端子から出力された信号パターンを判定手
段にアドレス入力して該当する判定情報を得るので、電
子回路の異常を高速に検出することが可能となり、電子
回路の試験に要する時間を短縮して試験作業者の負担を
軽減することができる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の電子回路試験方式を適用した試験装置
の実施例構成図である。

【図３】図２に示した試験装置の動作を表すタイミング
図である。

【図４】本発明の電子回路試験方式を適用した試験装置
の実施例構成図である。

【図５】本発明の電子回路試験方式を適用した試験装置
の実施例構成図である。

【図６】本発明の電子回路試験方式を適用した試験装置
の実施例構成図である。

【符号の説明】

１０１　　電子回路 １１１　　判定手段 １２１　　表示手段 ２０１　　液晶表示駆動回路 ２１０　　試験装置 ２１１　　テストデータ作成部 ２１２　　タイミング制御部 ２１３，４１３　　ＲＯＭ ２１４　　フリップフロップ（ＦＦ） ２１５，５０１　　発光ダイオード ６１３　　ＲＡＭ ６２０　　パーソナルコンピュータ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　所定の入力データに対応して複数の出
   力端子から所定の信号パターンを出力する電子回路（１
   ０１）について、動作の良否を判定する電子回路試験方
   式において、前記電子回路（１０１）から出力される全
   ての信号パターンに対応して、前記電子回路（１０１）
   の動作の良否に関する判定情報を格納しており、前記電
   子回路（１０１）からの信号パターンをアドレス入力と
   して、該当する判定情報を出力する判定手段（１１１）
   と、前記判定手段（１１１）によって出力された判定情
   報を判定結果として表示する表示手段（１２１）とを備
   えたことを特徴とする電子回路試験方式。