JPH04220625A - アクティブマトリクス液晶表示装置の製造方法 - Google Patents
アクティブマトリクス液晶表示装置の製造方法Info
- Publication number
- JPH04220625A JPH04220625A JP2404681A JP40468190A JPH04220625A JP H04220625 A JPH04220625 A JP H04220625A JP 2404681 A JP2404681 A JP 2404681A JP 40468190 A JP40468190 A JP 40468190A JP H04220625 A JPH04220625 A JP H04220625A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- active matrix
- conductive layer
- insulating film
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、アモルファスシリコン
（以下ａ−Ｓｉと略称する）半導体薄膜トランジスタ（
以下、ａ−ＳｉＴＦＴと略称する）あるいは、ＭＩＭ（
金属−絶縁層−金属）素子、ａ−Ｓｉダイオード等の能
動素子をスイッチング素子として備えたアクティブマト
リクス液晶表示装置の製造方法に関するものである。
（以下ａ−Ｓｉと略称する）半導体薄膜トランジスタ（
以下、ａ−ＳｉＴＦＴと略称する）あるいは、ＭＩＭ（
金属−絶縁層−金属）素子、ａ−Ｓｉダイオード等の能
動素子をスイッチング素子として備えたアクティブマト
リクス液晶表示装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、ａ−Ｓｉは、液晶表示装置におけ
るスイッチング素子である半導体薄膜トランジスタ（以
下、ＴＦＴと略称する）用材料として利用されるように
なってきた。このようなスイッチング素子を備えた液晶
表示装置の構造は、図１１に示すようにＴＦＴ３５、透
明絵素電極３６並びに配向膜３７を有する能動素子基板
（アクティブマトリクス基板）３２と、カラーフィルタ
４０、透明電極３９並びに配向膜３８を有するカラーフ
ィルタ基板３４とが相対向し、それぞれの配向膜３７と
配向膜３８の間に液晶層４１が存在する。アクティブマ
トリクス基板３２と対向基板３４のそれぞれの外面側に
偏光板４２が配置されている。
るスイッチング素子である半導体薄膜トランジスタ（以
下、ＴＦＴと略称する）用材料として利用されるように
なってきた。このようなスイッチング素子を備えた液晶
表示装置の構造は、図１１に示すようにＴＦＴ３５、透
明絵素電極３６並びに配向膜３７を有する能動素子基板
（アクティブマトリクス基板）３２と、カラーフィルタ
４０、透明電極３９並びに配向膜３８を有するカラーフ
ィルタ基板３４とが相対向し、それぞれの配向膜３７と
配向膜３８の間に液晶層４１が存在する。アクティブマ
トリクス基板３２と対向基板３４のそれぞれの外面側に
偏光板４２が配置されている。
【０００３】この液晶表示装置の裏面側すなわちアクテ
ィブマトリクス基板３２の図中下方位置にバックライト
光源４３が配置されており、該光源４３から出射するバ
ックライト光の透過光を赤、緑、青のカラーフィルタ４
０を通して見ることになる。図９に従来の液晶表示装置
に用いられるアクティブマトリクス基板の平面図を示す
。また図１０に図９に示すアクティブマトリクス基板の
ａ−ａ’断面における断面図を示す。
ィブマトリクス基板３２の図中下方位置にバックライト
光源４３が配置されており、該光源４３から出射するバ
ックライト光の透過光を赤、緑、青のカラーフィルタ４
０を通して見ることになる。図９に従来の液晶表示装置
に用いられるアクティブマトリクス基板の平面図を示す
。また図１０に図９に示すアクティブマトリクス基板の
ａ−ａ’断面における断面図を示す。
【０００４】ガラス基板２１の上にＴａからなるゲート
電極２２が形成させれており、このゲート電極２２の上
にＳｉＮｘからなるゲート絶縁膜２３が形成されている
。このゲート絶縁膜２３の上には、ノンドープａ−Ｓｉ
半導体層２４が形成されており、このａ−Ｓｉ半導体層
２４の上にリンドープａ−Ｓｉ（ｎ＋ａ−Ｓｉ）半導体
２５が形成されており、このａ−Ｓｉ半導体層２５の上
にＴｉからなるソース及びドレイン電極２６が形成され
ている。以上のゲート電極２２、ノンドープａ−Ｓｉ半
導体層２４、リンドープａ−Ｓｉ半導体層２５並びにソ
ース及びドレイン電極２６によってａ−ＳｉＴＦＴ２９
が構成されている。
電極２２が形成させれており、このゲート電極２２の上
にＳｉＮｘからなるゲート絶縁膜２３が形成されている
。このゲート絶縁膜２３の上には、ノンドープａ−Ｓｉ
半導体層２４が形成されており、このａ−Ｓｉ半導体層
２４の上にリンドープａ−Ｓｉ（ｎ＋ａ−Ｓｉ）半導体
２５が形成されており、このａ−Ｓｉ半導体層２５の上
にＴｉからなるソース及びドレイン電極２６が形成され
ている。以上のゲート電極２２、ノンドープａ−Ｓｉ半
導体層２４、リンドープａ−Ｓｉ半導体層２５並びにソ
ース及びドレイン電極２６によってａ−ＳｉＴＦＴ２９
が構成されている。
【０００５】ａ−ＳｉＴＦＴ２９上に透明絶縁膜２７を
形成し、次にａ−ＴＦＴ２９のドレイン電極２６上に絵
素電極２８と電気的に接続するためのコンタクトホール
２７’を形成し、次に透明絶縁膜２７上に透明導電膜か
らなる絵素電極２８がパターン化されて、上記形成され
たコンタクトホール２７’で接続される。この絵素電極
２８とａ−ＳｉＴＦＴ２９の対は、ガラス基板２１上に
マトリックス状に形成されている。
形成し、次にａ−ＴＦＴ２９のドレイン電極２６上に絵
素電極２８と電気的に接続するためのコンタクトホール
２７’を形成し、次に透明絶縁膜２７上に透明導電膜か
らなる絵素電極２８がパターン化されて、上記形成され
たコンタクトホール２７’で接続される。この絵素電極
２８とａ−ＳｉＴＦＴ２９の対は、ガラス基板２１上に
マトリックス状に形成されている。
【０００６】
【発明が解決しようとする課題】図１０に示したような
コンタクトホール２７’を絶縁性膜２７に形成した場合
、コンタクトホール２７’にテーパーをつけなけないと
ドレイン電極２６と絵素電極２８との間で断線が生じる
。このような断線によって絵素欠陥が生じると、画質が
悪くなる。ところが、絶縁性保護膜は基板の平坦化及び
絶縁のために１μｍ 以上の膜厚が必要であり、コンタ
クトホールにテーパーをつけるのは容易ではない。
コンタクトホール２７’を絶縁性膜２７に形成した場合
、コンタクトホール２７’にテーパーをつけなけないと
ドレイン電極２６と絵素電極２８との間で断線が生じる
。このような断線によって絵素欠陥が生じると、画質が
悪くなる。ところが、絶縁性保護膜は基板の平坦化及び
絶縁のために１μｍ 以上の膜厚が必要であり、コンタ
クトホールにテーパーをつけるのは容易ではない。
【０００７】本発明はこのような問題点を解決するもの
であり、絶縁性膜にテーパー状のコンタクトホールが不
要，で、能動素子の絵素電極に接続すべき電極例えばド
レイン電極と絵素電極の断線が減少しうるアクティブマ
トリクス液晶装置の製造方法を提供することを目的とす
る。
であり、絶縁性膜にテーパー状のコンタクトホールが不
要，で、能動素子の絵素電極に接続すべき電極例えばド
レイン電極と絵素電極の断線が減少しうるアクティブマ
トリクス液晶装置の製造方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明は、少なくとも絵
素電極と能動素子との対がマトリクス状に配置されたア
クティブマトリクス基板と、対向電極が配置された対向
基板との間に、液晶層が存在する構造のアクティブマト
リクス液晶表示装置の製造方法において、上記アクティ
ブマトリクス基板の上記能動素子の上記絵素電極を接続
されるべき電極上に導電性層を形成する工程と、次に上
記アクティブマトリクス基板上に絶縁性膜を形成する工
程と、次に上記絶縁性膜の表面をエッチングで除去し、
上記導電性膜の表面を露出させる工程と、次に上記導電
性膜と電気的に接続させるように上記絶縁性膜上に上記
絵素電極を形成する工程を包含しており、そのことによ
って上記目的が達成される。
素電極と能動素子との対がマトリクス状に配置されたア
クティブマトリクス基板と、対向電極が配置された対向
基板との間に、液晶層が存在する構造のアクティブマト
リクス液晶表示装置の製造方法において、上記アクティ
ブマトリクス基板の上記能動素子の上記絵素電極を接続
されるべき電極上に導電性層を形成する工程と、次に上
記アクティブマトリクス基板上に絶縁性膜を形成する工
程と、次に上記絶縁性膜の表面をエッチングで除去し、
上記導電性膜の表面を露出させる工程と、次に上記導電
性膜と電気的に接続させるように上記絶縁性膜上に上記
絵素電極を形成する工程を包含しており、そのことによ
って上記目的が達成される。
【０００９】また、本発明は、上記絶縁性膜に有機系絶
縁膜あるいはその他の表面平坦化効果のある絶縁膜を用
いることによって上記目的が達成される。
縁膜あるいはその他の表面平坦化効果のある絶縁膜を用
いることによって上記目的が達成される。
【００１０】また、本発明は、アクティブマトリクス基
板の能動素子の上記絵素電極を接続されるべき電極上に
導電層を形成する工程としてリフトオフ法を用いること
を特徴とし、そのことによって上記目的が達成される。
板の能動素子の上記絵素電極を接続されるべき電極上に
導電層を形成する工程としてリフトオフ法を用いること
を特徴とし、そのことによって上記目的が達成される。
【００１１】
【作用】本発明のアクティブマトリクス液晶表示装置の
製造方法によれば、アクティブマトリクス基板の能動素
子の絵素電極を接続されるべき電極上に導電層を形成し
、当該電極に導電層を形成して電気的接続関係にする。
製造方法によれば、アクティブマトリクス基板の能動素
子の絵素電極を接続されるべき電極上に導電層を形成し
、当該電極に導電層を形成して電気的接続関係にする。
【００１２】次に、この電極上に導電層を形成されてい
る状態のアクティブマトリクス基板上に絶縁性膜を形成
する。このため、絶縁性膜がアクティブマトリクス基板
上において能動素子上にも形成される。そして、この絶
縁性膜は上記導電層上にも形成される。絶縁性膜を形成
する方法として例えば塗布を用いることができ、絶縁性
膜の上面（表面）はほぼ平担状に形成することができる
。
る状態のアクティブマトリクス基板上に絶縁性膜を形成
する。このため、絶縁性膜がアクティブマトリクス基板
上において能動素子上にも形成される。そして、この絶
縁性膜は上記導電層上にも形成される。絶縁性膜を形成
する方法として例えば塗布を用いることができ、絶縁性
膜の上面（表面）はほぼ平担状に形成することができる
。
【００１３】次に、この絶縁性膜をエッチングすること
により、導電層が露出し、次工程で形成される絵素電極
と確実に電気的に接続される状態となる。このとき、導
電層の表面が絶縁性膜の表面より多少突出した状態にさ
れるが、突出しない状態にされるか又は多少へこんだ状
態にされても良い。従って導電層の表面と絶縁性膜の表
面とは段差が小さくできるため、次の工程で形成される
絵素電極との電気的接続関係が良好となるようにするこ
とが可能となる。
により、導電層が露出し、次工程で形成される絵素電極
と確実に電気的に接続される状態となる。このとき、導
電層の表面が絶縁性膜の表面より多少突出した状態にさ
れるが、突出しない状態にされるか又は多少へこんだ状
態にされても良い。従って導電層の表面と絶縁性膜の表
面とは段差が小さくできるため、次の工程で形成される
絵素電極との電気的接続関係が良好となるようにするこ
とが可能となる。
【００１４】次に、この絶縁性膜上の導電層と接続され
るように絵素電極を形成する。
るように絵素電極を形成する。
【００１５】このような製造方法によれば、絶縁性膜に
テーパー状のコンタクトホールが不要となり、この部分
での能動素子の絵素電極を接続されるべき電極と絵素電
極の断線が減少し、ひいては絵素欠陥を減らすことがで
きる。
テーパー状のコンタクトホールが不要となり、この部分
での能動素子の絵素電極を接続されるべき電極と絵素電
極の断線が減少し、ひいては絵素欠陥を減らすことがで
きる。
【００１６】また、上記導電層の形成に際し、リフトオ
フ法を用いているため、エッチング法を用いる場合に比
べて下地との選択性あるいは下地への影響が少ないこと
から、能動素子の絵素電極に接続されるべき電極例えば
ＴＦＴのドレイン電極の材料と同じ材料あるいはドレイ
ン電極材料と選択性のない材料を用いての形成が可能と
なる。
フ法を用いているため、エッチング法を用いる場合に比
べて下地との選択性あるいは下地への影響が少ないこと
から、能動素子の絵素電極に接続されるべき電極例えば
ＴＦＴのドレイン電極の材料と同じ材料あるいはドレイ
ン電極材料と選択性のない材料を用いての形成が可能と
なる。
【００１７】
【実施例】図１は、本発明のアクティブマトリクス液晶
表示装置の製造方法を用いて製造した、能動素子として
ａ−ＳｉＴＦＴを用いた場合のアクティブマトリクスカ
ラー液晶表示装置のアクティブマトリクス基板の平面図
を示す。図２は図１におけるａ−ａ’に沿った断面図を
示す。図３より図８は、本発明のアクティブマトリクス
液晶表示装置の製造方法の一例について各工程を説明す
るためのそれぞれ図１におけるａ−ａ’に沿った断面図
を示す。図１乃至図８において、１はガラス基板、２は
ゲート電極、３はゲート絶縁膜、４はノンドープａ−Ｓ
ｉ半導体層、５はリンドープａ−Ｓｉ半導体層、６はソ
ース及びドレイン電極、７は透明絶縁膜、８は絵素電極
、９はドレイン電極６と絵素電極８とを接続する導電性
層、１０はそれらで構成されたａ−ＳｉＴＦＴである。 １１は導電性層の形成される部分、１２は導電性層９を
形成するためのレジストパターンである。１４はゲート
配線、１５はソース配線である。
表示装置の製造方法を用いて製造した、能動素子として
ａ−ＳｉＴＦＴを用いた場合のアクティブマトリクスカ
ラー液晶表示装置のアクティブマトリクス基板の平面図
を示す。図２は図１におけるａ−ａ’に沿った断面図を
示す。図３より図８は、本発明のアクティブマトリクス
液晶表示装置の製造方法の一例について各工程を説明す
るためのそれぞれ図１におけるａ−ａ’に沿った断面図
を示す。図１乃至図８において、１はガラス基板、２は
ゲート電極、３はゲート絶縁膜、４はノンドープａ−Ｓ
ｉ半導体層、５はリンドープａ−Ｓｉ半導体層、６はソ
ース及びドレイン電極、７は透明絶縁膜、８は絵素電極
、９はドレイン電極６と絵素電極８とを接続する導電性
層、１０はそれらで構成されたａ−ＳｉＴＦＴである。 １１は導電性層の形成される部分、１２は導電性層９を
形成するためのレジストパターンである。１４はゲート
配線、１５はソース配線である。
【００１８】以下、本発明のアクティブマトリクス液晶
表示装置の製造方法の実施例について工程順に説明する
。
表示装置の製造方法の実施例について工程順に説明する
。
【００１９】図３に示すように、ガラス基板１の上にＴ
ａからなるゲート電極２が厚み３０００Åで形成され、
このゲート電極２の上を含めてガラス基板１の上の全面
にＳｉＮｘからなるゲート絶縁膜３が厚み４０００Åで
形成される。なお、ゲート電極２の形成と同時にゲート
配線１４も形成される。
ａからなるゲート電極２が厚み３０００Åで形成され、
このゲート電極２の上を含めてガラス基板１の上の全面
にＳｉＮｘからなるゲート絶縁膜３が厚み４０００Åで
形成される。なお、ゲート電極２の形成と同時にゲート
配線１４も形成される。
【００２０】このゲート絶縁膜３の上には上記ゲート電
極２の上部近傍においてノンドープａ−Ｓｉ半導体層４
が１０００Åの厚みで形成され、このノンドープａ−Ｓ
ｉ半導体層４の両端部の上にリンドープａ−Ｓｉ（ｎ＋
ａ−Ｓｉ）半導体層５が厚み５００Åで形成され、この
ｎ＋ａ−Ｓｉ半導体層５の上にＴｉからるソース及びド
レイン電極６が厚み２０００Åで形成されている。
極２の上部近傍においてノンドープａ−Ｓｉ半導体層４
が１０００Åの厚みで形成され、このノンドープａ−Ｓ
ｉ半導体層４の両端部の上にリンドープａ−Ｓｉ（ｎ＋
ａ−Ｓｉ）半導体層５が厚み５００Åで形成され、この
ｎ＋ａ−Ｓｉ半導体層５の上にＴｉからるソース及びド
レイン電極６が厚み２０００Åで形成されている。
【００２１】以上により、ガラス基板１の上にａ−Ｓｉ
ＴＦＴ１０が構成される。このようなａ−ＳｉＴＦＴ１
０の製法及びこの製造により得られたａ−ＳｉＴＦＴは
従来より一般的なものとして提案されているものであっ
て、本発明の要旨ではないので簡略的に説明している。 なお、このソース及びドレイン電極６を形成すると同時
にソース配線１５も形成されるが、この点も従来より一
般的なものとして提案されている。
ＴＦＴ１０が構成される。このようなａ−ＳｉＴＦＴ１
０の製法及びこの製造により得られたａ−ＳｉＴＦＴは
従来より一般的なものとして提案されているものであっ
て、本発明の要旨ではないので簡略的に説明している。 なお、このソース及びドレイン電極６を形成すると同時
にソース配線１５も形成されるが、この点も従来より一
般的なものとして提案されている。
【００２２】このように、従来より一般的に提案されて
いる方法によりａ−ＳｉＴＦＴが形成されたアクティブ
マトリクス基板において、ａ−ＳｉＴＦＴの絵素電極を
接続されるべき電極であるドレイン電極を絵素電極に接
続する場合を例にとって本発明の製造方法の特徴的な工
程について次に詳細に説明する。
いる方法によりａ−ＳｉＴＦＴが形成されたアクティブ
マトリクス基板において、ａ−ＳｉＴＦＴの絵素電極を
接続されるべき電極であるドレイン電極を絵素電極に接
続する場合を例にとって本発明の製造方法の特徴的な工
程について次に詳細に説明する。
【００２３】上記のようにしてａ−ＳｉＴＦＴ形成され
たガラス基板１上にリフトオフ法を用いてドレイン電極
６と絵素電極とを接続する導電性層９を形成するための
レンジト１２を塗布、例えばスピンコートにより形成し
た。このレジスト１２は、リフトオフ法を行うために有
機溶媒において充分溶解可能なものであれば良い。本実
施例ではポジ型レジストを用いた。又レジスト１２の膜
厚はリフトオフ法を容易にするために、後の工程で当該
レジスト１２上に形成される導電性層９の膜厚よりも厚
くすることが望ましい。本実施例では膜厚１５０００Å
で形成した。次に、このレジスト１２をパターン化し、
ドレイン電極６と絵素電極８とを接続するための導電性
層９の形成されるべき部分１１を開口する。（図４）。
たガラス基板１上にリフトオフ法を用いてドレイン電極
６と絵素電極とを接続する導電性層９を形成するための
レンジト１２を塗布、例えばスピンコートにより形成し
た。このレジスト１２は、リフトオフ法を行うために有
機溶媒において充分溶解可能なものであれば良い。本実
施例ではポジ型レジストを用いた。又レジスト１２の膜
厚はリフトオフ法を容易にするために、後の工程で当該
レジスト１２上に形成される導電性層９の膜厚よりも厚
くすることが望ましい。本実施例では膜厚１５０００Å
で形成した。次に、このレジスト１２をパターン化し、
ドレイン電極６と絵素電極８とを接続するための導電性
層９の形成されるべき部分１１を開口する。（図４）。
【００２４】上記のように、レジスト１２に部分１１で
開口が形成された状態で基板の全面にＴｉを反応性スパ
ッタ装置でレジスト１２上で厚さ７８００Åとなるよう
形成する（図５）。この際、レジスト１２の部分１１の
開口を介してドレイン電極６の上に同様の厚さのＴｉの
膜が形成され、この膜がドレイン電極６と絵素電極８と
を接続する導電性層９なる。この場合、この導電性層９
の膜厚は、図３に示すように凸凹状に形成されているａ
−ＳｉＴＦＴの最大段差の６５００Åに対して後述の透
明絶縁層７の絶縁効果のある任意の膜厚を加えた膜厚以
上の厚みが必要となる。ここで、レジスト１２の厚み１
５０００Åに対し導電性層９の厚みが７８００Åであり
、レジスト１２は部分１１において露出しており、次の
工程で用いられる有機溶媒と接触することができる。
開口が形成された状態で基板の全面にＴｉを反応性スパ
ッタ装置でレジスト１２上で厚さ７８００Åとなるよう
形成する（図５）。この際、レジスト１２の部分１１の
開口を介してドレイン電極６の上に同様の厚さのＴｉの
膜が形成され、この膜がドレイン電極６と絵素電極８と
を接続する導電性層９なる。この場合、この導電性層９
の膜厚は、図３に示すように凸凹状に形成されているａ
−ＳｉＴＦＴの最大段差の６５００Åに対して後述の透
明絶縁層７の絶縁効果のある任意の膜厚を加えた膜厚以
上の厚みが必要となる。ここで、レジスト１２の厚み１
５０００Åに対し導電性層９の厚みが７８００Åであり
、レジスト１２は部分１１において露出しており、次の
工程で用いられる有機溶媒と接触することができる。
【００２５】次に、リフトオフ法によってドレイン電極
６及びレジスト１２上にＴｉの導電性層９の形成された
ガラス基板１を有機溶媒中に浸透させ、ドレイン電極６
上の導電性層９を残す一方でレジスト１２上の導電性層
９を除去する。この際、レジスト１２は有機溶媒に接触
して溶解するためガラス基板１から除去され、これと同
時にレジスト１２上の導電性層９が除去される。こうし
て、レジスト１２が完全に除去された結果、ドレイン電
極６上に導電性層９の残ったガラス基板１が得られる（
図６）。
６及びレジスト１２上にＴｉの導電性層９の形成された
ガラス基板１を有機溶媒中に浸透させ、ドレイン電極６
上の導電性層９を残す一方でレジスト１２上の導電性層
９を除去する。この際、レジスト１２は有機溶媒に接触
して溶解するためガラス基板１から除去され、これと同
時にレジスト１２上の導電性層９が除去される。こうし
て、レジスト１２が完全に除去された結果、ドレイン電
極６上に導電性層９の残ったガラス基板１が得られる（
図６）。
【００２６】図６に示すように、ａ−ＳｉＴＦＴ、導電
性層９の突出したガラス基板上に表面平坦化効果のある
絶縁膜を用いた透明絶縁膜７を形成する（図７）。
性層９の突出したガラス基板上に表面平坦化効果のある
絶縁膜を用いた透明絶縁膜７を形成する（図７）。
【００２７】この透明絶縁膜７には、ポリイミド樹脂あ
るいはアクリル樹脂等の有機膜が使用可能である。本実
施例では、ポリイミド膜を最高膜厚１００００Åとなる
ようにスピンコーターで塗布し、成膜した。この場合、
透明絶縁膜７は表面が平坦化されているので、ガラス基
板１上の凸凹差が６５００Åあることにより、透明絶縁
膜７の膜厚は凹部では１００００Å、凸部では３５００
Åとなる。
るいはアクリル樹脂等の有機膜が使用可能である。本実
施例では、ポリイミド膜を最高膜厚１００００Åとなる
ようにスピンコーターで塗布し、成膜した。この場合、
透明絶縁膜７は表面が平坦化されているので、ガラス基
板１上の凸凹差が６５００Åあることにより、透明絶縁
膜７の膜厚は凹部では１００００Å、凸部では３５００
Åとなる。
【００２８】ここで、透明絶縁膜７の膜厚は、下層電極
６と次に形成される透明電極８との絶縁が可能な膜厚と
して３０００Å以上必要となる。また、次に導電性層９
を、その上に上記のようにして形成した透明絶縁膜７を
エッチングして露呈させるときに、エッチングされる透
明絶縁膜７の膜厚も考慮する必要がある。本実施例では
、導電性層９の上に２００Åの透明絶縁膜７が形成され
ており、次のエッチング工程で導電性層９を露出させる
ためには透明絶縁膜７を２００Å以上エッチングする必
要がある一方、このとき透明絶縁膜７が下層の電極６と
絵素電極８の絶縁性を保つために３０００Åの膜厚が最
低必要となるために、上記工程でエッチングされる透明
絶縁膜７は５００Å以下にする必要もある等を考慮して
いる。このため上記実施例では透明絶縁膜７の最大膜厚
を１００００Åとしているが、これに限られることなく
、これ以上であっても、ややこれより薄くても良いのは
言う迄もない。
６と次に形成される透明電極８との絶縁が可能な膜厚と
して３０００Å以上必要となる。また、次に導電性層９
を、その上に上記のようにして形成した透明絶縁膜７を
エッチングして露呈させるときに、エッチングされる透
明絶縁膜７の膜厚も考慮する必要がある。本実施例では
、導電性層９の上に２００Åの透明絶縁膜７が形成され
ており、次のエッチング工程で導電性層９を露出させる
ためには透明絶縁膜７を２００Å以上エッチングする必
要がある一方、このとき透明絶縁膜７が下層の電極６と
絵素電極８の絶縁性を保つために３０００Åの膜厚が最
低必要となるために、上記工程でエッチングされる透明
絶縁膜７は５００Å以下にする必要もある等を考慮して
いる。このため上記実施例では透明絶縁膜７の最大膜厚
を１００００Åとしているが、これに限られることなく
、これ以上であっても、ややこれより薄くても良いのは
言う迄もない。
【００２９】次いで、図７に示すように導電層９、ａ−
ＳｉＴＦＴ１０及びそれらの上に透明絶縁線膜７の形成
されたガラス基板１を、プラズマエッチング装置を用い
酸素ガスで異方性エッチイグをおこなう。このプラズマ
エッチングにより、導電性層９が透明絶縁膜７から露呈
する（図８）。
ＳｉＴＦＴ１０及びそれらの上に透明絶縁線膜７の形成
されたガラス基板１を、プラズマエッチング装置を用い
酸素ガスで異方性エッチイグをおこなう。このプラズマ
エッチングにより、導電性層９が透明絶縁膜７から露呈
する（図８）。
【００３０】次に、ＩＴＯ（Ｉｎｄｉｕｍ ｔｉｎ
ｏｘｉｄｅ）膜をガラス基板１上の全面にスパッタリ
ング法により形成した後、パターニングし、透明絶縁膜
７上に絵素電極８が形成される。この絵素電極８が導電
性層９の上にも形成され、該層９と電気的接続関係とさ
れる（図２）。
ｏｘｉｄｅ）膜をガラス基板１上の全面にスパッタリ
ング法により形成した後、パターニングし、透明絶縁膜
７上に絵素電極８が形成される。この絵素電極８が導電
性層９の上にも形成され、該層９と電気的接続関係とさ
れる（図２）。
【００３１】このようにして、絵素電極８とａ−ＳｉＴ
ＦＴ１０の対がガラス基板１上にマトリクス状に形成さ
れたアクティブマトリクス基板が得られる。このアクテ
ィブマトリクス基板上に更に配向膜を形成されたものを
、対向電極やカラフィルター等の形成された基板とを所
定の間隙をおいて対向配置すると共に両基板の周辺部に
おいてシールし、更にこの間隙内に液晶を注入し、封止
することによりアクティブマトリクスカラー液晶表示装
置が得られる。
ＦＴ１０の対がガラス基板１上にマトリクス状に形成さ
れたアクティブマトリクス基板が得られる。このアクテ
ィブマトリクス基板上に更に配向膜を形成されたものを
、対向電極やカラフィルター等の形成された基板とを所
定の間隙をおいて対向配置すると共に両基板の周辺部に
おいてシールし、更にこの間隙内に液晶を注入し、封止
することによりアクティブマトリクスカラー液晶表示装
置が得られる。
【００３２】上記実施例においては、以上のような工程
で製造され、要するにドレイン電極上にリフトオフ法に
より導電性層を形成し、その後で絶縁膜を全面に形成し
、次にエッチングにより導電性層を露呈させ、この後に
絵素電極を形成するようにしたものであるから、ドレイ
ン電極上を含む基板全面に絶縁膜を形成し、次にこの絶
縁膜にドレイン電極とコンタクトするためのコンタクト
ホールを形成し、この後に絵素電極を形成するような場
合の欠点を無くすことが可能となる。即ち、絶縁膜は絶
縁効果を得るための膜厚に加えて、ａ−ＳｉＴＦＴの凸
凹に起因する段差に対応する膜厚も必要であるために、
例えば１００００Å程度にもなる厚さであるために、コ
ンタクトホール部分で絵素電極とドレイン電極との接続
が断線しやすいので、このコンタクトホールの形状をテ
ーパー状としてこの断線を防止することが考えれる。こ
のようなテーパー状にすることは設計の自由度が限られ
るばかりでなく、このテーパー形状の精度を上げなけれ
ば断線の防止が有効とならないが、このことは容易では
ない。これに対して、本発明では以上のように、透明絶
縁膜を形成した後、これにコンタクトホールを形成する
ものとは製法が異なることから、テーパー状のコンタク
トホールを形成することを不要とし得る。本発明の以上
の実施例においては、ドレイン電極６と絵素電極８とを
接続する導電性層９をリフトオフ法で形成するようにし
たものであり、このような導電性層９をエッチング法で
形成する場合に比べて次に利点がある。
で製造され、要するにドレイン電極上にリフトオフ法に
より導電性層を形成し、その後で絶縁膜を全面に形成し
、次にエッチングにより導電性層を露呈させ、この後に
絵素電極を形成するようにしたものであるから、ドレイ
ン電極上を含む基板全面に絶縁膜を形成し、次にこの絶
縁膜にドレイン電極とコンタクトするためのコンタクト
ホールを形成し、この後に絵素電極を形成するような場
合の欠点を無くすことが可能となる。即ち、絶縁膜は絶
縁効果を得るための膜厚に加えて、ａ−ＳｉＴＦＴの凸
凹に起因する段差に対応する膜厚も必要であるために、
例えば１００００Å程度にもなる厚さであるために、コ
ンタクトホール部分で絵素電極とドレイン電極との接続
が断線しやすいので、このコンタクトホールの形状をテ
ーパー状としてこの断線を防止することが考えれる。こ
のようなテーパー状にすることは設計の自由度が限られ
るばかりでなく、このテーパー形状の精度を上げなけれ
ば断線の防止が有効とならないが、このことは容易では
ない。これに対して、本発明では以上のように、透明絶
縁膜を形成した後、これにコンタクトホールを形成する
ものとは製法が異なることから、テーパー状のコンタク
トホールを形成することを不要とし得る。本発明の以上
の実施例においては、ドレイン電極６と絵素電極８とを
接続する導電性層９をリフトオフ法で形成するようにし
たものであり、このような導電性層９をエッチング法で
形成する場合に比べて次に利点がある。
【００３３】導電性層９をエッチング法で形成する場合
、図３に示すようにａ−ＳｉＴＦＴの形成されたガラス
基板１上の全面に導電性層となるべき金属をスパッタリ
ング等により形成し、その後エッチイグによりパターニ
ングして導電性層を形成することになるため、ドレイン
電極６にＴａを用い、導電性層９にＴｉを用いたとする
と、導電性層９のＴｉをフツ硝酸でエッチングすると下
地のドレイン電極６のＴａもエッチングされてしまう。 逆にドレイン電極にＴｉを用い、導電性層９にＴａを用
いた場合も、またドレイン電極と導電性層９とを同じ材
料を用いた場合でも同様の問題が生じ、別の材料でしか
も選択性のある材料を用いる必要があり、材料選択に制
限があるいという問題もある。これに対し、本発明のよ
うにドレイン電極６と絵素電極８とを接続する導電性層
９をリフトオフ法で形成すると、このような問題が皆無
となる。
、図３に示すようにａ−ＳｉＴＦＴの形成されたガラス
基板１上の全面に導電性層となるべき金属をスパッタリ
ング等により形成し、その後エッチイグによりパターニ
ングして導電性層を形成することになるため、ドレイン
電極６にＴａを用い、導電性層９にＴｉを用いたとする
と、導電性層９のＴｉをフツ硝酸でエッチングすると下
地のドレイン電極６のＴａもエッチングされてしまう。 逆にドレイン電極にＴｉを用い、導電性層９にＴａを用
いた場合も、またドレイン電極と導電性層９とを同じ材
料を用いた場合でも同様の問題が生じ、別の材料でしか
も選択性のある材料を用いる必要があり、材料選択に制
限があるいという問題もある。これに対し、本発明のよ
うにドレイン電極６と絵素電極８とを接続する導電性層
９をリフトオフ法で形成すると、このような問題が皆無
となる。
【００３４】本発明の以上の実施例においては、ドレイ
ン電極６、導電性層９としてＴｉ，Ｔｉを用いたが、こ
の材料に限らずＴａ，Ｃｒ，Ｍｏ，Ａｌ等の金属薄膜又
はリンドープａ−Ｓｉ半導体等低抵抗で導電の可能なも
のであれば使用可能である。又、本発明の以上の実施例
においては、絵素電極８の透明導電膜にはＩＴＯの例を
挙げて説明したがＳｎＯ２あるいは金等の低抵抗金属の
超薄膜も使用可能である。
ン電極６、導電性層９としてＴｉ，Ｔｉを用いたが、こ
の材料に限らずＴａ，Ｃｒ，Ｍｏ，Ａｌ等の金属薄膜又
はリンドープａ−Ｓｉ半導体等低抵抗で導電の可能なも
のであれば使用可能である。又、本発明の以上の実施例
においては、絵素電極８の透明導電膜にはＩＴＯの例を
挙げて説明したがＳｎＯ２あるいは金等の低抵抗金属の
超薄膜も使用可能である。
【００３５】又、本発明の実施例の製法では透過型液晶
表示装置を対象に説明したが、液晶表示装置としては反
射型液晶表示装置にも適用できるのは容易に理解される
。更に能動素子として一般的なａ−ＳｉＴＦＴを対象と
して例示したが、これに限らず能動素子として従来より
提案もされている他の材料によるもの他の構造のものに
も適用可能なことも容易に理解される。
表示装置を対象に説明したが、液晶表示装置としては反
射型液晶表示装置にも適用できるのは容易に理解される
。更に能動素子として一般的なａ−ＳｉＴＦＴを対象と
して例示したが、これに限らず能動素子として従来より
提案もされている他の材料によるもの他の構造のものに
も適用可能なことも容易に理解される。
【００３６】
【発明の効果】本発明のアクティブマトリクス液晶表示
装置の製造方法によれば、能動素子の電極と絵素電極と
の間の絶縁性膜にテーパー状のコンタクトホールが不要
であり、このコンタクトホール部分に起因する能動素子
の電極と絵素電極との断線が減少し、絵素欠陥を減らす
ことができる。又本発明の方法によれば能動素子の電極
と絵素電極とを接続する導電性層をリフトオフ法を用い
て形成することによりエッチング法を用いる場合に比べ
て、下地との選択性あるいは下地への影響が少ないため
、能動素子の電極材料と同じ材料あるいは当該電極と選
択性のない材料を用いての形成が可能となり、ひいては
画像品位の向上および高精細に適した材料を選択的に用
いることが可能となる等実用上優れたものである。
装置の製造方法によれば、能動素子の電極と絵素電極と
の間の絶縁性膜にテーパー状のコンタクトホールが不要
であり、このコンタクトホール部分に起因する能動素子
の電極と絵素電極との断線が減少し、絵素欠陥を減らす
ことができる。又本発明の方法によれば能動素子の電極
と絵素電極とを接続する導電性層をリフトオフ法を用い
て形成することによりエッチング法を用いる場合に比べ
て、下地との選択性あるいは下地への影響が少ないため
、能動素子の電極材料と同じ材料あるいは当該電極と選
択性のない材料を用いての形成が可能となり、ひいては
画像品位の向上および高精細に適した材料を選択的に用
いることが可能となる等実用上優れたものである。
【図１】本発明のアクティブマトリクス液晶表示装置の
製造方法を用いて製造した、能動素子としてａ−ＳｉＴ
ＦＴを用いた場合のアクティブマトリクスカラー液晶表
示装置のアクティブマトリクス基板の平面図を示す。
製造方法を用いて製造した、能動素子としてａ−ＳｉＴ
ＦＴを用いた場合のアクティブマトリクスカラー液晶表
示装置のアクティブマトリクス基板の平面図を示す。
【図２】図１におけるａ−ａ’に沿った断面図を示す。
【図３】本発明のアクティブマトリクス液晶表示装置の
製造方法の一例の工程を説明するための断面図を示す。
製造方法の一例の工程を説明するための断面図を示す。
【図４】本発明の製造方法の一例の工程を説明する断面
図を示す。
図を示す。
【図５】本発明の製造方法の一例の工程を説明する断面
図を示す。
図を示す。
【図６】本発明の製造方法の一例の工程を説明する断面
図を示す。
図を示す。
【図７】本発明の製造方法の一例の工程を説明する断面
図を示す。
図を示す。
【図８】本発明の製造方法の一例の工程を説明する断面
図を示す。
図を示す。
【図９】従来の液晶表示装置に用いられるアクティブマ
トリクス基板の平面図を示す。
トリクス基板の平面図を示す。
【図１０】図９に示すａ−ａ’に沿った断面図を示す。
【図１１】従来の液晶表示装置の構造を示す。
１ ガラス基板
４ ノンドープａ−Ｓｉ半導体層
６ ソース電極及びドレイン電極
７ 透明絶縁膜（絶縁性保護膜）
８ 絵素電極
９ 導電性層
１２ レジストパターン
Claims (3)
- 【請求項１】 少なくとも絵素電極と能動素子との対
がマトリクス状に配置されたアクティブマトリクス基板
と、対向電極が配置された対向基板との間に、液晶層が
存在する構成のアクティブマトリクス液晶表示装置の製
造方法において、上記アクティブマトリクス基板の上記
能動素子の上記絵素電極を接続されるべき電極上に導電
性層を形成する工程と、次に上記アクティブマトリクス
基板上に絶縁性膜を形成する工程と、次に上記絶縁性膜
の表面をエッチングで除去し、上記導電性層の表面を露
出させる工程と、次に上記導電性層と電気的に接続させ
るように上記絶縁性膜上に上記絵素電極を形成する工程
を含むことを特徴としたアクティブマトリクス液晶表示
装置の製造方法。 - 【請求項２】 請求項１記載のアクティブマトリクス
液晶表示装置の製造方法において、上記絶縁性膜に有機
系絶縁膜あるいはその他の表面平坦化効果のある絶縁膜
を用いることを特徴としたアクティブマトリクス液晶表
示装置の製造方法。 - 【請求項３】 請求項１記載のアクティブマトリクス
液晶表示装置の製造方法において、上記アクティブマト
リクス基板の上記能動素子の上記絵素電極が接続される
べき電極上に上記導電性層を形成する工程として、リフ
トオフ法を用いることを特徴とした特徴アクティブマト
リクス液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404681A JPH04220625A (ja) | 1990-12-21 | 1990-12-21 | アクティブマトリクス液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404681A JPH04220625A (ja) | 1990-12-21 | 1990-12-21 | アクティブマトリクス液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04220625A true JPH04220625A (ja) | 1992-08-11 |
Family
ID=18514337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2404681A Pending JPH04220625A (ja) | 1990-12-21 | 1990-12-21 | アクティブマトリクス液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04220625A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11160735A (ja) * | 1997-11-28 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法並びに電子機器 |
| JPH11202368A (ja) * | 1998-01-14 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2005165309A (ja) * | 2003-11-14 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
| US7192865B1 (en) | 1997-11-27 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for producing the same |
| JP2008046655A (ja) * | 1995-06-06 | 2008-02-28 | Lg Philips Lcd Co Ltd | 液晶ディスプレイ |
| US7522243B2 (en) | 2002-03-01 | 2009-04-21 | Sharp Kabushiki Kaisha | Display device and method for fabricating the display device |
| US7964452B2 (en) | 2003-11-14 | 2011-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US8253890B2 (en) | 1995-06-06 | 2012-08-28 | Lg Display Co., Ltd. | High aperture LCD with insulating color filters overlapping bus lines on active substrate |
-
1990
- 1990-12-21 JP JP2404681A patent/JPH04220625A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008046655A (ja) * | 1995-06-06 | 2008-02-28 | Lg Philips Lcd Co Ltd | 液晶ディスプレイ |
| US8253890B2 (en) | 1995-06-06 | 2012-08-28 | Lg Display Co., Ltd. | High aperture LCD with insulating color filters overlapping bus lines on active substrate |
| US8198110B2 (en) | 1995-06-06 | 2012-06-12 | Lg Display Co., Ltd. | Method of making a TFT array with photo-imageable insulating layer over address lines |
| US7192865B1 (en) | 1997-11-27 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for producing the same |
| US7202497B2 (en) | 1997-11-27 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JPH11160735A (ja) * | 1997-11-28 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法並びに電子機器 |
| US7403238B2 (en) | 1997-11-28 | 2008-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device, method of manufacturing the same, and electronic equipment |
| JPH11202368A (ja) * | 1998-01-14 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7522243B2 (en) | 2002-03-01 | 2009-04-21 | Sharp Kabushiki Kaisha | Display device and method for fabricating the display device |
| US7964452B2 (en) | 2003-11-14 | 2011-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| JP2005165309A (ja) * | 2003-11-14 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
| US8283216B2 (en) | 2003-11-14 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| TWI422941B (zh) * | 2003-11-14 | 2014-01-11 | Semiconductor Energy Lab | 液晶顯示裝置及製造液晶顯示裝置之方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8848125B2 (en) | Thin film transistor having a copper signal line | |
| US6765270B2 (en) | Thin film transistor array gate electrode for liquid crystal display device | |
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| US6191835B1 (en) | Thin film transistor liquid crystal display and method for manufacturing the same | |
| KR100316036B1 (ko) | 횡방향전계형액티브매트릭스액정디스플레이장치및그제조방법 | |
| US6567150B1 (en) | Liquid crystal display and method of manufacturing the same | |
| US6924179B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| US7132305B2 (en) | Method of fabricating an in-plane switching liquid crystal display device | |
| US7808590B2 (en) | Array substrate for a transflective liquid crystal display device including a reflective plate having a transmissive hole and fabricating method thereof | |
| CN100399169C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| US8497949B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US8514340B2 (en) | Method of fabricating array substrate having double-layered patterns | |
| US7428032B2 (en) | Horizontal electric field LCD TFT substrate having gate insulating layer of varying thickness and fabricating method thereof | |
| EP1168054A1 (en) | Tft array substrate, method of manufacture thereof, and lcd with tft array substrate | |
| KR20000039794A (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| JPH04220625A (ja) | アクティブマトリクス液晶表示装置の製造方法 | |
| JP3600112B2 (ja) | 液晶表示装置の製造方法 | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| US6950164B2 (en) | Array substrate for IPS mode liquid crystal display device and method for fabricating the same | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR20050113748A (ko) | 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JPH09244045A (ja) | 液晶表示装置およびその製造方法 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR20050053280A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPH10186404A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 |