JPH0422175A - フローティングゲート型電界効果トランジスタおよびこれを用いたメモリ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電池駆動コンピュータやメモリカード等に
用いられるフローティングゲート型電界効果トランジス
タおよびこれを用いたメモリ回路に関するものである。

〔従　来　の　技　術〕

近年、フローティングゲート型電界効果トランジスタは
、不揮発性メモリトランジスタとして利用され、メモリ
カーＦや、磁気フロッピーディスクの代替として、大き
な需要が期待されている。

以下、上述した従来のフローティングゲート型電界効果
トランジスタの一例について第６図を用いて説明する。

第６図はフローティングゲート型電界効果トランジスタ
の断面構造を示すもので、６は例えばシリコンからなる
半導体基板、２は半導体基板上に形成した酸化膜（絶縁
膜）である。１はフローティングゲート電極で、酸化膜
２の中に埋め込まれ、他の電極と電気的に絶縁されてい
る。３は高濃度不純物領域からなるドレイン領域で、フ
ローティングゲート電極１との間の酸化膜２は５０〜１
００人の厚さでトンネル電流が流れる。５は高濃度不純
物領域からなるソース領域である。４は酸化膜２上に形
成した制御ゲート電極で、フローティングゲート電極１
とで酸化膜２で挟むようになってい以上のように構成さ
れたフローティングゲート型電界効果トランジスタにつ
いて、以下その動作を説明する。

トレイン領域３を接地し、ソース領域５をオープンにし
、制御ゲート電極４に高電圧を印加すると、電子がドレ
イン領域３からフローティングゲート電極１にトンネリ
ングし、フローティングゲート電極１に電子が蓄積され
るので、フローティングゲート型電界効果トランジスタ
のしきい値電圧は高くなり、エンハンスメント型となる
。

逆に、制御ゲート電極４を接地し、ソース領域５をオー
プンにし、ドレイン領域３に高電圧を印加すると、電子
がフローティングゲート電極１からドレイン領域３ヘト
ンネリングし、フローティングゲート電極１の電子が引
き抜かれるので、フローティングゲート型電界効果トラ
ンジスタのしきい値電圧は低くなり、デプレンヨン型と
なる。

〔発明が解決しようとする課題〕

しかしながら、上記のような構成では、トン７リングを
起こさせるのに、ソース領域５をオープンにじ、フロル
ティングゲート型電界効果トランジスタの電流を切る必
要がある。このため、従来のフローティングゲート型電
界トランジスタは単にオン・オフのスイッチとして華独
でしか使えず、ランチ回路のようないくつかのトランジ
スタからなる回路の構成要素として用いることは不可能
であった。

般ＳニスタテイックＲＡＭは、６素子もじくはそれ以上
の素子を構成要素とし、集積度を高めることは困難であ
った。

この発明の目的は、例えばランチ回路のような所定の機
能を持つ回路の中に組み込むことのできるフローティン
グゲー　ト型電界効果トランジスタを提供すること、お
よび集積度を高めることができるメモリ回路を提供する
ことである。

〔課題を解決するための手段〕

請求項（ｌｉ記載のフローティングゲート型電界効果ト
ランジスタは、半導体基板内に形成されたドレイン領域
およびソース領域と、前記ドレイン領域およびソース領
域ならびにドレイン領域およびソース領域間のチャンネ
ル領域の外側で前記半導体基板内に形成されたトンネリ
ング用高？農度不純物領域と、前記チャンネル領域の上
層に形成されたゲート絶縁膜と、このゲート絶縁膜より
膜厚が小さくかつ電子のトンネリングが可能な膜厚己こ
前記トン不すング用高１度不純物領域の上層Ｑこ形成さ
れたトン２リング用絶縁膜と、前記ゲート絶縁膜の上層
から前記トン矛リング用絶縁膜の上層まで延長形成され
たフローティングゲート電極と、前記チャンネル領域上
の前記フローティングゲート電極の上方に形成された制
御ゲート電極とを備えている。

請求項（２）記載のメモリ回路は、請求項（１）記載の
フローティングゲート型電界効果トランジスタのソース
端子に対し前記フローティングゲート型電界効果トラン
ジスタとは異なるチャネル導電型を有するデプレション
型電界効果トランジスタのソース端子を接続し、前記フ
ローティングゲート型電界効果トランジスタの制御ゲー
Ｈｆｉ子を前記デプレジョン型電界効果トランジスタの
トレイン端子に接続するとともに、前記デブレンヨン型
電界効果トランジスタのゲート端子を前記フローティン
グゲート型電界効果トランジスタのドレイン端子に接続
し、前記デプレソヨン型電界効果トランジスタのドレイ
ン端子に抵抗およびトランスファゲートを接続している
。

〔作　　　用〕

請求項（１）記載の構成によれば、制御ゲート電極とト
ンネリング用高濃度不純物領域との間に加える電圧の極
性を変更することにより、フローティングゲート電極へ
の電子の注入およびフローティングゲート電極からの電
子の抜き取りを切り替えることができる。こめ際、ソー
ス領域およびドレイン領域を開放することは不要である
。

請求項（２）記載の構成によれば、フローティングゲー
ト型電界効果トランジスタにおけるフローティングゲー
ト電極における電荷保持機能を利用することで、フロー
ティングゲート型電界効果トランジスタとチャネル導電
型の異なるデプレション型のもうひとつの電界効果トラ
ンジスタを設けるとともに、抵抗およびトランスファゲ
ートを設けるだけの４素子で、スタテイクＲＡＭを構成
できる。

〔実　施　例］ マス、この発明のフローティングゲート型電界効果］・
ランンスタの実施例について、図面を参照しながら説明
する。

第１図はこの発明のフローティングゲート型電界効果ト
ランジスタの実施例の構造断面図を示すものである。第
１区において、１はフローティングゲート電極、２は酸
化膜（絶縁膜）、４は制御ゲート電極、５はソース領域
、６は半導体基板であり、以上の構成は第６０の構成と
同しものである。１２はドレイン領域でフローティング
ゲート電極１とは１０００Å以上の厚さの酸化膜２　（
ゲート絶縁膜となる）で絶縁されている。１）はトンネ
リング用電極となるトン矛リング用高不純物濃度領域で
あり、フローティングゲート電極１とトンふリング用高
不純物濃度領域１）の間の酸化膜２（トンネリング用絶
縁膜となる）は５０〜１００人程度の厚みとなっている
。このトン矛リング用高不純物濃度領域１）は、トレイ
ン領域１２およびソース領域５ならびにドレイン領域１
２およびソース領域５間のチャンネル領域１３の外側で
半導体基板６内に形成されている。また、フローティン
グゲート電極１とトンネリング用高不純物１度領域１）
の間の酸化膜２は、チャネル領域１３およびトレイン領
域１２上のゲート絶縁膜より膜厚が小さくかつ電子のト
ンネリングが可能な膜厚に設定され、上記した膜厚とな
っている。

以上のように構成されたフローティングゲート型電界効
果トランジスタの動作について以下説明する。

このフローティングゲート型電界効果トランジスタでは
、ドレイン領域１２とソース領域５および制御ゲート電
極４により通常の絶縁ゲート型電界効果トランジスタ動
作が可能である。さらに、トンネリング用高濃度不純物
領域１）と制御ゲート電極４の間に電圧をかけることに
より、フローティングゲート電極ｌとトンネリング用高
濃度不純物領域１）との間の薄い酸化膜２　（トンネリ
ング用絶縁膜）を通して電子のやりとりか可能である。

つまり、トンネリング用高濃度不純物領域１）の電位が
制御ゲート電極４の電位より１５〜２０Ｖ程度高い時は
、電子はトンネリングによりフローティングゲート電極
１からトン不すング用高／居度不純物領域１）’こ移動
し、このフローティングゲート型電界効果トランジスタ
のしきい値電圧は低下する。逆６二制御ゲート電極４の
電位かトンネリング用高濃度不純物領域１）より高いと
きは、フローティングゲート電極】に電子が蓄積され、
しきい値電圧が高くなる。

このトンネリング動作は、トンネリング用高濃度不純物
領域＋１と制御ゲート電極４０間の電位差だけで行われ
、ドレイン領域１２やソース領域５の電位とは無関係で
ある。したがって、このフローティングゲート型電界効
果トランジスタは、電界効果トランジスタとして動作さ
せながら、フローティングゲート電極１の電荷量を変え
ることができる。つまり３端子デバイスとして動作させ
つつ、しきい値電圧を第４端子の電圧により不揮発的に
変更することができ、このフローティングゲート型電界
効果トランジスタの応用範囲を著しく拡大することがで
き、例えばランチ回路等の回路構成要素の一つとして使
用することが可能となる。

以上のように、この実施例によれば、フローティングゲ
ート電極１の電子をトンネリングでやりとりするための
電極となるトンネリング用高濃度不純物領域１）を半導
体基板６内に新たに設けたことにより、フローティング
ゲート型電界効果トランジスタを３端子デバイスとして
動作させながらフローティングゲート電極１の電荷量を
変えることができ、メモリトランジスタとしてのフロー
ティングゲート型電界効果トランジスタの用途を拡大す
ることができる。

つぎに、この発明のフローティングゲート型電界効果ト
ランジスタを用いたメモリ回路の実施例について、図面
を参照しながら説明する。

第２図はこの発明のフローティングゲート型電界効果ト
ランジスタを用いた不揮発性スタティックランダムアク
セスメモリ　（以下、不揮発性スタテイ、りＲＡＭと略
す）の回路図である。第２図において、Ｍｌは第１図に
断面構造を示したＮチャネルフローティングゲート型電
界効果トランジスタ（以下、電界効果トランジスタと略
す）で、そのドレイン端子りは電源端子２１に接続され
、そのソース端子ＳはＰチャンネルデプレ、ジョン型電
界効果トランジスタ（以下、電界効果トランジスタと略
す）Ｍｚのソース端子Ｓに接続され、またそのゲート端
子Ｇは電界効果トランジスタＭ２のドレイン端子りに接
続されている。、２２はトンネリング用電源端子であり
、電界効果トランジスタＭ、のトンネリング用端子Ｔに
接続される。また、電界効果トランジスタＭ２のゲート
端子Ｇは電源端子２１に接続され、さらにドレイン端子
りはトランスファゲートとなる電界効果トランジスタＭ
、のソース端子Ｓに接続されている。電界効果トランジ
スタＭ、のドレイン端子りはピント線端子２３に接続さ
れ、ゲート端子Ｇはワード線端子２４に接続されている
。２５は抵抗で、電界効果トランジスタＭ２のドレイン
端子りと接地端子２６との間に接続されている。電源端
子２１には正電圧が印加される。

以上のように構成された不揮発性スタティックＲＡＭに
ついて、その動作を第３図ないし第５図を用いて説明す
る。

不揮発性スタティックＲＡＭは、電源オン時には通常の
ＲＡＭ動作を行い、電源をオフにする直前にデータを不
揮発化するストア動作を行い、そして電源をオンにした
直後にデータを回復させるリコール動作を行う。つまり
、この不揮発性ＲＡＭは３つの動作モードを有する。

まず、ＲＡＭ動作について第３凹を参照して説明する。

電界効果トランジスタＭ１のフローティングゲート電極
から電子は十分引き抜かれている時、電界効果トランジ
スタＭ、はデプレノンヨン型である。また、電界効果ト
ランジスタＭ２はＰチャンネルのデプレッション型であ
り、Ｎチャンネルデプレッション型の電界効果トランジ
スタＭとソース端子Ｓを共通接続し、ゲート端子Ｇを異
なるチャンネルの電界効果トランジスタＭ　ｌ　、　Ｍ
　ｚの各ドレイン端子りに互いに接続した２端子回路は
、電流−電圧特性が凸型コニなることが知られている。

さらに、上記２端子回路に抵抗２５を負荷として接続す
ると、第３図の動作点特性図（抵抗２５に流れる電流Ｉ
、と抵抗２５に加わる電圧ｖｌｌの関係を示す電流−電
圧特性図）に示すように、高レベル安定点電圧■。と低
レベル安定点電圧ｖＬの２安定点および臨界点電圧ＶＣ
をもつ。

ワード線端子２４４こ［Ｈ」レベルの電圧を印加した状
態で、ビア）線端子２３に臨界点電圧■。

より高い電圧が加えられると、電界効果トランジスタＭ
　＋　、　Ｍ　ｚはともにオンとなり、高レベル安定点
電圧Ｖ。を保持する。また、ワード線端子２４にｒＨＪ
レヘレベ電圧を印加した状態で、ビット線端子２３に臨
界点電圧■、より低い電圧が加えられると、電界効果ト
ランジスタＭ　＋　、　Ｍ　２はともにオフし、低レベ
ル安定点電圧Ｖ、を保持する。

以上のようにライト動作が行われる。

また、リード動作は、ワード線端子２４にｒＨＪレヘレ
ベ電圧を加えた状態で、ピノｈｂｉ端子２３に現れる電
圧を検出することにより行うことができる。

このように、電源オン時は普通のスタティックＲＡＭと
同様の動作をする。

つぎに、電源オフ直前のストア動作について第４図を参
照して説明する。このストア動作は、まず第４図［ｂｌ
のようにワード線端子２４の電圧を５■の状態から０■
にし、つづいて第４図（Ｃ１のようにトンネリング用電
源端子２２に一１０Ｖのハルスミ圧を１０ｍ５程度印加
する。もし、ＲＡＭのデータが高レベル安定点電圧■Ｍ
　（約５Ｖ）の時は、電界効果トランジスタＭ１のゲー
ト端子Ｇとトンネリング用電源端子２２との間に約１５
Ｖの電圧がかかり、電子が電界効果トランジスタＭ１の
フローティングゲート電極に注入され、電界効果トラン
ジスタＭ１はエンハンスメント型となる。逆に、ＲＡＭ
のデータが低レベル安定点電圧ＶＬ（０■）の時は、電
界効果トランジスタＭ１のゲート端子Ｇとトンネリング
用電源端子２２との間には約１０Ｖの電圧しかかからな
いので、電子のトンネリングは起こらず、電界効果トラ
ンジスタＭ、はデブレソンヨン型のままである。以上の
ようにして、ストア動作が完了する。

その後、第４図ｆａｔのように電源端子２１の電圧を５
■から０■にする（電源をオフにする）。

つぎに、電源オン直後のリコール動作を第５図を参照し
て説明する。このリコール動作は、第５図（ｂｌに示す
ようにワード線端子２４をＱＶにした丈ま、第５図＋ａ
＋に示すように電＃端子２１に５ｖを印加する。もしス
トア動作後の電界効果トランジスタＭ１がデプレッショ
ン型となっている時は、電界効果トランジスタＭ１はオ
ンとなり、高レベル安定点電圧■。を保持する。またス
トア動作後の電界効果トランジスタＭ、がエンハンスメ
ント型となっている時は、電界効果トランジスタＭはオ
フしたままであるが、抵抗２５を介して電界効果トラン
ジスタＭ２のドレイン端子りは０■となっている。

つぎに、第５図（Ｃ）に示すように、トンネリング用電
源端子２２に１５Ｖのパルスを約２０ｍ５間印加する。

電界効果トランジスタＭ１がエンハンスメント型の時は
、ゲート端子Ｇとトンネリング用電源端子２２の間に１
５Ｖの電圧がかかり、電子のトン７リングにより電界効
果トランジスタＭのフローティングゲート電極から電子
が引き抜かれ、電界効果トランジスタＭ１がデブレソン
ヨン型となり、かつ低レベル安定点電圧Ｖ、を保持する
。また、電界効果トランジスタＭ、がデプレッション型
である時は、ゲート端子Ｇとトン矛リング用電源端子２
２間に約１０．Ｖの電圧しかかからないので、トンネリ
ングは起こらず、電界効果トランジスタＭ１のしきいイ
直が下がりすき゛るようなことはない。

以上のように、リコール動作によって、電源オフ前のＲ
ＡＭのハイレベルは、ローレベルとして再現され、同様
に電源オフ前のローレベルはハイレベルとして再現され
る。このようにデータが反転するので、再度ストア、リ
コール動作を行ってデータを正しくする。

以上のように、トンネリング用電源端子２２をもったＮ
チャンスルフローティングゲート型の電界効果トランジ
スタＭ、とＰチャン不ルデプレノノヨン型の電界効果ト
ランジスタＭ２と抵抗２５およびトランスファゲートで
ある電界効果トランジスタＭ３とを設けることにより、
不揮発性のスタティックＲＡＭを実現することができ、
しかも必要な素子は４個で良く、通常の６素子からなる
スタティックＲＡＭより、著しくセル面積を小さくでき
、高集積の不揮発性スタティックＲＡＭを実現すること
ができる。

なお、メモリ回路の実施例では、フローティングゲート
型の電界効果トランジスタＭ１をＮチャンネル型とし、
デプレション型電界効果トランジスタＭ２をＰチャン２
ル型とし、Ｎｎ端子２１には正電圧を加える構成とした
が、電界効果トランジスタＭ、をＰチャンネル型とし、
電界効果トランジスタＭ２をＮチャンネル型とし、電＃
、端子２１に負電圧を加える構成であってもよい。

〔発　明　の　効　果〕

請求項（１）記載のフローティングゲート型電界効果ト
ランジスタによれば、フローティングゲート電極の電子
をトン矛リングさせるためのトンネリング用高濃度不純
物領域をソース領域およびドレイン領域とは別に、半導
体基板に設けたことにより、絶縁ゲート型電界効果トラ
ンジスタを動作させながら、フローティングゲート電極
の電荷量を変えることができ、フローティングゲート型
電界効果トランジスタの応用範囲を拡大することができ
、例えばラッチ回路等の回路構成要素のひとつとして使
用することが可能となる。

請求項（２）記載のメモリ回路によれば、請求項（１）
のフローティングゲート型電界効果トランジスタとチャ
ンネル型の異なるデプレション型電界効果トランジスタ
と抵抗とトランスファゲートとの４素子構成でスタティ
ックＲＡＭを実現することが可能となり、従来に比し、
著しく高集積度でかつ不連発性という理想的な半導体メ
モリを実現することがきる。

【図面の簡単な説明】

第１図はこの発明のフローティングゲート型電界効果ト
ランジスタの実施例の構造断面図、第２図は第１図のフ
ローティングゲート型電界効果トランジスタを用いたメ
モリ回路の実施例の回路図、第３図は第２Ｍのメモリ回
路のＲＡＭ動作の説明のための電流−電圧特性図、第４
図はストア動作の説明のためのタイムチャート、第５図
はリコル動作の説明のためのタイムチャート、第６図は
フローティングゲート型電界効果トランジスタの従来例
の構造断面図である。 １・・・フローティングゲート電極、２・・・酸化膜、
４・・・制御ゲート電極、５・・・ソース領域、６・・
・半導体基板、１）・・・トンネリング用高濃度不純物
領域、１２・・・ドレイン領域、１３・・・チャンネル
領域、２１・・・電源端子、２２・・・トン矛リング用
電源電子、２３・・・ビット線端子、２４・・・ワード
線端子、２５・・・抵抗、２６・・・接地端子、Ｍ１〜
Ｍ３・・・電界効果トランジスタ ■・・・フローティングゲート電極 ｌ 〜Ｍコ ・・・電界効果トランジスタ 第 図 第 図 第 図 ↑ 第 図 第 図 第 図

Claims (2)

【特許請求の範囲】
1. （１）半導体基板内に形成されたドレイン領域およびソ
   ース領域と、前記ドレイン領域およびソース領域ならび
   にドレイン領域およびソース領域間のチャンネル領域の
   外側で前記半導体基板内に形成されたトンネリング用高
   濃度不純物領域と、前記チャンネル領域の上層に形成さ
   れたゲート絶縁膜と、このゲート絶縁膜より膜厚が小さ
   くかつ電子のトンネリングが可能な膜厚に前記トンネリ
   ング用高濃度不純物領域の上層に形成されたトンネリン
   グ用絶縁膜と、前記ゲート絶縁膜の上層から前記トンネ
   リング用絶縁膜の上層まで延長形成されたフローティン
   グゲート電極と、前記チャンネル領域上の前記フローテ
   ィングゲート電極の上方に形成された制御ゲート電極と
   を備えたフローティングゲート型電界効果トランジスタ
   。
2. （２）請求項（１）記載のフローティングゲート型電界
   効果トランジスタのソース端子に対し前記フローティン
   グゲート型電界効果トランジスタとは異なるチャネル導
   電型を有するデプレション型電界効果トランジスタのソ
   ース端子を接続し、前記フローティングゲート型電界効
   果トランジスタの制御ゲート端子を前記デプレション型
   電界効果トランジスタのドレイン端子に接続するととも
   に、前記デプレション型電界効果トランジスタのゲート
   端子を前記フローティングゲート型電界効果トランジス
   タのドレイン端子に接続し、前記デプレション型電界効
   果トランジスタのドレイン端子に抵抗およびトランスフ
   ァゲートを接続したメモリ回路。