JPH0422368B2 - - Google Patents
Info
- Publication number
- JPH0422368B2 JPH0422368B2 JP1918484A JP1918484A JPH0422368B2 JP H0422368 B2 JPH0422368 B2 JP H0422368B2 JP 1918484 A JP1918484 A JP 1918484A JP 1918484 A JP1918484 A JP 1918484A JP H0422368 B2 JPH0422368 B2 JP H0422368B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- inverting input
- output terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000694 effects Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000007493 shaping process Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 102220629404 Very-long-chain (3R)-3-hydroxyacyl-CoA dehydratase 1_R26V_mutation Human genes 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 102220266834 rs41268213 Human genes 0.000 description 1
- 102220207965 rs778468876 Human genes 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は磁気抵抗効果素子の信号処理回路に
関するもので、特にＳ／Ｎ比の改善及び安定度の
向上に関するものである。
関するもので、特にＳ／Ｎ比の改善及び安定度の
向上に関するものである。
従来この種の回路として第一図に示すものがあ
つた。
つた。
図において１は電源、２はこの電源１に持続さ
れた磁気抵抗効果素子、３は磁気抵抗効果素子２
の正側の電源供給端子、４は磁気抵抗効果素子２
の出力端子、５は磁気抵抗効果素子２の負側の電
源供給端子、６，７は磁気抵抗効果素子２の内部
抵抗で外部磁界によりその抵抗値が変化するもの
である。８は誤差アンプでその反転入力が容量９
により磁気抵抗効果素子２の出力端子４に接続さ
れている。１０は誤差アンプ８の出力端子と反転
入力の間に挿入された抵抗である。１１は誤差ア
ンプ８の非反転入力と電源１の負側端子に接続さ
れた基準電源、１２は入力が誤差アンプ８の出力
に接続された波形成形回路で１３はその出力端子
である。
れた磁気抵抗効果素子、３は磁気抵抗効果素子２
の正側の電源供給端子、４は磁気抵抗効果素子２
の出力端子、５は磁気抵抗効果素子２の負側の電
源供給端子、６，７は磁気抵抗効果素子２の内部
抵抗で外部磁界によりその抵抗値が変化するもの
である。８は誤差アンプでその反転入力が容量９
により磁気抵抗効果素子２の出力端子４に接続さ
れている。１０は誤差アンプ８の出力端子と反転
入力の間に挿入された抵抗である。１１は誤差ア
ンプ８の非反転入力と電源１の負側端子に接続さ
れた基準電源、１２は入力が誤差アンプ８の出力
に接続された波形成形回路で１３はその出力端子
である。
次の動作について説明する。
磁気抵抗効果素子２の内部抵抗６（以下Ｒ６と
する）と７（以下Ｒ７とする。）は図示しない外
部磁界によりその比、即ち抵抗比R6／R7が変化す る。その結果電源１の分圧点である出力端子４の
電圧が変化する。その電圧変化は容量９、抵抗１
０、基準電源１１、誤差アンプ８により構成され
る増巾器で増巾されその出力が波形成形回路１２
に入力されて、波形成形回路１２により波形成形
され出力１３に外部磁界に対応したパルスが得ら
れる。
する）と７（以下Ｒ７とする。）は図示しない外
部磁界によりその比、即ち抵抗比R6／R7が変化す る。その結果電源１の分圧点である出力端子４の
電圧が変化する。その電圧変化は容量９、抵抗１
０、基準電源１１、誤差アンプ８により構成され
る増巾器で増巾されその出力が波形成形回路１２
に入力されて、波形成形回路１２により波形成形
され出力１３に外部磁界に対応したパルスが得ら
れる。
従来の装置は以上のように構成されているの
で、電源１にノイズが重畳された場合、磁気抵抗
効果素子の出力４にノイズ成分が重畳され、その
結果波形成形回路１２の出力にノイズにより誤差
信号が現われてしまうので電源１はノイズを出力
しない様にしなければならない。又、磁気抵抗効
果素子の出力が微小な場合、増巾器のゲインを大
きくしなければならない。この場合帰還抵抗１０
を大きな値に設定する事が必要である。
で、電源１にノイズが重畳された場合、磁気抵抗
効果素子の出力４にノイズ成分が重畳され、その
結果波形成形回路１２の出力にノイズにより誤差
信号が現われてしまうので電源１はノイズを出力
しない様にしなければならない。又、磁気抵抗効
果素子の出力が微小な場合、増巾器のゲインを大
きくしなければならない。この場合帰還抵抗１０
を大きな値に設定する事が必要である。
従つて、電源が複雑になつてしまつたり、Ｉ・
Ｃ化が困難であるなどの欠点があつた。
Ｃ化が困難であるなどの欠点があつた。
本考案は上記のような従来のものの欠点を除去
するために成されたもので、磁気抵抗効果素子に
重畳するNoise成分を打ち消し、かつ増巾器の帰
還抵抗を小いさくできるＩ・Ｃ化可能な信号処理
装置（回路）を提供することを目的としている。
するために成されたもので、磁気抵抗効果素子に
重畳するNoise成分を打ち消し、かつ増巾器の帰
還抵抗を小いさくできるＩ・Ｃ化可能な信号処理
装置（回路）を提供することを目的としている。
以下、この発明の一実施例を図に基づいて説明
する。
する。
第２図において、第１図と同一機能のものには
同一符号を用いた。２１は安定化電源、２２は誤
差アンプ８の反転入力と増巾器３１の出力の間に
挿入された抵抗、２３は基準ダイオード２９のア
ノードと誤差アンプ８の出力の間に挿入された抵
抗、２４は抵抗２５と２６の接続点と誤差アンプ
８の非反転入力との間に挿入された抵抗、２５は
基準ダイオード３０のカソードと抵抗２６の他端
との間に接続された抵抗、２６はダイオード３０
のアノードと抵抗２５の間に挿入された抵抗、２
９は増巾器３１の出力にカソードが、抵抗２３の
他端にアノードが接続された基準ダイオード、３
０は増巾器３１の出力にアノードが、基準ダイオ
ード２９のアノードにカソードが、接続された基
準ダイオード、３１は出力が、ダイオード２９の
カソードに接続され、自らの出力と反転入力が接
続された増巾器、２７は抵抗でその一端が安定化
電源の出力に、他端が抵抗２８の一端と増巾器３
１の非反転入力に接続されている。２８は一端が
抵抗２７の他端に、他端が電源２１の負側端子に
接続された抵抗である。
同一符号を用いた。２１は安定化電源、２２は誤
差アンプ８の反転入力と増巾器３１の出力の間に
挿入された抵抗、２３は基準ダイオード２９のア
ノードと誤差アンプ８の出力の間に挿入された抵
抗、２４は抵抗２５と２６の接続点と誤差アンプ
８の非反転入力との間に挿入された抵抗、２５は
基準ダイオード３０のカソードと抵抗２６の他端
との間に接続された抵抗、２６はダイオード３０
のアノードと抵抗２５の間に挿入された抵抗、２
９は増巾器３１の出力にカソードが、抵抗２３の
他端にアノードが接続された基準ダイオード、３
０は増巾器３１の出力にアノードが、基準ダイオ
ード２９のアノードにカソードが、接続された基
準ダイオード、３１は出力が、ダイオード２９の
カソードに接続され、自らの出力と反転入力が接
続された増巾器、２７は抵抗でその一端が安定化
電源の出力に、他端が抵抗２８の一端と増巾器３
１の非反転入力に接続されている。２８は一端が
抵抗２７の他端に、他端が電源２１の負側端子に
接続された抵抗である。
次にこの発明の作用について説明する。
まず増巾器３１の出力には抵抗２７（Ｒ２７）
と２８（Ｒ２８）の分圧点に等しい電圧が発生し
ている。誤差アンプ８の出力が高電位側に飽和し
ていると、ダイオード２９が抵抗Ｒ２３により順
方向にバイアスされている。
と２８（Ｒ２８）の分圧点に等しい電圧が発生し
ている。誤差アンプ８の出力が高電位側に飽和し
ていると、ダイオード２９が抵抗Ｒ２３により順
方向にバイアスされている。
ここで安定化電源２１の出力電圧をVS、ダイ
オード２９，３０の順方向降下電圧をVFとする
と増巾器３１の出力電圧Ｖ３１は V31＝R28／R27＋R28VS＝KVS ……(1) で与えられる。
オード２９，３０の順方向降下電圧をVFとする
と増巾器３１の出力電圧Ｖ３１は V31＝R28／R27＋R28VS＝KVS ……(1) で与えられる。
（ここで Ｋ＝R28／R27＋R28 ……(2)）
従つて誤差アンプ８の非反転入力の電圧Ｖ（＋）
は Ｖ（＋）＝V31＋R26／R25＋R26VF＝V31＋α・VF ……(3) （α＝R26／R25＋R26） で与えられる。一方誤差アンプ８の反転入力の電
圧Ｖ（−）は磁気抵抗効果素子２の出力端子４の
電圧が変化していない時 Ｖ（−）＝V31 ……(4) で与えられる。
は Ｖ（＋）＝V31＋R26／R25＋R26VF＝V31＋α・VF ……(3) （α＝R26／R25＋R26） で与えられる。一方誤差アンプ８の反転入力の電
圧Ｖ（−）は磁気抵抗効果素子２の出力端子４の
電圧が変化していない時 Ｖ（−）＝V31 ……(4) で与えられる。
ここで図示しない外部磁界の変化により磁気抵
抗効果素子２の出力端子４の電圧が正方向へ変化
して誤差アンプ８の反転入力電圧Ｖ（−）が非反
転入力電圧Ｖ（＋）を越えると第３図のｂのＢで
示す様に誤差アンプ８の出力が「Ｌ」レベルに変
化する。その結果ダイオード２９はOFF状態と
なり、ダイオード３０は順方向にバイアスされて
ON状態となり誤差アンプ８の非反転入力電圧Ｖ
（＋）は Ｖ（＋）＝V31＋R26／R25＋R26VF＝V31＋α・VF ……(5) に変化する。
抗効果素子２の出力端子４の電圧が正方向へ変化
して誤差アンプ８の反転入力電圧Ｖ（−）が非反
転入力電圧Ｖ（＋）を越えると第３図のｂのＢで
示す様に誤差アンプ８の出力が「Ｌ」レベルに変
化する。その結果ダイオード２９はOFF状態と
なり、ダイオード３０は順方向にバイアスされて
ON状態となり誤差アンプ８の非反転入力電圧Ｖ
（＋）は Ｖ（＋）＝V31＋R26／R25＋R26VF＝V31＋α・VF ……(5) に変化する。
次に磁気抵抗効果素子２の出力が外部磁界の変
化により負方向に変化してＶ（＋）以下になると、
出力３２は第３図ｂに示す様に「Ｈ」レベルに変
化してＶ（＋）はVHになる。従つて、第３図ａに
示す様に誤差アンプ８の非反転入力の電圧は反転
入力に応じてVHとVLの２つの値の間を変化して
電圧巾2αVFのヒステリシス電圧を発生する。
化により負方向に変化してＶ（＋）以下になると、
出力３２は第３図ｂに示す様に「Ｈ」レベルに変
化してＶ（＋）はVHになる。従つて、第３図ａに
示す様に誤差アンプ８の非反転入力の電圧は反転
入力に応じてVHとVLの２つの値の間を変化して
電圧巾2αVFのヒステリシス電圧を発生する。
ここで抵抗Ｒ２７とＲ２８の比を磁気抵抗効果
素子の内部抵抗Ｒ６とＲ７の比に等しく設定す
る。即ち、 R27／R28＝R6／R7＝Ｃ ……(6) 定電圧源２１の出力にノイズ電圧VNが重畳さ
れると、磁気抵抗効果素子２の出力端子４には抵
抗Ｒ６とＲ７で分圧された電圧VNI、即ち VNI＝R7／R6＋R7VN ……(7) が現われる。電圧VNIは容量９を通して誤差アン
プ８の反転入力に加えられる。
素子の内部抵抗Ｒ６とＲ７の比に等しく設定す
る。即ち、 R27／R28＝R6／R7＝Ｃ ……(6) 定電圧源２１の出力にノイズ電圧VNが重畳さ
れると、磁気抵抗効果素子２の出力端子４には抵
抗Ｒ６とＲ７で分圧された電圧VNI、即ち VNI＝R7／R6＋R7VN ……(7) が現われる。電圧VNIは容量９を通して誤差アン
プ８の反転入力に加えられる。
一方、増巾器３１の非反転入力にはＲ２７とＲ
２８で分圧された電圧VNR、即ち VNR＝R28／R27＋R28VN ……(8) が加えられる。そして増巾器３１はボルテージ・
フオロワー構成となつている為、増巾器３１の出
力には同一電圧VNRが出力される。ここで抵抗Ｒ
２５，２６とＲ２３のを R23≫R25，R26 の関係となる様に設定すると、抵抗Ｒ２５とＲ２
６の分圧点の電圧もVNRに等しくなる。従つて誤
差アンプ８の非反転入力にはVNRが加えられる事
になる。ここで式(6)の関係よりVNI＝VNRが成立
するから、結局、誤差アンプ８の非反転入力と反
転入力には同一レベル、かつ同相のノイズ電圧が
加えられる事となり、ノイズ成分は増巾されない
事になる。
２８で分圧された電圧VNR、即ち VNR＝R28／R27＋R28VN ……(8) が加えられる。そして増巾器３１はボルテージ・
フオロワー構成となつている為、増巾器３１の出
力には同一電圧VNRが出力される。ここで抵抗Ｒ
２５，２６とＲ２３のを R23≫R25，R26 の関係となる様に設定すると、抵抗Ｒ２５とＲ２
６の分圧点の電圧もVNRに等しくなる。従つて誤
差アンプ８の非反転入力にはVNRが加えられる事
になる。ここで式(6)の関係よりVNI＝VNRが成立
するから、結局、誤差アンプ８の非反転入力と反
転入力には同一レベル、かつ同相のノイズ電圧が
加えられる事となり、ノイズ成分は増巾されない
事になる。
尚、抵抗Ｒ２２は誤差アンプ８の反転入力へバ
イアス電圧を与える為に必要である。又、容量９
とＲ２２によりバイパスフイルタの役目も同時に
はたしている。従つて特に大きな値を必要としな
い。
イアス電圧を与える為に必要である。又、容量９
とＲ２２によりバイパスフイルタの役目も同時に
はたしている。従つて特に大きな値を必要としな
い。
なお、上記実施例ではダイオード２９，３０の
バイアス用に抵抗Ｒ２３を設けたものを用いたが
第４図に示す様に電流源４０を設けてもよい。
バイアス用に抵抗Ｒ２３を設けたものを用いたが
第４図に示す様に電流源４０を設けてもよい。
すなわち、誤差アンプ８とダイオード２９，３
０との間にPNPトランジスタ４１，４２及び
NPNトランジスタ４３，４４から構成される１
対のカレントミラーを対称に設け、誤差アンプ８
の出力と各カレントミラーのダイオード接続のト
ランジスタ４１，４３のコレクタベース間に抵抗
４６，４５を接続したものである。
０との間にPNPトランジスタ４１，４２及び
NPNトランジスタ４３，４４から構成される１
対のカレントミラーを対称に設け、誤差アンプ８
の出力と各カレントミラーのダイオード接続のト
ランジスタ４１，４３のコレクタベース間に抵抗
４６，４５を接続したものである。
また、上記各実施例ではヒステリシス電圧の発
生用基準電源に各１つのダイオード２９，３０を
設けたものを用いたが、それぞれ複数個直列に接
続してもよい。
生用基準電源に各１つのダイオード２９，３０を
設けたものを用いたが、それぞれ複数個直列に接
続してもよい。
また、上記実施例では磁気抵抗効果素子の出力
と誤差アンプ８の反転入力間に容量９を設けた
が、磁気抵抗効果素子の出力が充分大きき場合は
抵抗を設けてもよく、上記実施例と同様の効果を
奏する。
と誤差アンプ８の反転入力間に容量９を設けた
が、磁気抵抗効果素子の出力が充分大きき場合は
抵抗を設けてもよく、上記実施例と同様の効果を
奏する。
以上のように、この発明によれば磁気抵抗素子
の電源端子に重畳されるノイズを抵抗分割により
検出して誤差アンプの反転入力に加えられるノイ
ズと同相、同レベルになる様に誤差アンプの非反
転入力に加える様に構成したので、信号処理回路
の誤動作が防止でき、Ｓ／Ｎの良い信号処理回路
を提供する事ができる。従つて電源に複雑な安定
化回路を特に必要としない。
の電源端子に重畳されるノイズを抵抗分割により
検出して誤差アンプの反転入力に加えられるノイ
ズと同相、同レベルになる様に誤差アンプの非反
転入力に加える様に構成したので、信号処理回路
の誤動作が防止でき、Ｓ／Ｎの良い信号処理回路
を提供する事ができる。従つて電源に複雑な安定
化回路を特に必要としない。
又、ヒステリシス電圧はダイオードの順方向電
圧を抵抗により分圧して得る様にしているので、
微少な入力信号に対しても小さなヒステリシス電
圧を精度よく設定できる。従つてＩ・Ｃ化も容易
となる。
圧を抵抗により分圧して得る様にしているので、
微少な入力信号に対しても小さなヒステリシス電
圧を精度よく設定できる。従つてＩ・Ｃ化も容易
となる。
第１図は従来の回路を示す図、第２図は本発明
に係る実施例を示す図、第３図は第２図の動作を
説明するための波形図、第４図は本発明の他の実
施例を示す図である。 １……電源、２……磁気抵抗効果素子、３……
磁気電源供給端子、４……磁気出力端子、５……
磁気電源供給端子、６……抵抗体、７……抵抗
体、８……誤差アンプ、９……容量、１０……抵
抗、１１……基準電源、１２……波形成形回路、
１３……同上出力端子、２１……安定化電源、２
２〜２８……抵抗、２９……基準ダイオード、３
０……基準ダイオード、３１……増巾器、３２…
…出力、４０……定電流回路、４１……PNPト
ランジスタ、４２……PNPトランジスタ、４３
……NPNトランジスタ、４４……NPNトランジ
スタ、４５……抵抗、４６……抵抗。
に係る実施例を示す図、第３図は第２図の動作を
説明するための波形図、第４図は本発明の他の実
施例を示す図である。 １……電源、２……磁気抵抗効果素子、３……
磁気電源供給端子、４……磁気出力端子、５……
磁気電源供給端子、６……抵抗体、７……抵抗
体、８……誤差アンプ、９……容量、１０……抵
抗、１１……基準電源、１２……波形成形回路、
１３……同上出力端子、２１……安定化電源、２
２〜２８……抵抗、２９……基準ダイオード、３
０……基準ダイオード、３１……増巾器、３２…
…出力、４０……定電流回路、４１……PNPト
ランジスタ、４２……PNPトランジスタ、４３
……NPNトランジスタ、４４……NPNトランジ
スタ、４５……抵抗、４６……抵抗。
Claims (1)
- １ 正側の給電端子と出力端子間に第１の抵抗及
び出力端子と負側給電端子間に第２の抵抗を備え
た磁気抵抗効果素子と、前記磁気抵抗効果素子の
正側の給電端子と負側の給電端子間を分圧する第
１の分圧手段と、前記分圧手段の分圧点のインピ
ーダンスを低インピーダンスに変換する電圧フオ
ロワー手段と、前記電圧フオロワー手段の出力端
子にカソードが接続された第１のダイオードと、
前記電圧フオロワー手段の出力端子にアノードが
接続された第２のダイオードと、前記第１のダイ
オードのアノードと第２のダイオードのカソード
と電圧フオロワー手段の出力端子間を分圧する第
２の分圧手段と、反転入力と非反転入力を備えた
演算増巾器と、前記磁気抵抗効果素子の出力端子
と演算増巾器の反転入力の間に接続された第１の
インピーダンス手段と、前記反転入力と電圧フオ
ロワー手段の出力端子を結合する抵抗手段と、前
記演算増巾器の非反転入力端子と第２の分圧手段
の分圧点とを接続する接続手段と、前記演算増巾
器の出力により第１、第２のダイオードを順バイ
アスするバイアス手段とを備えた磁気抵抗効果素
子信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1918484A JPS60162312A (ja) | 1984-02-02 | 1984-02-02 | 磁気抵抗効果素子信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1918484A JPS60162312A (ja) | 1984-02-02 | 1984-02-02 | 磁気抵抗効果素子信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60162312A JPS60162312A (ja) | 1985-08-24 |
| JPH0422368B2 true JPH0422368B2 (ja) | 1992-04-16 |
Family
ID=11992248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1918484A Granted JPS60162312A (ja) | 1984-02-02 | 1984-02-02 | 磁気抵抗効果素子信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60162312A (ja) |
-
1984
- 1984-02-02 JP JP1918484A patent/JPS60162312A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60162312A (ja) | 1985-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0544845B2 (ja) | ||
| US4445054A (en) | Full-wave rectifying circuit | |
| JPH0226883B2 (ja) | ||
| KR870002693B1 (ko) | 증폭기 장치 | |
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| US4292552A (en) | Bipolar voltage detector comprising differential transistor pairs | |
| JPH08250942A (ja) | トランスインピーダンス増幅器回路 | |
| JPH0422368B2 (ja) | ||
| JPH0321927B2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JP3064973B2 (ja) | 利得可変増幅器 | |
| JPS5928285B2 (ja) | 位相反転回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JP2895300B2 (ja) | 定遅延フィルタ | |
| JPH0240541Y2 (ja) | ||
| JPS6133710Y2 (ja) | ||
| JPS6155805B2 (ja) | ||
| JPS6161286B2 (ja) | ||
| JPS6161727B2 (ja) | ||
| JPH0216042B2 (ja) | ||
| JPS604613B2 (ja) | 差動増幅器 | |
| JPS60158710A (ja) | リミッター回路 |