JPS5949728B2 - 可変インピ−ダンス回路 - Google Patents
可変インピ−ダンス回路Info
- Publication number
- JPS5949728B2 JPS5949728B2 JP51156537A JP15653776A JPS5949728B2 JP S5949728 B2 JPS5949728 B2 JP S5949728B2 JP 51156537 A JP51156537 A JP 51156537A JP 15653776 A JP15653776 A JP 15653776A JP S5949728 B2 JPS5949728 B2 JP S5949728B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- circuit
- current circuit
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
本発明は、歪発生の少い可変インピーダンス回路に関す
るものである。
るものである。
一般に、増幅系に入力する信号が小さいとき、増幅系の
雑音のために信号対雑音比が劣化するこｉとはよく知ら
れている。
雑音のために信号対雑音比が劣化するこｉとはよく知ら
れている。
この対策として、小信号入力信号を整流した制御電圧に
より増幅系の雑音再生帯域幅を制限し、雑音出力を軽減
する方策がとられている。
より増幅系の雑音再生帯域幅を制限し、雑音出力を軽減
する方策がとられている。
この場合、制御電圧により周波数特性を変化させる可変
インピーダンス回路を必要？とする。
インピーダンス回路を必要？とする。
第１図は、テープレコーダの再生時のテープヒスと称さ
れる雑音出力を軽減させるドルビシステム用に提案され
ている可変インピーダンス回路である。
れる雑音出力を軽減させるドルビシステム用に提案され
ている可変インピーダンス回路である。
以下、簡単に動作原理を説明する。トランジスタ１０は
、トランジスタ１２、ＰＮＰ トランジスタ１１とダー
リントン接続された定電流回路１７を構成し、ダイオー
ド８、トランジスタ９のバイアス電流を供給しているが
、ダイオード７とトランジスタ６で構成されるカレント
ミラー回路により、ダイオード８、トランジス；夕９の
電流が常に等しくなる。
、トランジスタ１２、ＰＮＰ トランジスタ１１とダー
リントン接続された定電流回路１７を構成し、ダイオー
ド８、トランジスタ９のバイアス電流を供給しているが
、ダイオード７とトランジスタ６で構成されるカレント
ミラー回路により、ダイオード８、トランジス；夕９の
電流が常に等しくなる。
周知のように、ダイオードの動作抵抗及びトランジスタ
のエミッターベース間動作抵抗は電流に比例し、その電
流が等しければ共に同一抵抗値となる。
のエミッターベース間動作抵抗は電流に比例し、その電
流が等しければ共に同一抵抗値となる。
定電流回路１７の電流Ｉ。
は、はぼトランジスタ１０の電流に等′シ＜、制御電源
１５の制御電圧をＶｃ、トランジスタ１２のベース・エ
ミッタ間電圧をＶｂｅ抵抗１３の抵抗値Ｒとすれば、 と表わされ、制御電圧Ｖｃに比例して変る。
１５の制御電圧をＶｃ、トランジスタ１２のベース・エ
ミッタ間電圧をＶｂｅ抵抗１３の抵抗値Ｒとすれば、 と表わされ、制御電圧Ｖｃに比例して変る。
ここで定電流回路１７の内部抵抗が、ダイオード８、ト
ランジスタ９の動作抵抗よりも充分大きければ、可変イ
ンピーダンス回路５の出力端子２における可変インピー
ダンス回路の入力インピーダンスは、ダイオード８とト
ランジスタ９の動作抵抗の和となり、ダイオード８の動
作抵抗γの２倍、即ち２γとなる。
ランジスタ９の動作抵抗よりも充分大きければ、可変イ
ンピーダンス回路５の出力端子２における可変インピー
ダンス回路の入力インピーダンスは、ダイオード８とト
ランジスタ９の動作抵抗の和となり、ダイオード８の動
作抵抗γの２倍、即ち２γとなる。
したがって、出力端子２における再生周波数帯域は、強
入力時には、制御電源１５の制御電圧を小として可変イ
ンピーダンス回路５の入力インピーダンスを抵抗３の抵
抗値Ｒ１より充分大きくすれば、抵抗３の抵抗値Ｒ１と
コンデンサ４の容量値Ｃ１で決まる。
入力時には、制御電源１５の制御電圧を小として可変イ
ンピーダンス回路５の入力インピーダンスを抵抗３の抵
抗値Ｒ１より充分大きくすれば、抵抗３の抵抗値Ｒ１と
コンデンサ４の容量値Ｃ１で決まる。
また弱入力時には、制御電圧を大とし入力インピーダン
ス２γを小とすれば、再生周波数帯域はコンデンサ４の
容量値Ｃ１と、Ｋ１，２γの並列値と定まるのでその帯
域は狭くなり、出力端子２の信号対雑音比は改善される
。
ス２γを小とすれば、再生周波数帯域はコンデンサ４の
容量値Ｃ１と、Ｋ１，２γの並列値と定まるのでその帯
域は狭くなり、出力端子２の信号対雑音比は改善される
。
ここで可変インピーダンス回路の入力インピーダンスが
抵抗３の抵抗値Ｒ０よりも小さくなると、ダイオード８
およびトランジスタ９の動作抵抗の非直線性の影響によ
り歪の増加となるが、定電流回路１７の内部抵抗がダイ
オード８、トランジスタ９の動作抵抗より充分大きけれ
ば、出力端子２の信号はダイオード８とトランジスタ９
のエミッターベース間に差動的に印加されるので、その
非直線性による歪成分の偶数次は相殺されて、大きな歪
率劣化にはならない。
抵抗３の抵抗値Ｒ０よりも小さくなると、ダイオード８
およびトランジスタ９の動作抵抗の非直線性の影響によ
り歪の増加となるが、定電流回路１７の内部抵抗がダイ
オード８、トランジスタ９の動作抵抗より充分大きけれ
ば、出力端子２の信号はダイオード８とトランジスタ９
のエミッターベース間に差動的に印加されるので、その
非直線性による歪成分の偶数次は相殺されて、大きな歪
率劣化にはならない。
しかし、第１図の定電流回路１７の内部抵抗は、必ずし
もダイオード８、トランジスタ９の動作抵抗より充分大
きいとは限らず、出力端子２からのダイオード８への電
流は、一部定電流回路１７に流れ込む。
もダイオード８、トランジスタ９の動作抵抗より充分大
きいとは限らず、出力端子２からのダイオード８への電
流は、一部定電流回路１７に流れ込む。
したがって、ダイオード８とトランジスタ９には信号が
差動的に印加されず、歪率劣化となる。
差動的に印加されず、歪率劣化となる。
第１図に示す定電流回路１７における出力インピーダン
スは、トランジスタ１２の出力インピーダンスをトラン
ジスタ１１の電流増幅率ｈｆｅで除した値と、トランジ
スタ１０の出力インピーダンスとの並列値となる。
スは、トランジスタ１２の出力インピーダンスをトラン
ジスタ１１の電流増幅率ｈｆｅで除した値と、トランジ
スタ１０の出力インピーダンスとの並列値となる。
特にＰＮＰトランジスタ１１のｈｆｅが大きい場合、儒
電流回路１７の出力インピーダンスは、ダイオ℃ド８、
トランジスタ９の動作抵抗に対して充分には大とならず
、歪率劣化となる。
電流回路１７の出力インピーダンスは、ダイオ℃ド８、
トランジスタ９の動作抵抗に対して充分には大とならず
、歪率劣化となる。
さらに本回路をＩＣで構成した場合、ＰＮＰ）ランジス
タ１１のｈｆｅの制御は困難で、そのばらつきも大きく
、歪のばらつきが大となる。
タ１１のｈｆｅの制御は困難で、そのばらつきも大きく
、歪のばらつきが大となる。
ここで定電流回路１７を第１図の如くダーリントン接続
して構成したのは次の理由による。
して構成したのは次の理由による。
雑音再生帯域を入力信号強度に応じて自動的に変化させ
るためには、入力信号を適当に増幅整流した信号を制御
電圧とする必要がある。
るためには、入力信号を適当に増幅整流した信号を制御
電圧とする必要がある。
しかも、°入力信号の過渡的な変化に対しても聴感上耳
障りでないような応答をさせるには、整流電圧の立ち上
がり、立ち下がりの時定数を適当な値に定めなければな
らない。
障りでないような応答をさせるには、整流電圧の立ち上
がり、立ち下がりの時定数を適当な値に定めなければな
らない。
この予め定められた時定数が、定電流回路１７の端子１
８における入力インピーダンス、入力電流により変化の
ないようダーリントン接続して高入力インピーダンス化
しているのである。
８における入力インピーダンス、入力電流により変化の
ないようダーリントン接続して高入力インピーダンス化
しているのである。
第１図で、１４はバイアス電源、１６は電源供給端子で
ある。
ある。
本発明は、上述の従来技術の欠点をなくし、歪劣化のな
い可変インピーダンス回路を提供することを目的とする
。
い可変インピーダンス回路を提供することを目的とする
。
本発明は、ダイオードのカソードとエミッタフォロアの
エミッタとの接続点を定電流回路に接続し、両者の電流
量を可変することにより、ダイオードのアノードよりみ
たインピーダンスを可変する回路において、上記定電流
回路の内部インピーダンスを高くして、歪率の劣化を防
止することを特徴とする。
エミッタとの接続点を定電流回路に接続し、両者の電流
量を可変することにより、ダイオードのアノードよりみ
たインピーダンスを可変する回路において、上記定電流
回路の内部インピーダンスを高くして、歪率の劣化を防
止することを特徴とする。
第２図は本発明の具体的な一実施例回路図で、第１図と
同一機能のものは同一符号を付している。
同一機能のものは同一符号を付している。
第２図において、１７は定電流回路を示し、該回路はト
ランジスタ１０，１１．１２から構成されている。
ランジスタ１０，１１．１２から構成されている。
トランジスタ１０のコレクタは差動電流回路のダイオー
ド８のカソードとトランジスタ９のエミッタの接続点に
接続され、エミッタは抵抗１３を介してアースされてい
る。
ド８のカソードとトランジスタ９のエミッタの接続点に
接続され、エミッタは抵抗１３を介してアースされてい
る。
トランジスタ１１のベースはトランジスタ１１のコレク
タに接続されている。
タに接続されている。
トランジスタ１１のエミッタはバイアス電源１９に接続
され、ベースはトランジスタ１２のコレクタに接続され
ている。
され、ベースはトランジスタ１２のコレクタに接続され
ている。
トランジスタ１２のエミッタは抵抗１３を介してアース
され、ベースは制御電源１５に接続されている。
され、ベースは制御電源１５に接続されている。
このように定電流回路１７を構成するＰＮＰトランジス
タ１１のエミッタを別置したバイアス電源１９に接続す
れば、差動電流回路を構成するダイオード８のカソード
とトランジスタ９のエミッタとの接続点よりみた定電流
回路１７の出力インピーダンスは、トランジスタ１０の
出力インピーダンスのみとなる。
タ１１のエミッタを別置したバイアス電源１９に接続す
れば、差動電流回路を構成するダイオード８のカソード
とトランジスタ９のエミッタとの接続点よりみた定電流
回路１７の出力インピーダンスは、トランジスタ１０の
出力インピーダンスのみとなる。
ＮＰＮトランジスタの出力抵抗は一般に数百にΩ〜数Ｍ
Ωであるので、定電流回路１７の出力インピーダンスは
、その電流によって可変されるダイオード８、トランジ
スタ９の動作抵抗に対して、常に充分大とすることがで
き、出力端子２より流れ込む信号電流は、定電流回路１
７には流れず、ダイオード８、トランジスタ９に差動的
に印加され、端子２に発生する信号の歪は少ない。
Ωであるので、定電流回路１７の出力インピーダンスは
、その電流によって可変されるダイオード８、トランジ
スタ９の動作抵抗に対して、常に充分大とすることがで
き、出力端子２より流れ込む信号電流は、定電流回路１
７には流れず、ダイオード８、トランジスタ９に差動的
に印加され、端子２に発生する信号の歪は少ない。
さらに制御が困難とされていたＰＮＰ トランジスタ１
１の電流増幅率ｈｆｅの影響を受けないので、歪率のば
らつきも少なくなる。
１の電流増幅率ｈｆｅの影響を受けないので、歪率のば
らつきも少なくなる。
実験結果によれば、第１図において、１版。
２６０ＭＶＲＭＳの入力端子１の入力信号の出力端子２
における歪は、定電流１μＡ時１．４％であったが、第
２図の本発明によれば、０．２５％に軽減でき、他の入
力レベルにおいても全体的に歪は軽減されている。
における歪は、定電流１μＡ時１．４％であったが、第
２図の本発明によれば、０．２５％に軽減でき、他の入
力レベルにおいても全体的に歪は軽減されている。
以上のように、ダイオードのカソードとトランジスタの
エミッタとの接続点に定電流回路を接続し、上記トラン
ジスタのコレクタ電流と同一方向、同一電流を定電流的
に前記ダイオードに供給し、かつ定電流回路の電流を可
変して、上記ダイオードおよび斗うンジスタの動作抵抗
を変化させる可変インピーダンス回路において、上記定
電流回路の内部インピーダンスを大とすることにより歪
発生の極めて少ない可変インピーダンス回路を提供する
ことができる。
エミッタとの接続点に定電流回路を接続し、上記トラン
ジスタのコレクタ電流と同一方向、同一電流を定電流的
に前記ダイオードに供給し、かつ定電流回路の電流を可
変して、上記ダイオードおよび斗うンジスタの動作抵抗
を変化させる可変インピーダンス回路において、上記定
電流回路の内部インピーダンスを大とすることにより歪
発生の極めて少ない可変インピーダンス回路を提供する
ことができる。
第１図は従来の可変インピーダンス回路を示し、第２図
は本発明の可変インピーダンス回路の一実施例回路図で
ある。 １・・・・・・入力端子、２・・・・・・出力端子、８
・・・・・・ダイオード、９・・・・・・トランジスタ
、１０，１１，１２・・・・・・トランジスタ、１７・
・・・・・定電流回路、１９・・・・・・バイアス電源
。
は本発明の可変インピーダンス回路の一実施例回路図で
ある。 １・・・・・・入力端子、２・・・・・・出力端子、８
・・・・・・ダイオード、９・・・・・・トランジスタ
、１０，１１，１２・・・・・・トランジスタ、１７・
・・・・・定電流回路、１９・・・・・・バイアス電源
。
Claims (1)
- １ 少なくとも一つのダイオード８と、該ダイオードの
一端側（カソード）に接続された第１トランジスタ９と
、上記ダイオードの他端側（カソード）第１トランジス
タのコレクタに結合され、これらの該ダイオード、第１
トランジスタに流れる電流を等しくするカレントミラー
回路６，７と、上記ダイオードの他端側に接続されたイ
ンピーダンス端子（出力端子２）を有する差動電流回路
と、該差動電流回路の上記ダイオードと上記第１トラン
ジスタの接続点に結合された定電流回路１７と、該定電
流回路の電流を制御する制御電圧源１５とからなり、上
記差動電流回路のインピーダンス端子のインピーダンス
が上記差動電流回路の動作抵抗によって与えられる可変
インピーダンス回路において、上記定電流回路はコレク
タが上記ダイオードと第１トランジスタの接続点に接続
され、エミッタが抵抗を介してアースされた第２トラン
ジスタと、エミッタが上記第２トランジスタのエミッタ
に接続され、ベースが上記制御電圧源に接続された第３
トランジスタと、コレクタが上記第２トランジスタのベ
ースに接続され、ベースが上記第３トランジスタのコレ
クタに接続され、エミッタがバイアス電源に接続された
第４トランジスタからなることを特徴とする可変インピ
ーダンス回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51156537A JPS5949728B2 (ja) | 1976-12-27 | 1976-12-27 | 可変インピ−ダンス回路 |
| US05/864,266 US4179650A (en) | 1976-12-27 | 1977-12-27 | Variable impedance circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51156537A JPS5949728B2 (ja) | 1976-12-27 | 1976-12-27 | 可変インピ−ダンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5381044A JPS5381044A (en) | 1978-07-18 |
| JPS5949728B2 true JPS5949728B2 (ja) | 1984-12-04 |
Family
ID=15629947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51156537A Expired JPS5949728B2 (ja) | 1976-12-27 | 1976-12-27 | 可変インピ−ダンス回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4179650A (ja) |
| JP (1) | JPS5949728B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4517508A (en) * | 1982-05-08 | 1985-05-14 | Toko, Inc. | Variable impedance circuit |
| US4608543A (en) * | 1984-12-17 | 1986-08-26 | Advanced Micro Devices, Inc. | Controllable effective resistance and phase lock loop with controllable filter |
| DE4320006C2 (de) * | 1993-06-17 | 1997-08-28 | Telefunken Microelectron | Schaltungsanordnung zur elektronischen Nachbildung von Arbeitswiderständen |
| EP2933646B1 (en) * | 2014-04-17 | 2019-04-17 | Siemens Aktiengesellschaft | Precision measurement of voltage drop across a semiconductor switching element |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3761741A (en) * | 1972-06-21 | 1973-09-25 | Signetics Corp | Electrically variable impedance utilizing the base emitter junctions of transistors |
| GB1467057A (en) * | 1973-05-24 | 1977-03-16 | Rca Corp | Amplifier with over-current protection |
| US3947778A (en) * | 1974-09-11 | 1976-03-30 | Motorola, Inc. | Differential amplifier |
| JPS51104556A (ja) * | 1975-03-12 | 1976-09-16 | Hitachi Ltd | |
| JPS5245242A (en) * | 1975-10-08 | 1977-04-09 | Hitachi Ltd | Automatic gain control circuit |
| GB1568056A (en) * | 1975-10-31 | 1980-05-21 | Dolby Laboratories Inc | Electrically variable impedance ciruits |
-
1976
- 1976-12-27 JP JP51156537A patent/JPS5949728B2/ja not_active Expired
-
1977
- 1977-12-27 US US05/864,266 patent/US4179650A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5381044A (en) | 1978-07-18 |
| US4179650A (en) | 1979-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4039981A (en) | Variable impedance circuit | |
| JPS614310A (ja) | レベルシフト回路 | |
| US4547741A (en) | Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic | |
| US4463319A (en) | Operational amplifier circuit | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US4088963A (en) | Gain control circuit | |
| US4283683A (en) | Audio bridge circuit | |
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| US4758797A (en) | Amplifier with compressor and expander function for ground symmetrical electrical signals | |
| JPS60113507A (ja) | トランジスタ回路 | |
| GB2178259A (en) | Amplifier with controllable amplification | |
| JPH0326565B2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPH0161247B2 (ja) | ||
| JPS6336745Y2 (ja) | ||
| US4303891A (en) | Monolithic integrated circuit with frequency dependent amplification | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS641785Y2 (ja) | ||
| KR940002234Y1 (ko) | 다이나믹 디엠파시스회로 | |
| JPS6316053B2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JPS6325768Y2 (ja) | ||
| JPS6336568B2 (ja) | ||
| JPS6034289B2 (ja) | 利得制御装置 |