JPH04225285A - モノリシック集積回路用シリコン フォトダイオードとその作製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【本発明の背景】本発明はフォトダイオード、より具体
的にはシリコン・モノリシック集積回路用の集積フォト
ダイオードに係る。

【０００２】ファイバ光通信システム及び付随した光−
電子デバイスが急速に拡大するとともに、フォトダイオ
ードが次第に重要になってきた。光信号の形の情報は、
処理が難しい。しかし、フォトダイオードは光信号を電
気信号に変換でき、得られる電気信号は、シリコンＶＬ
ＳＩ技術を通して得られるモノリシック集積回路の形の
コンパクトで、複雑でかつ高価でない非常に多数のプロ
セス回路の１つにより、効率よく信頼性よく処理できる
。

【０００３】しかし、光及びＶＬＳＩ技術の結合に伴っ
て生じる１つの難点は、信頼性のあるモノリシック集積
シリコンフォトダイオードが存在しないことである。シ
リコンの低吸収特性のため、対象とするフォトンは従来
のプレーナ技術によって容易に制御できる以上の深さま
で、しばしば浸透する。その結果、基板中深くで光学的
に発生した自由キャリヤは、近くの集積回路要素に分散
してしまうことがある。加えて、近くの要素はフォトダ
イオードとともに用いられるＤＣバイアス電圧から分離
されなければならない。

【０００４】集積化されたフォトダイオードは一般にＶ
ＬＳＩ集積回路の他の要素の機能と両立しなければなら
ないから、ほとんどのフォトダイオードを用いた光−電
子デバイス及びシリコンモノリシック集積回路は、分離
して製作された増幅器及び処理回路とともに分離して製
作されたフォトダイオードを用いてハイブリッド構造に
されてきた。このハイブリッド方式は価格を増し、信頼
性と特性を下げる。

【０００５】

【本発明の要約】本発明に従うと、シリコン基板に約２
０ミクロンを越える深いくぼんだタブが形成され、タブ
の周縁表面上に分離用ｐ−ｎ接合が形成され、タブは真
性シリコンでエピタキシャルに満たされる。通常のＶＬ
ＳＩ技術を用いてタブ周縁の外側の平坦化された基板上
に、所望のモノリシック集積回路が製作される。もし必
要ならば、タブ周縁内のフォトダイオード電極構造は、
他のモノリシック集積要素と同時、又は別々に製作でき
る。

【０００６】

【詳細な記述】図面を参照すると、図１は本発明の一実
施例に従うモノリシック集積フォトダイオードを作製す
る工程を示し、図２は一連の工程で作製される構造を概
略的に示す。

【０００７】図１のＡはシリコン基板中にくぼんだタブ
を形成することを含む最初の工程を示す。初期の工程と
して、基板の上部表面にはエッチされた位置合せマーク
が形成され、次にシリコン酸化物のマスク層が形成され
る。

【０００８】約２０ミクロンの深さを越える深いタブが
、集積化フォトダイオードを形成すべき基板の領域中に
形成される。タブの周囲（典型的な場合長方形）を規定
するため酸化物マスク中に開口をエッチングし、次にシ
リコン中にタブをエッチングすることにより、タブを形
成するのが好ましい。基板はｐ基板上にｐ＋形エピタキ
シャル層を有する１００方向シリコンが好ましい。好ま
しいエッチング剤はエチレン−ジアミン−プロカテノー
ル（ＥＤＰ）である。ＥＤＰエッチはシリコン基板の１
１１面に側壁を有する滑らかなタブ表面を生成すること
がわかっている。

【０００９】タブ形成工程の結果が図２Ａ中に概略的に
示されており、これは基板１０、エピタキシャル層１１
、外部酸化物層１２及び平滑な側壁１４Ａ及び１４Ｂと
底部壁１４Ｃを有するタブ１３を概略的に断面で示す。 基板１０は０．０１乃至０．０５Ω−ｃｍの範囲のｐ抵
抗率を有することが好ましい。エピタキシャル層１１は
４ミクロン程度の厚さとｐ＋形伝導形を有し、酸化物層
１２は約３５００オングストロームの厚さをもつのが便
利である。タブの典型的な寸法は、（基板表面において
）１００×２００ミクロンで、深さは約３０ミクロンで
ある。

【００１０】図１のＢに示された第２の工程はタブの周
縁表面（側壁及び底部壁）にｐ−ｎ接合を形成すること
を含む。ｐ−ｎ接合は周縁の表面上に、薄いドープした
シリコンの層をエピタキシャルに成長させることにより
形成するのが便利である。初期の工程として、溝を形成
したウエハは、自然酸化膜を減らし、タブの底部及び側
壁を更に平滑にするため、高温でプリベークとそれと組
合せてＨＣｌ−Ｈ２ガスエッチすることができる。５分
のプリベークと例えば０．９　ｌ／ｍのＨＣｌと４０　
ｌ／ｍのＨ２を用いた１０２５℃のエッチングが例であ
る。

【００１１】次に、相対する伝導形のドープ層をエピタ
キシャル的に成長させることにより、ｐ−ｎ接合が形成
される。この成長は約９５０℃に温度を下げ、約４０ｔ
ｏｒｒの圧力でＨＣｌとＳｉＨ２Ｃｌ２を１：１の比で
混合したＳｉＨ２Ｃｌ２−ＨＣｌ−Ｈ２に、基板を露出
することにより行うのが好ましい。堆積速度は１分当り
約０．１０ミクロンである。ｐ形層は混合物の中にｐ形
不純物の気体ソースを導入することにより成長させ、ｎ
形層はｎ形不純物の気体ソースを導入することにより成
長させる。

【００１２】接合形成工程の結果が、図２のＢに示され
ている。ｐ形層１５と隣接するｎ形層１６がタブ１３の
外部表面と底部上に配置されている。層１５は３ミクロ
ンの厚さで、約３×１０１５ｃｍ−３の濃度のｐ形不純
物を有するのが好ましい。層１６は約１ミクロンの厚さ
で、約７．　５×１０１８ｃｍ−３の濃度のｎ形不純物
を有するのが好ましい。

【００１３】図１のＣに示されるように、次の工程は選
択エピタキシャル成長により、真性シリコンでタブを満
たすことを含む。この工程は上で述べた条件下で、ドー
パントのないＳｉＨ２Ｃｌ２−ＨＣｌ−Ｈ２系に基板を
連続して露出することにより行うのが好ましい。９５０
℃という堆積温度は、選択成長と全堆積温度を最小にす
るための適度に高い成長速度の間の良好な折衷を意味す
る。ＳｉＨ２Ｃｌ２に対しＨＣｌが１：１の比であるた
めに、より大きなパターンでは成長速度が減り、欠陥密
度も減少する。真性半導体は約１×１０１３ｃｍ−３の
ドーパント濃度を有することが望ましい。

【００１４】図２のＣに示された得られる構造は、真性
シリコンの領域１７で満たされたタブを有する。図示さ
れているように、深いタブのこの構造の観測される形状
は、タブ周縁に延びるリッジ１８である。望ましい形状
ではないリッジは、シリコン酸化物マスクの端部におけ
るシリコン格子からの核生成によるものと確信される。 リッジは典型的な場合、高さが２０ミクロン程度である
。

【００１５】そのようなリッジが形成された場合、図１
のＤに示された次の工程は、得られた基板を平坦化する
ことである。この工程は基板から少くともリッジ１８の
部分を含む表面の不規則さを除去することを含む。好ま
しい平坦化プロセスは、二段階で達成される。最初の工
程は基板をラッピングにより機械的に削ることである。 ラッピングは非金属溶融石英ラップ上で、２−４分間６
０ｒｐｍにおいて１ミクロン・アルミニウム酸化物粒子
を用いて行えばよい。第２の工程では、ラッピングした
基板をポリシングする。ポリシングはコロイド状シリカ
スラリーで飽和させたポリウレタンポリマ・パッドで行
えばよい。好ましいパッドはナルコケミカル社，シカゴ
，イリノイから市販されているスバＩＶパッドで、好ま
しいスラリーは、同社から市販されているナルコ２３５
０である。適切なポリシングは、通常のポリシング機上
で、１−２分間行われる。

【００１６】得られた構造は図２のＤ中に概略的に断面
で示されている。要するに、構造は基板１０、相対する
伝導形の層１５及び１６から成る深く埋込まれたｐｎ接
合、タブを満たす真性シリコンの領域１７及びプレーナ
表面上の酸化物１９の外部層を含む。

【００１７】図１のＥ及びＦに示された次の二工程は、
真性シリコンのタブ領域の外側の領域中に、通常の手段
によりモノリシック集積回路を形成し、好ましくは同時
にタブ領域中にフォトダイオードを形成することを含む
。タブ領域に対する位置合せは、プロセスの始めに、基
板中にエッチされた位置合せマークにより行われる。

【００１８】タブ周縁外のモノリシック集積回路の各種
要素は、当業者には周知の技術により、従来の方式で形
成された通常の要素が便利である。説明のため、図２Ｅ
はそのような要素を２個だけ示す。即ち、タブ周縁の外
側に形成された一対のＣＭＯＳ絶縁ゲート電界効果トラ
ンジスタ２０及び２１で、それらはタブ周縁内に形成さ
れたフォトダイオードに接続されている。具体的には、
トランジスタの１つはその制御要素（即ちゲート２０Ｇ
）が金属導電体２４を通して、フォトダイオード２２の
収集電極２５に接続され、フォトダイオードと増幅器を
集積化して組合せる働きをしている。

【００１９】図３及び図４によく示されているフォトダ
イオード２２は、モノリシック集積回路が製作されるの
と別或いは同時に、タブ周縁内に製作することができる
。後者の方式が好ましい。いずれの場合も、通常のフォ
トマスク、堆積及び拡散技術を用い、電極２６とタブ領
域の周縁における接合層１６の間のオーム性接触を可能
にするため、ここではｎ＋領域である接触領域２３が形
成される。コレクタ電極２５とのオーム性接触を作るた
め、イオン注入により、タブ領域の内側に、ここではｐ
＋である第２の接触領域２９が形成される。得られた構
造は、ｐ−ｉ−ｎフォトダイオードとして働く。

【００２０】このように、本発明のフォトダイオードは
、単結晶シリコンの基板中に、モノリシックに集積化さ
れることがわかる。フォトダイオードは基板中のタブ内
に配置されたエピタキシャル成長させた真性シリコンの
基体を含む。基体は倒立した先端を切ったピラミッドの
形をし、上部表面は基板の上部平面と同一平面にあり、
約２０ミクロンを越える厚さ（高さ）をもつ。ｐ−ｎ接
合の形の分離層は、基体と基板間に配置されている。周
縁上の電極２６は上部表面上の基体の周縁に延び、収集
電極２５は上部表面上の基体の周縁内に配置され、第１
の電極から分離されている。好ましい構造において、基
板は１００面のシリコンで、基体の側壁は基板の１１１
面に本質的に平行である。収集電極２５は約２０ミクロ
ンを越える距離だけ、周縁電極２６から離れていること
が望ましい。

【００２１】収集電極の好ましい構造は、図４を参照す
るとよりよくわかり、この図はタブ領域中のフォトダイ
オードの概略上面図である。図４に示されるように、電
極２６はタブ領域の周縁に延びる。収集電極２５は半径
方向のフィンガ２５Ａと同心円２５Ｂの格子２５の形を
しており、入射放射との干渉を減らしながら、電荷収集
の実効面積を増すため、間に開孔領域をもつ。収集電極
格子は２０ミクロン程度の最小間隔で、タブ領域の周縁
（及び周縁電極２６）から離れていることが望ましい。 構造中のほとんどの欠陥は周縁付近で発生することが、
本件の発明者らにより見出されているため、この最小間
隔が望ましい。導電性接続部２４及び２７が電極２５及
び２６から集積回路に延びる。周縁電極２６は導電性ド
ープポリシリコン（１０００オングストローム）とアル
ミニウム（１ミクロン）の合成層であることが望ましい
。それは約５ミクロンの幅をもつことができる。収集電
極２５は約５ミクロンの幅をもつ同様の要素２５Ａ及び
２５Ｂから成る。フォトダイオード構造の詳細は、隣接
するモノリシック集積回路のプロセス及び構造と両立す
るように選ばれることを理解すべきである。

【００２２】動作中、バイアス抵抗及び接続部２４及び
２７を通し、約５−１０ボルトの電圧が電極２５及び２
６間に印加され、フォトダイオード２２は、例えばガリ
ウムひ素レーザ又はＬＥＤ（図示されていない）からの
放射のように、８０００乃至９０００オングストローム
の波長の短波長放射に露出される。そのような放射は真
性層１７に吸収された時、正孔−電子対を生成し、それ
らは電極２５及び２６間の電界により分離される。生成
した対の一つの成分は、電極２５により集められる。そ
の結果、入射放射の強度に比例した電流が接続部２４を
通り集積回路に流れ、そこでそれはトランジスタ２０に
より増幅でき、所望のように処理される。層１５及び１
６間の接合は、フォトダイオードの動作が集積回路中の
他の微妙な要素に寄生的な悪影響を与えないような深さ
で、フォトダイオード２２を分離する。

【００２３】上で述べた実施例は、本発明の原理の応用
を表わすことができる多くの可能な実施例の数例のみで
あることを理解すべきである。本発明の精神及び視野か
ら離れることなく、これらの原理に従い当業者には多く
のさまざまな他の構成が容易に考えられる。

【図面の簡単な説明】

【図１】本発明に従う集積化フォトダイオードを含むモ
ノリシック集積回路を作製するために用いられるプロセ
ス工程を示す流れ図である。

【図２】図１のプロセス中の各種工程におけるシリコン
ウエハの概略断面図である。

【図３】本発明に従う集積化フォトダイオードを含む典
型的なモノリシック集積回路の拡大した概略断面図であ
る。

【図４】図３の集積化フォトダイオードの高所からみた
平面図である。

【符号の説明】

１０　　　　　　基板 １１　　　　　　エピタキシャル層 １２　　　　　　酸化物層 １３　　　　　　タブ １４Ａ　　　　底部壁 １４Ｂ　　　　側壁 １４Ｃ　　　　側壁 １５　　　　　　層、ｐ形層 １６　　　　　　ｎ形層、層、接合層 １７　　　　　　領域、真性層 １８　　　　　　リッジ １９　　　　　　酸化物 ２０　　　　　　電界効果トランジスタ２０Ｇ　　　　
ゲート ２１　　　　　　電界効果トランジスタ２２　　　　　
　フォトダイオード ２３　　　　　　接触領域 ２４　　　　　　金属導電体、導電性接続部、接続部２
５　　　　　　収集電極、コレクタ電極、格子、電極２
５Ａ　　　　フィンガ、要素 ２５Ｂ　　　　同心円、要素 ２６　　　　　　電極、周縁電極、接続部２７　　　　
　　導電性接続部、 ２９　　　　　　接触領域

Claims (12)

【特許請求の範囲】
1. 【請求項１】　　フォトダイオードを作成すべき領域の
   下のシリコン基板中にくぼんだタブを形成し、前記タブ
   は底面及び周縁端部を含む周縁表面を有する工程：前記
   タブの周縁表面上にｐ−ｎ接合を形成する工程；前記タ
   ブ領域をエピタキシャル成長したシリコンで満たす工程
   ；前記タブの周縁端部の外側にある前記基板の領域上に
   モノリシック集積回路を形成する工程；前記タブの周縁
   端部内の前記基板の領域上に、フォトダイオードを同時
   又は別に形成する工程；を含む集積フォトダイオードを
   含むシリコンモノリシック集積回路の作製方法。
2. 【請求項２】　　前記タブは約２０ミクロンを越える深
   さを有し、タブを満たした後基板を平坦化する工程を含
   む請求項１記載の方法
3. 【請求項３】　　前記シリコン基板は（１００）面のシ
   リコンで、前記タブの周縁表面はシリコンの（１１１）
   軸に沿った側壁を有し、前記タブは約２０ミクロンを越
   える深さを有する請求項１記載の方法。
4. 【請求項４】　　前記フォトダイオードは前記タブ領域
   内の前記真性シリコンの表面上に、相互接続された細長
   い導電性領域の格子を含む収集電極を堆積させることに
   より形成される請求項１記載の方法。
5. 【請求項５】　　前記収集電極は約２０ミクロンを越え
   る間隔だけ、前記タブ領域の周縁端部から分離される請
   求項１記載の方法。
6. 【請求項６】　　シリコン基板を含むシリコンモノリシ
   ック集積回路デバイスにおいて、集積フォトダイオード
   は、外部周縁と約２０ミクロンを越える厚さを有する真
   性シリコンの基体；前記基体の外部周縁下のｐ−ｎ接合
   手段；オーム性接触をなし前記真性シリコンの周縁端に
   延びる第１の電極手段；及び前記真性シリコンとオーム
   性接触をなし、前記第１電極から分離された前記真性シ
   リコンの表面上の第２の電極手段を含むモノリシック集
   積回路デバイス。
7. 【請求項７】　　前記シリコン基板は（１００）方向の
   単結晶シリコンで、真性シリコンの前記基体は前記基板
   の（１１１）面に沿った側壁を有する請求項６記載のモ
   ノリシック集積回路デバイス。
8. 【請求項８】　　真性シリコンの前記基体はエピタキシ
   ャル成長させた真性シリコンである請求項６記載のモノ
   リシック集積回路デバイス。
9. 【請求項９】　　前記フォトダイオードの出力を増幅す
   るために接続された１乃至複数のトランジスタを含む請
   求項６記載のモノリシック集積回路デバイス。
10. 【請求項１０】　　基板中のタブ内に約２０ミクロンを
    越える厚さを有するエピタキシャル成長した真性シリコ
    ンの基体が配置され、前記基体は前記基板と本質的に同
    一平面にある上部表面を有し：前記基体と前記基板間に
    配置されたｐ−ｎ接合手段；前記上部表面上の前記基体
    の周縁の第１の電極手段；前記上部表面上の前記基体の
    周縁内にあり、前記第１電極手段から分離された第２の
    電極手段が含まれる単結晶シリコンの基板中に、モノリ
    シックに集積化されたフォトダイオード。
11. 【請求項１１】　　真性シリコンの前記基体は前記基板
    の（１１１）面に本質的に平行な側壁を有する請求項１
    ０記載のフォトダイオード。
12. 【請求項１２】　　前記第２の電極手段は約２０ミクロ
    ンを越える間隔だけ前記第１の電極手段から分離された
    請求項１０記載のフォトダイオード。