JPH04225687A

JPH04225687A - 撮像装置

Info

Publication number: JPH04225687A
Application number: JP2408303A
Authority: JP
Inventors: Kensuke Goto; 後藤　謙輔
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-12-27
Filing date: 1990-12-27
Publication date: 1992-08-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、撮像装置に関し、特
に、固体撮像素子を利用して該装置の感度向上を図るこ
とができる撮像装置に関する。

【０００２】

【従来の技術】従来より、電子ビームを使わずに撮像を
行なう固体化されたイメージセンサが開発されており、
これは映像機器、ファクシミリ装置などの１次元または
２次元のイメージセンサに適用される。このイメージセ
ンサの代表的なものは被写体像をフォトダイオードで検
出し、その出力をＣＣＤ（Ｃｈａｒｇｅ　　Ｃｏｕｐｌ
ｅｄ　　Ｄｅｖｉｃｅの略）シフトレジスタに転送して
、直列（シリアル）に読出す方式を採用している。以下
、これをＣＣＤイメージセンサと呼ぶ。

【０００３】第６図は、従来および本発明の一実施例に
適用される２次元のＣＣＤイメージセンサの概略構成図
である。

【０００４】図においてイメージセンサ部１１は、ＣＣ
Ｄの電荷転送機能を２次元の像を検出するイメージセン
サの走査機能として利用した固体イメージセンサである
。その構成は図示されるように、受光量に応じて電荷を
蓄積するフォトダイオードを含んで構成される受光部６
、前記受光部６における電荷を隣接するＣＣＤ垂直シフ
トレジスタ部８に移すトランスファゲート部７、前記Ｃ
ＣＤ垂直レジスタ部８に転送された電荷が並列に転送さ
れて、応じて直列に転送するＣＣＤ水平シフトレジスタ
部９、前記ＣＣＤ水平シフトレジスタ部９の出力段に接
続され、与えられる電荷を電圧信号に変換し増幅しなが
ら出力する出力アンプ部１０を含む。前記出力アンプ部
１０の出力する電圧信号は、次段に接続された後述する
サンプルホールド回路１２に与えられる。

【０００５】前記受光部６は２次元に配列されて受光面
を形成する。この受光面を形成する各フォトダイオード
における蓄積電荷は、トランスファゲート部７に与えら
れる、たとえば１６．６ｍｓ周期のトランスファゲート
パルスに応答して、同時にフォトダイオードから隣接す
るＣＣＤ垂直シフトレジスタ部８に転送される。並行し
て、ＣＣＤ垂直レジスタ部８に移された電荷は、たとえ
ば６３．５マイクロ秒の周期で順次垂直方向へ転送され
て、ＣＣＤ水平シフトレジスタ部９に移される。したが
って、ＣＣＤ水平シフトレジスタ部９は、ＣＣＤ垂直シ
フトレジスタ部８から並列に電荷が与えられ、応じてこ
れをたとえば６３．５マイクロ秒周期で順次水平方向に
転送して出力アンプ１０に与える。

【０００６】以上のように、蓄積電荷がＣＣＤによって
垂直および水平方向にパラレルおよびシリアル転送され
ている間に、受光部６には被写体からの反射光入射によ
る信号電荷が蓄積される。

【０００７】第７図は、前掲第６図のイメージセンサ部
１１を含んで構成される従来のカメラ一体型ビデオテー
プレコーダの撮像部の概略ブロック図である。

【０００８】図において、従来の撮像部は被写体像を撮
像し、ビデオ出力を得るように構成されている。詳細に
は、被写体像からの反射光をその前段に接続される光学
系を介して入射させ、応じて光電変換し、受光量に応じ
た電圧信号を出力するイメージセンサ部１１ｂ、前記イ
メージセンサ部１１ｂの出力段に接続されて、前記電圧
信号を入力し、これを一定の標本化周期でサンプルホー
ルドして出力するサンプルホールド回路１２、前記サン
プルホールドされた電圧信号を入力し、これを信号処理
する信号処理回路１３、前記信号処理回路１３の出力段
に接続されるディジタル信号処理部、エンコーダ回路１
７およびビデオ出力用の端子Ｃを含む。

【０００９】イメージセンサ部１１ｂの感度は、そこに
含まれる光電変換部の変換効率、該受光面積、該入射光
量、該電荷蓄積時間およびノイズ量に依存して決定され
る。そこで、撮像部において、高感度撮像が所望される
場合は、イメージセンサ部１１ｂの光電変換部における
電荷の蓄積時間を、標準撮像時の数倍に長くすればよい
と考えられる。しかし、光電変換部における電荷の蓄積
時間を長くすると、イメージセンサ部１１ｂから映像の
１フィールドごとに電荷を送出するができない。そこで
、電荷を送出できない分の映像信号を補完するために前
記ディジタル信号処理部が設けられる。このディジタル
信号処理部はフィールドメモリ１５を含み、前記メモリ
１５に関連してその前段にはＡ／Ｄ変換器１４が設けら
れ、前記メモリ１５の出力段にはＤ／Ａ変換器１６が設
けられる。前記Ｄ／Ａ変換器１６出力によるアナログ信
号は逐次エンコーダ回路１７に与えられる。詳細には、
高感度撮像時、信号処理回路１３から出力される映像信
号は、Ａ／Ｄ変換器１４を介してフィールドメモリ１５
に一時的にストアされる。前記フィールドメモリ１５に
は、１フィールド分の映像信号がストアされ、これを次
の１フィールド分の電荷がイメージセンサ部１１ｂから
送出されるまでの期間に、フィールドメモリ１５を読出
して高感度化を実現している。この映像信号高感度化処
理のためにディジタル信号処理部が設けられる。

【００１０】第８図（ａ）ないし（ｅ）は、前掲第７図
に示された撮像部の標準撮像動作状態ならびに高感度撮
像動作状態におけるイメージセンサ部１１ｂの電荷転送
パルスとセンサ部１１ｂの信号出力との関係を説明する
ための図である。

【００１１】次に、前掲第７図に示されたカメラ一体型
ビデオテープレコーダの撮像部における標準撮像動作状
態ならびに高感度撮像動作状態における、イメージセン
サ部１１ｂの電荷転送パルスとセンサ部１１ｂの信号出
力との関係について第６図、第７図および第８図（ａ）
ないし（ｅ）を参照して説明する。

【００１２】第８図（ａ）は、標準撮像動作状態におい
てイメージセンサ部１１ｂのトランスファゲート部７に
与えられるトランスファゲートパルスＴＧ１を示す。前
記トランスファゲートパルスＴＧ１は、イメージセンサ
部１１ｂの各受光部６に蓄積された信号電荷をＣＣＤ垂
直シフトレジスタ部８へ転送するためのゲートパルスで
ある。一般にＮＴＳＣ（Ｎａｔｉｏｎａｌ　　Ｔｅｌｅ
ｖｉｓｉｏｎＳｙｓｔｅｍ　　Ｃｏｍｍｉｔｔｅｅの略
）方式では、標準撮像動作状態において、トランスファ
ゲートパルスＴＧ１は１６．６ｍｓ（１／６０秒）の周
期で安定供給されており、この１６．６ｍｓはＮＴＳＣ
方式における１フィールド画面の表示期間に相当する。

【００１３】第８図（ｂ）は、前掲第８図（ａ）のトラ
ンスファゲートパルスＴＧ１のタイミングに応答して、
イメージセンサ部１１ｂのＣＣＤ水平シフトレジスタ部
９を介して出力されるセンサ出力信号Ｏ１を模式的に示
す。図示されるように、第８図（ａ）のトランスファゲ
ートパルスＴＧ１の出力周期に同期して、すなわち１６
．６ｍ秒ごとに新しい映像内容が、すなわちフィールド
画面の信号ｇ０ないしｇ８が順に出力されることがわか
る。つまり、周知のように１フレーム画面（１／３０秒
）はその信号内容が異なる２フィールド画面で構成され
るように、図示される通常撮像時は、１フレーム画面が
２フィールド画面で構成されているので、その解像度は
良好である。さて、この撮像部において高感度撮像が所
望された場合、前掲第７図に示されたディジタル信号処
理部が能動化されてイメージセンサ部１１ｂ出力による
信号は、第７図のフィールドメモリ１５を介してディジ
タル信号処理を受ける。

【００１４】第８図（ｃ）は、前述した標準撮像動作状
態における撮像時の感度を２倍の高感度に設定した場合
に、イメージセンサ１１ｂに供給されるトランスファゲ
ートパルスＴＧ２を示す。図示されるようにゲートパル
スＴＧ２は、第８図（ａ）に示された標準時のゲートパ
ルスＴＧ１の２倍（１６．６ｍｓ×２＝３３．２ｍｓ）
の周期で安定供給される。第８図（ｄ）には、前掲第８
図（ｃ）のトランスファゲートパルスＴＧ２の周期に同
期して、イメージセンサ部１１ｂのＣＣＤ水平シフトレ
ジスタ部９および出力アンプ部１０を介して出力される
センサ出力信号Ｏ２が模式的に示される。第８図（ｄ）
に示されるように、イメージセンサ部１１ｂの出力信号
Ｏ２は、ゲートパルスＴＧ２の周期に同期している。こ
のゲートパルスＴＧ２に同期して読出されたイメージセ
ンサ部１１ｂの出力信号Ｏ２は全画素信号（フィールド
画面の信号ｇ０ないしｇ５）を示す。ところが、イメー
ジセンサ部１１ｂの全受光部６の出力電荷信号の読出し
時間は、標準撮像時と同様に１６．６ｍｓのままである
。このままでは、端子Ｃを介して出力されるビデオ出力
が、本来１フレームにつき２フィールド画面で構成され
るべきところ、１フレームにつき１フィールド画面でし
か構成できなくなり、フリッカの多い極めて劣悪な画質
となる。そこで、たとえば、第８図（ｄ）のイメージセ
ンサ出力信号Ｏ２のフィールド画面の信号ｇ０を一旦、
フィールドメモリ１５にストアする。そして、このスト
アされたフィールド画面の信号ｇ０を前記メモリ１５か
ら連続して２回読出せば、第８図（ｅ）の出力信号ＭＯ
に示されるように１フレーム画面（１／３０秒期間）を
２フィールド画面（１／６０秒×２）で構成することが
可能となる。このとき得られる１フレーム画面は、イメ
ージセンサ部１１ｂにおける電荷蓄積期間が通常の２倍
であるフィールド画面から構成されるので、その撮像時
感度は２倍に向上することになる。

【００１５】以上のように、従来の高感度撮像時は、デ
ィジタルメモリ技術を用いて、イメージセンサ部１１ｂ
における電荷転送周期を長期化して、電荷蓄積時間を複
数倍に設定できるので、標準撮像時よりもその感度を複
数倍に向上させることが容易に可能となる。

【００１６】

【発明が解決しようとする課題】上述したようにＣＣＤ
イメージセンサなどを用いた従来の撮像装置における高
感度化は、ディジタルメモリ技術を利用して実現してい
たので、前掲第７図に示されるようにディジタルメモリ
であるフィールドメモリと、これに関連してＡ／Ｄ変換
器ならびにＤ／Ａ変換器が必要となった。そのため、該
撮像装置自体のコスト、消費電力ならびに該装置自体を
基板上に実装したときの実装面積などの増大を引起こす
という問題があった。

【００１７】さらに、上述したようにイメージセンサ部
における電荷蓄積時間を複数倍にして高感度化を図って
いるので、特に被写体像が動いている場合は、その表示
画像における動きはストロボ画のようになり、自然に連
続した動きを映出すことができず、画質の劣化を引起こ
すという問題もあった。

【００１８】それゆえに本願発明の目的は、高感度な撮
像をディジタル信号処理技術を不要にして実現すること
によって、装置自体のコスト低減、消費電力抑制ならび
に実装面積の縮小を図ることができるとともに、被写体
像が動画である場合、その自然な動きを画面表示するこ
とができる、撮像装置を提供することである。

【００１９】

【課題を解決するための手段】本発明に係る撮像装置は
、水平方向および垂直方向に沿ってマトリックス状に配
置された１つ以上の光電変換セルを有し、投影された被
写体の像を蓄積された電荷の形態に変換するための光電
変換セルアレイと、前記光電変換セルに蓄積された電荷
を所定方向に転送する転送手段とを備えた撮像装置であ
って、所望に応じて、前記転送手段による転送電荷を複
数光電変換セル分加算混合する電荷加算混合手段と、前
記電荷蓄積手段による蓄積電荷に応じた電圧に変換する
変換手段とを備えて構成される。

【００２０】また、本発明に係る撮像装置は、水平方向
および垂直方向に沿ってマトリックス状に配置された１
つ以上の光電変換セルを有し、投影された被写体の像を
蓄積された電荷の形態に変換するための光電変換セルア
レイと、前記光電変換セルに蓄積された電荷を所定方向
に転送する転送手段とを備えた撮像装置であって、前記
転送手段による転送電荷に応じた電圧に変換する転送電
荷／電圧変換手段と、所望に応じて、前記転送電荷／電
圧変換手段による電圧を複数光電変換セル分加算する加
算手段とを備えて構成される。

【００２１】

【作用】本発明に係る撮像装置は上述のように構成され
るので、所望に応じて標準撮像時の複数倍の高感度撮像
を実現することができる。つまり、前記電荷蓄積手段は
、高感度撮像の所望に応じて、前記転送手段による転送
電荷を複数光電変換セル分蓄積するように動作する。つまり、前記電荷蓄積手段は前記光電変換セルアレイの
各光電変換セルにおける面積を増大させるように作用す
るので、前記変換手段により得られる電圧信号からは、
感度向上した映像信号を得ることができる。

【００２２】また、前記加算手段は高感度撮像の所望に
応じて、前記転送電荷／電圧変換手段によって得られた
電圧を前記複数光電変換セル分加算するように動作する
。つまり、加算手段は、前記電圧信号を加算するために
ノイズ成分を複数分の１倍に減少させるように作用する
ので、前記加算手段により得られる電圧信号からは、実
質的に感度向上した映像信号を得ることができる。

【００２３】

【実施例】以下、本発明の一実施例について図面を参照
して詳細に説明する。

【００２４】なお、本実施例のイメージセンサ部として
は２次元に配列されたフォトダイオードの各画素に生じ
た電荷を、ＣＣＤ伝送路を順次経由して出力するような
ＣＣＤ型固体撮像素子を使用したセンサ部について説明
するが、撮像素子はこれに限定されず、電荷の転送にＭ
ＯＳトランジスタを用いたＭＯＳ型固体撮像素子であっ
てもよい。また、本実施例では、２次元のイメージセン
サ部を想定しているが、このイメージセンサ部は１次元
のイメージセンサ部であっても同様に適用可能である。

【００２５】第１図は、本発明の一実施例によるＣＣＤ
型のイメージセンサ部１１ａに適用される出力アンプ部
１０ａの概略構成を示す図である。

【００２６】なお、本実施例に適用されるＣＣＤ型２次
元イメージセンサの基本的構成およびその動作は前述し
たとおりなので、その詳細な説明は省略する。

【００２７】図示される出力アンプ部１０ａは、半導体
チップ上に前述した第６図の回路と一体的に構成され、
特別な回路として新たに準備されるものではない。現在
、広く普及しているビデオカメラのほとんどが、このＣ
ＣＤ型２次元イメージセンサを搭載しているのは、この
高性能なオンチップの出力アンプ部１０ａが実現された
ことによるもので、このアンプ部１０ａの駆動方式はそ
の点でも重要である。

【００２８】第１図に示される出力アンプ部１０ａは、
前述したＣＣＤ水平シフトレジスタ部９の出力段に接続
され、与えられる画素信号（電荷）を電圧信号に変換し
ながら増幅して、次段のサンプルホールド回路１２に与
えるように構成される。詳細には、出力アンプ部１０ａ
は、トランジスタＴ１ないしＴ５および容量Ｃｓを含む
。前記トランジスタＴ１のドレイン側には、端子ＲＤを
介して電源電圧ＶＲＤが供給され、そのゲート側には端
子Ａを介してリセットパルスＦＲ（ＦＲ１）が印加され
る。前記リセットパルスＦＲは、通常の標準撮像時にお
いて与えられ、前記リセットパルスＦＲ１は、高感度撮
像時において与えられる。このリセットパルスＦＲ（Ｆ
Ｒ１）の印加に応答して、トランジスタＴ１は導通され
、応じてそのソース側に接続される前記容量Ｃｓはドレ
イン側電源電圧ＶＲＤによって初期化（クリア）される
。また、前記容量ＣｓはトランジスタＴ２のゲート側に
接続されるゲート容量でもあり、その容量は極めて小さ
いので、トランジスタＴ２のゲート側に生じる電圧は大
きな電圧として得られる。トランジスタＴ２はソースホ
ロワ回路であり、そのゲンイは０．８ないし０．９と大
きいので、ほぼこのゲート電圧値に等しい電圧が端子Ｂ
から出力信号ＯＳ（ＯＳ１）として出力される。また、
トランジスタＴ２ないしＴ５で構成される増幅回路は、
トランジスタＴ２のゲート側に接続される回路部と、端
子Ｂ側に接続される回路部とのインピーダンスを整合す
るように設けられる。

【００２９】なお、前記出力信号ＯＳは、通常の標準撮
像時において得られ、前記出力信号ＯＳ１は、高感度撮
像時において得られるイメージセンサ部１１ａの出力信
号である。

【００３０】次に、この出力アンプ部１０ａの動作につ
いて説明する。ＣＣＤ水平シフトレジスタ部９は、たと
えば駆動パルスＦＨ１およびＦＨ２が供給される２相駆
動方式によりＣＣＤ垂直シフトレジスタ部８からパラレ
ル転送されてきた画素信号（電荷）を、水平方向にシリ
アル転送して、出力アンプ部１０ａに与える。出力アン
プ部１０ａにおいては、転送されてきた前記画素信号（
電荷）は、まず容量Ｃｓに蓄積されて逐次電圧信号に変
換される。この容量Ｃｓによって得られる電圧信号は、
トランジスタＴ２のゲート電圧となって、以降の増幅回
路（トランジスタＴ２ないしＴ５を含む）を介して端子
Ｂから出力信号ＯＳ（ＯＳ１）として次段のサンプルホ
ールド回路１２に与えられる。

【００３１】ところで、イメージセンサ部１１ａのＣＣ
Ｄ水平シフトレジスタ部９の電荷転送路を介して運ばれ
てきた画素信号（電荷）は、放っておくと、トランジス
タＴ２のゲート側に次々に蓄えられ、やがて飽和する。これを解消するためにリセットパルスＦＲ（ＦＲ１）が
トランジスタＴ１のゲート側に印加される。つまり、各
画素ごとの電荷が出力アンプ部１０ａに与えられ、１画
素期間経過した後に、リセットパルスＦＲ（ＦＲ１）を
端子Ａを介してトランジスタＴ１のゲート側に与える。これによりトランジスタＴ１が導通させられて、容量Ｃ
ｓの電圧変化分はクリアされて電源電圧ＶＲＤに強制的
にリセットされるので、順次新しい出力信号ＯＳ（ＯＳ
１）が端子Ｂを介して出力される。したがって、リセッ
トパルスＦＲ（ＦＲ１）の周期により該イメージセンサ
部１１ａにおける各画素電荷の分離および加算を制御で
きるので、外部入力によって切換制御されるリセットパ
ルス（ＦＲまたはＦＲ１）の周期によって撮像時の感度
調整を図ることが可能となる。

【００３２】第２図（ａ）ないし（ｅ）は、前掲第１図
に示された出力アンプ部１０ａの標準撮像動作状態時お
よび高感度撮像動作状態時における各出力信号波形と出
力信号量とを模式的に示す図である。

【００３３】次に、第１図および第２図（ａ）ないし（
ｅ）を参照して、出力アンプ部１０ａの標準撮像動作状
態時および高感度撮像動作状態時のそれぞれの動作を説
明する。

【００３４】まず、標準撮像動作状態時について説明す
る。標準撮像動作状態時、イメージセンサ部１１ａにお
いて光電変換された被写体像の各画素信号（電荷）は、
１／６０秒ごとにトランスファゲート部７を介して垂直
シフトレジスタ部８に読出されて、さらに水平シフトレ
ジスタ部９に垂直転送され、水平シフトレジスタ部９は
水平駆動パルスＦＨ１と図示されないＦＨ２とペアにな
った２相駆動方式により画素信号を水平方向にシリアル
転送する。前記ＣＣＤ水平シフトレジスタ部９から出力
された画素信号は、まず出力アンプ部１０ａのトランジ
スタＴ２のゲート側容量Ｃｓに蓄積されることにより、
電圧信号に逐次変換される。この電圧信号レベル（トラ
ンジスタＴ２のゲート電圧側レベル）は、以降に接続さ
れるトランジスタ群により増幅処理されて負極性の出力
信号ＯＳとして端子Ｂを介して次段に接続されたサンプ
ルホールド回路１２に与えられる。

【００３５】さて、容量Ｃｓでは、順次入力される画素
信号（電荷）が混合しないように、外部入力によって第
２図（ｂ）のリセットパルスＦＲを端子Ａを介して与え
る。前記パルスＦＲは、次の画素信号が容量Ｃｓに入力
される前に、トランジスタＴ１のゲート側に印加される
ようにして、トランジスタＴ１をパルスＦＲの周期に同
期して導通させ、容量Ｃｓを電圧ＶＲＤによって初期化
する。端子Ｂから得られる第２図（ｃ）の出力信号ＯＳ
は、第２図（ａ）の水平駆動パルスＦＨ１の周期および
リセットパルスＦＲの周期ｔ１に同期して得られる。し
たがって、周期ｔ１を１画素の周期に設定することによ
り、従来の標準撮像動作時と同様の画質を得ることがで
きる。

【００３６】次に、高感度撮像動作状態時について説明
する。高感度動作撮像状態時、イメージセンサ部１１ａ
において光電変換された被写体像による、画素信号（電
荷）は、標準撮像動作状態時と同様にして、水平駆動パ
ルスＦＨ１およびＦＨ２により転送されＣＣＤ水平シフ
トレジスタ部９を介して容量Ｃｓに蓄えられる。このと
き、端子Ａを介して与えられるリセットパルスは外部入
力によりパルスＦＲ１側に切換えられる。リセットパル
スＦＲ１は、第２図（ｄ）に示されるように標準撮像動
作時のリセットパルスＦＲの周期ｔ１の２倍に相当する
周期ｔ２を有するので、容量Ｃｓを電源電圧ＶＲＤに初
期化する周期は標準撮像動作時の２倍に設定される。し
たがって、容量ＣｓにはリセットパルスＦＲ１の周期に
同期して、２画素信号分の電荷が蓄積されるので、トラ
ンジスタＴ２のゲート側電圧、すなわち出力端子Ｂから
は第２図（ｅ）に示されるように第２図（ｃ）の出力信
号ＯＳの２倍に相当する負極性の出力信号ＯＳ１が得ら
れる。したがって、画素信号の数に関しては、信号ＯＳ
１は信号ＯＳの１／２倍となるので、高感度撮像時その
解像度は１／２倍となるが、容量Ｃｓにおける画素信号
の蓄積時間に関しては標準撮像動作時の２倍となるので
、その撮像感度は２倍に向上する。

【００３７】なお、本実施例では、リセットパルスＦＲ
１の周期を標準撮像動作時の２倍に設定して、標準撮像
動作時の２倍の感度を得るようにしているが、より高感
度を望むのならば、リセットパルスＦＲ１の周期をリセ
ットパルスＦＲのそれの３倍以上に設定してもよい。

【００３８】以上のように、本実施例による出力アンプ
部１０ａの駆動方式によれば、リセットパルスＦＲ１の
周期を標準撮像動作時のリセットパルスＦＲのそれの複
数倍となるように調整するだけで、通常の撮像動作状態
から高感度な撮像動作状態へと容易に移行できる。

【００３９】第３図は、本発明の一実施例による２次元
イメージセンサ部１１ａが搭載されたカメラ一体型ビデ
オテープレコーダの撮像部の概略構成図である。

【００４０】図示されるように、本発明の一実施例によ
る撮像部は、第６図に示されたようなデジタル信号処理
部は不要となるので、回路構成が容易となり、そのメン
テナンス性は向上する。また、従来はディジタルメモリ
技術を採用して、画像の補完による高感度化を実現して
いたが、前述した本実施例の撮像部における高感度化処
理は、ディジタル信号処理技術による画像の補完による
ものではないので、動画像撮影においても、その被写体
像の動作は自然な連続性を有する。

【００４１】さらに、被写体照度に応じてリセットパル
スＦＲおよびＦＲ１を選択的に与えるようにすれば、暗
い場所では明るくノイズの少ない高感度の映像が得られ
、明るい場所では高解像度（鮮鋭度）が得られるという
ように自動的に使い分けできる。

【００４２】なお、上述の容量Ｃｓにおいては、高感度
撮影時ＣＣＤ水平シフトレジスタ部９からの画素信号が
加算混合されて２倍となり、そのノイズ成分については
、加算混合された信号についてその相関性はないことか
ら２１／２倍に低減される。したがって、全体としては
２×１／２１／２　倍、すなわち感度は２倍に向上する
。

【００４３】次に、他の実施例について説明する。上述
した撮像時の感度向上処理は、２次元イメージセンサ部
１１ａの出力アンプ部１０ａにおける各画素電荷の分離
および加算の制御により実現するものであったが、次の
ように出力アンプ部１０ａが出力する電圧信号を入力し
、応じて加算ならびに増幅処理をして感度向上させるこ
ともできる。

【００４４】第４図は、本発明の他の実施例による撮像
部の概略構成図である。図示される撮像部は、前掲第３
図に示された撮像部のサンプルホールド回路１２をサン
プルホールド回路群１８および加算増幅回路１９で代替
えしている。その他の構成は前掲第３図の撮像部と同様
である。

【００４５】前記サンプルホールド回路群１８は、並列
に接続された第１および第２サンプルホールド回路１２
ａおよび１２ｂを含んで構成される。高感度撮像時、前
記第１サンプルホールド回路１２ａはサンプリングパル
スＳＰ１に同期して、前段の出力アンプ部１０ａから与
えられる出力信号ＯＳをサンプリングしてホールドし、
次段の加算増幅回路１９にサンプルホールド信号ＳＨ１
として出力する。同様に、前記サンプルホールド回路１
２ｂは前記サンプリングパルスＳＰ１と同周期でかつ前
記パルスＳＰ１よりも１／２周期のずれを有したサンプ
リングパルスＳＰ２に同期して、与えられる出力信号Ｏ
Ｓをサンプリングしてホールドし、次段の加算増幅回路
１９にサンプルホールド信号ＳＨ２として出力する。加
算増幅回路１９は、前段から与えられるサンプルホール
ド信号ＳＨ１およびＳＨ２を加算し増幅した後、加算増
幅信号Ｓｉｇを、次段の信号処理回路１３に与えるよう
に動作する。前記加算処理時、前記信号ＳＨ１およびＳ
Ｈ２に含まれるノイズには相関性がないので、加算して
得られた信号については、そのノイズ成分は１／２１／
２　倍に減少するが、増幅回路で２１／２　倍に増幅す
ることによって、ノイズ成分は元に戻り、信号は２１／
２　倍に増幅された信号Ｓｉｇとなる。すなわち、サン
プルホールド回路群１８および加算増幅回路１９による
出力信号ＯＳ（電圧信号）の加算増幅処理により、撮像
時における高感度化が実現される。

【００４６】第５図（ａ）ないし（ｆ）は、前掲第４図
に示された撮像部における各回路の入出力信号の波形を
示す概略図である。

【００４７】次に、前掲第４図に示された撮像部の高感
度撮像時の動作について第４図ならびに第５図（ａ）な
いし（ｆ）を参照して説明する。

【００４８】第１図に示されたイメージセンサ部１１ａ
では端子Ａを介してリセットパルスＦＲが与えられてい
ると想定する。イメージセンサ部１１ａの出力アンプ部
１０ａは、１画素信号ごとに負極性の電圧レベルを有す
る出力信号ＯＳを次段のサンプルホールド回路群１８に
与える。前記出力信号ＯＳは、第５図（ａ）に示される
ような波形を有し、波線で示される負極性の信号■ない
し■が逐次、第１および第２サンプルホールド回路１２
ａおよび１２ｂに同時に与えられる。サンプルホールド
回路１２ａは、第５図（ｂ）に示されるようなサンプリ
ングパルスＳＰ１に同期して、前記信号ＯＳをサンプリ
ングしホールドする。したがって、サンプルホールド信
号ＳＨ１は前記パルスＳＰ１に同期して第５図（ｃ）に
示されるように、信号■に続いて信号■そして信号■の
レベルを有して次段の加算増幅回路１９に与えられる。並行して、サンプルホールド回路１２ｂは、第５図（ｄ
）に示されるようなサンプリングパルスＳＰ２に同期し
て、前記信号ＯＳをサンプリングしホールドする。前記パルスＳＰ２の周期は前記パルスＳＰ１と同一であ
るが、前記パルスＳＰ１よりも半周期ずれた信号なので
、サンプルホールド信号ＳＨ２は、サンプリングパルス
ＳＰ２に同期して第５図（ｅ）に示されるように信号■
に続いて信号■のレベルを有して次段の加算増幅回路１
９に与えられる。加算増幅回路１９は、前記信号ＳＨ１
およびＳＨ２を入力し、応じて両信号を加算増幅処理す
るので、第５図（ｆ）に示されるように加算増幅信号Ｓ
ｉｇにおいてはその成分が順に（■＋■）、（■＋■）
、（■＋■）そして（■＋■）と導出される。加算増幅
回路１９における加算処理により、加算増幅信号Ｓｉｇ
においては、そのノイズ成分は２倍にならず、１／２１
／２　倍に減少する。これは、加算処理されるべきサン
プルホールド信号ＳＨ１およびＳＨ２について、そのノ
イズに相関性がないことに起因する。また、前記信号Ｓ
ｉｇの信号レベルについては信号■と信号■とが加算さ
れた信号（■＋■）であっても、その信号レベルは信号
■または信号■のレベルに等しく、単純に２倍とはなら
ない。したがって、前述のノイズ成分についての１／２
１／２　が作用している分、増幅処理において２１／２
　倍に増幅してノイズ成分を回復させる。これによって
信号自体は２１／２　倍に大きくなる。すなわち、撮像
時の感度向上の決定要因であるノイズ量をそのままにし
、入射光量を増大させるように作用して高感度化を実現
する。

【００４９】以上のように、出力アンプ部１０ａの、容
量Ｃｓを用いて複数画素分の電荷を加算混合して感度向
上を図る方法と、サンプルホールド回路群１８および加
算増幅回路１９による複数画素分の電圧信号を加算して
感度向上させる方法とを、同一の撮像装置に搭載するよ
うにして、所望に応じて前記方法のいずれか一方に切換
えて高感度撮像をするようにしてもよい。

【００５０】

【発明の効果】本発明における撮像装置によれば、光電
変換セルアレイの水平方向に並んだ画素（光電変換セル
）の信号を独立して処理しているので、解像度を劣化さ
せることなく、高感度撮像動作を行なわせることができ
る。一般に固体撮像素子の高感度化と高解像度化は、表
裏の関係にあり１台の撮像装置でその両方の性能を備え
ることは非常に困難であった。すなわち、一定面積の受
光領域で画素数を増加させると、１画素分の面積が小さ
くなる結果、感度は低下するが、高解像度化を図ること
ができる。逆に、画素数を減少させると１画素分の面積
が大きくなる結果、感度は向上するが、その解像度は劣
化するというものである。また撮像装置は、撮像条件が
明るい場所では、解像度や鮮鋭度が要求されるが、逆に
撮像条件が暗い場所では、解像度よりむしろ明るくノイ
ズの少ない、すなわち感度向上した映像が要求される。本発明による撮像装置によれば、通常撮像時、光電変換
セルアレイの水平方向に並んだ光電変換セルの信号を独
立して処理することで解像度を一定に保持することがで
きるという効果がある。また、前記効果に併せて、高感
度撮像が所望された場合、電荷加算混合手段は前記転送
手段による転送電荷を複数光電変換セル分加算混合する
ように動作して、各光電変換セルにおける面積を増大さ
せるように作用するので、変換手段によって得られる電
圧信号からは感度向上した映像信号を得るとができると
いう効果がある。

【００５１】また、高感度撮像の所望に応じて、加算手
段は転送電荷／電圧変換手段による電圧を複数光電変換
セル分加算するように動作するので、各光電変換セルに
おける入射光量が複数倍となるように作用して、この加
算手段により加算された電圧信号からは感度向上した映
像信号を得ることができるという効果がある。すなわち
、本発明による撮像装置によれば、前述したように表裏
１体の関係にある撮像時の高感度化と解像度の保持を、
１台の撮像装置で実現できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例によるＣＣＤ型のイメージセ
ンサ部に適用される出力アンプ部の概略構成を示す図で
ある。

【図２】（ａ）ないし（ｅ）は第１図に示された出力ア
ンプ部の標準撮像動作状態時および高感度撮像動作状態
時における各出力信号波形と出力信号量とを模式的に示
す図である。

【図３】本発明の一実施例による２次元イメージセンサ
部が搭載されたカメラ一体型ビデオテープレコーダの撮
像部の概略構成図である。

【図４】本発明の他の実施例による撮像部の概略構成図
である。

【図５】（ａ）ないし（ｆ）は第４図に示された撮像部
における各回路の入出力信号の波形を示す概略図である
。

【図６】従来および本発明の一実施例に適用される２次
元のＣＣＤイメージセンサの概略構成図である。

【図７】第６図に示されたイメージセンサ部を含んで構
成される従来のカメラ一体型ビデオテープレコーダの撮
像部の概略ブロック図である。

【図８】（ａ）ないし（ｅ）は第７図に示された撮像部
の標準撮像動作状態ならびに高感度撮像動作状態におけ
るイメージセンサ部の電荷転送パルスとセンサ部の信号
出力との関係を説明するための図である。

【符号の説明】

図において６は受光部、７はトランスファゲート部、８
はＣＣＤ垂直シフトレジスタ部、９はＣＣＤ水平シフト
レジスタ部、１０は出力アンプ部、１１、１１ａおよび
１１ｂはイメージセンサ部、ＦＲおよびＦＲ１はリセッ
トパルス、Ｃｓは容量、ＯＳおよびＯＳ１は出力信号、
１２ａおよび１２ｂは第１および第２サンプルホールド
回路、１８はサンプルホールド回路群、１９は加算増幅
回路、ＳＨ１およびＳＨ２はサンプルホールド信号、Ｓ
ｉｇは加算増幅信号、ＳＰ１およびＳＰ２はサンプリン
グパルスである。なお、各図中、同一符号は同一または
相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】　　水平方向および垂直方向に沿ってマト
リックス状に配置された１つ以上の光電変換セルを有し
、投影された被写体の像を蓄積された電荷の形態に変換
するための光電変換セルアレイと、前記光電変換セルに
蓄積された電荷を所定方向に転送する転送手段とを備え
た撮像装置であって、所望に応じて、前記転送手段によ
る転送電荷を複数光電変換セル分加算混合する電荷加算
混合手段と、前記電荷蓄積手段による蓄積電荷に応じた
電圧に変換する変換手段とを備えた、撮像装置。
【請求項２】　　水平方向および垂直方向に沿ってマト
リックス状に配置された１つ以上の光電変換セルを有し
、投影された被写体の像を蓄積された電荷の形態に変換
するための光電変換セルアレイと、前記光電変換セルに
蓄積された電荷を所定方向に転送する転送手段とを備え
た撮像装置であって、前記転送手段による転送電荷に応
じた電圧に変換する転送電荷／電圧変換手段と、所望に
応じて、前記転送電荷／電圧変換手段による電圧を複数
光電変換セル分加算する加算手段とを備えた、撮像装置
。