JPH0265380A - 撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子シャッタ機能を有する撮像装置に関する。

〔従来の技術〕

近年、ＦＧＡ　（フローティング・ゲート・アレイ）型
のエリア・センサが提案されている。第２図はその構成
ブロック図を示す、、１０は多数の光電変換セルＩＯＣ
がマトリクス状に位置する光電変換部であり、１０■は
垂直アドレスを指定する垂直アドレス線、ＩＯ３は、垂
直アドレス線１０Ｖで指定される行の光電変換セルの信
号を読み出す信号続出線である。１２は、光電変換部１
０の光電変換信号をリセットするリセット回路、Ｉ４は
クランプ回路、１６はライン・メモリ、１８は、ライン
・メモリ１６の記憶値を水平方向に順番に読み出すため
の出力信号線、２０はライン・メモリ１６から読み出す
べき記憶位置を指定する水平続出用のシフト・レジスタ
、２２は、当該シフト・レジスタ２０の出力により開閉
されるスイッチ、２４は高入力インピーダンスの出力バ
ッファ、２６は出力端子である。

２８は、光電変換部１０の垂直アドレス線１０■を選択
的に起動するアドレス・デコーダ、３０は、垂直アドレ
ス・データＤＶＡに従い、アドレス・デコーダ２８が起
動する垂直アドレス線を指定するデコーダ駆動回路であ
る。アドレス・デコーダ２８は、続出やリセットを行う
行の垂直アドレス線１０ｖにφイを印加し、他の垂直ア
ドレス綿１０ｖにφ、を印加する。３２は結合用コンデ
ンサである。

１２Ｔはリセット用ＦＥＴ、１４Ｔはクランプ用ＰＥＴ
、１６Ｔはクランプ回路１４の出力をライン・メモリ１
６に読み込むためのスインチング用ＦＥＴ、１６Ｍはメ
モリ用コンデンサである。φ。はりセット回路１２のリ
セット用ＦＥＴ１２Ｔを制御するリセット・パルス、■
えはクランプ電圧、φ、はクランプ・パルス、φ、Ｈは
ＦＥＴ１６Ｔの開閉を制御するサンプル・ホールド用ク
ロック、５ＴＡＴＨはシフト・レジスタ２０を起動する
起動パルス、φ、はシフト・レジスタ２０に対するシフ
ト・パルスである。

ライン・メモリ１６及びクランプ回路１４の部分は外光
から遮蔽されている。

光電変換セル１０Ｃの構成を第３図に、その動作タイン
グを第４図に示す。３４はクロックφ８゜φＬのパルス
源であり、第２図のアドレス・デコーダ２８に相当する
。、３６は受光素子としてのＮチャンネルのジャンクシ
ョンＦＥＴであり、そのゲートＧはフローティングにな
っており、コンデンサ３８を介して垂直アドレス線１０
Ｖに接続する。

ＦＥＴ３６のドレインＤは直流電源ＶＤＤに接続し、そ
のソースＳは、リセット回路１２のリセット用ＦＥＴ１
２Ｔに接続する。ＦＥＴ３６のソースＳが信号読出線１
０Ｓに接続する。第４図に示す時刻ＬＩ。

１２間にパルス源３４により垂直アドレス線１０■がＨ
になると、ＰＥ７３６のゲート・ドレイン接合が順方向
にバイアスされ、コンデンサ３８がプリチャージされる
。その後、もしもＦＥＴ３６のゲート領域に光が入射し
ていなければ、第４図のｔ２ｔ１間ではＦＦ！Ｔ３６の
ゲートはフルに逆バイアスされた状態のままとなる（第
４図の点ｗＡ）。ゲート領域に光が入射している場合に
は、光励起された電荷により、徐々にコンデンサ３８が
放電し、ゲート電位が上昇する（第４図の実線）　、　
ＰＥ７３６のソース電位はゲート電位に追従して変化す
るので、信号続出線１０Ｓでは入射光強度に応じた電圧
が得られる。

第５図は第２図の撮像装置の撮像駆動タイミングを示す
。水平ブランキング信号ＨＢＬＫにより水平ブランキン
グ期間が始まり、時刻１．には垂直アドレスＤＶＡがデ
コーダ駆動回路３０に印加される。

これにより、φ８が順次指定の垂直アドレス線１０■に
、φ、が他の垂直アドレス線１０Ｖに印加される。時刻
ｔ１でφ、がＬレベルになると、連係する光電変換セル
ＩＯＣのＰＥ７３６は全てオフになるので、指定の垂直
アドレス線１０■に接続する光電変換セルＩＯＣの信号
のみが信号続出線１０Ｓに読み出される。（、〜ｔ２間
ではクランプ・パルスφ。がＨであり、サンプル・ホー
ルド・パルスφ、ＨがＨになっているので、ライン・メ
モリ１６のコンデンサ１６Ｍは基準電位■、にリセット
される。クランプ用ＦＢＴ１４Ｔはｔ、で開放される。

Ｌ４〜Ｌ３間でクロックφ、がＨになるとコンデンサ３
８はプリチャージされるが、その際、結合コンデンサ３
２に現れる電圧は光電変換セルＩＯＣにおける光励起電
圧による電荷量に比例した電圧になる。結合コンデンサ
３２のこの電圧は、ｔ６〜ｔ。

でφＳＨをＨにすることによって、コンデンサ１６Ｍに
転送され、記憶される。

ｔ、〜Ｌ、では、蓄積時間制御のためのリセット動作を
行っている。リセットする垂直ライン・アドレスをｔ、
に指定し、ｔ、。〜ｔｌ＋で指定ラインの電荷をリセッ
トする。リセット動作から次にそのラインの信号を読み
出すまでの時間が、電荷蓄積時間になる。時刻ｔ１３以
後に水平シフト・レジスタ２０をシフト・パルスφ、で
駆動することにより、コンデンサ１６Ｍの記憶信号が順
次、出力信号線１８上に転送され、バッファ２４を介し
て出力端子２６に出力される。

〔発明が解決しようとする課題〕

他方、最近、電子スチル・カメラが商用化されるにいた
り、そのカメラ部にも、上記ＦＧＡ型エリア・センサの
ような撮像装置が使われるようになってきた。電子スチ
ル・カメラでは、記録画像の画質を高めるために、画像
信号のフレーム記録が可能であるが、上記の如き撮像装
置の出力を奇フィールド及び偶フィールドとして磁気デ
ィスクに記録する場合には、奇フィールドの光電変換時
点と偶フィールドの光電変換時点とが１／６０秒ずれて
いるので、動く被写体の場合には、画像がフィールド毎
にぶれてしまい、結局、良好なフレーム画が得られない
。

そこで本発明は、動きのある被写体に対してもブレの少
ないフレーム静止画を得ることのできる撮像装置を提示
することを目的とする。

〔課題を解決するための手段〕

本発明に係る撮像装置は、光電変換部の光電変換信号を
ライン単位に一旦メモリ手段に転送し、当該メモリ手段
の記憶信号を順次、出力信号線に転送する撮像装置であ
って、当該メモリ手段が、当該光電変換部の全光電変換
信号を記憶可能なフレーム・メモリであることを特徴と
する。

〔作用〕

上記メモリ手段がフレーム・メモリであり、光電変換部
の光電変換信号を全部、−旦当該フレーム・メモリに格
納することにより、奇フィールドと偶フィールドとで、
逼影時刻差が実質的には生じないようにできる。従って
、動きのある被写体に対しても、ブレの少ないフレーム
静止画を得ることができる。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例の構成ブロック図を示す。第
２図と同じ構成要素には同じ符号を付しである。１５は
１フレ一ム分の記憶容量を持つフレーム・メモリであり
、第２図のライン・メモリ１６に代わるものである。１
５Ｔはクランプ回路１４の出力をフレーム・メモリ１５
に読み込むためのスイッチング用ＦＥＴ、１５Ｍはメモ
リ用コンデンサ、１５Ｎはメモリ用コンデンサ１５Ｍの
書込及び続出用ＦＥＴである。メモリ用コンデンサ１５
Ｍは光電変換部１０の光電変換セルに対応して配備され
ており、垂直シフト・レジスタ１５Ｓが書込又は読出を
行うコンデンサ１５Ｍを指定する。

５ＴＡＴＶは垂直シフト・レジスタ１５Ｓを起動する起
動パルス、φ７は垂直シフト・レジスタ１５Ｖに対する
シフト・パルスである。フレーム・メモリ１６及びクラ
ンプ回路１４の部分は外光から遮蔽されている。

第１図の撮像装置では、電源立ち上げ時に５ＴＡＴＶパ
ルスを垂直シフト・レジスタ１５Ｓに印加し、その後、
クロックφ９を印加しなければ、フレーム・メモリ１５
の第１行のみが有効に作用する状態になる。つまり、フ
レーム・メモリ１５はライン・メモリ１６として機能す
る。この状態では、光電変換部１０からの行単位の光電
変換信号はクランプ回路１４を介して当該フレーム・メ
モリ１６　（の第１行のメモリ・セル）に−時記憶され
、水平シフト・レジスタ２０の作用下に、水平続出線１
８上に順次読み出される。本明細書では、この動作をム
ービー・モードと呼ぶ。

第６図は上述のフレーム静止画記録を行う場合の奇フイ
ールド信号及び偶フイールド信号を得る動作のシーケン
スを示す。先ず、光電変換セル１０Ｃの電荷をクリアす
るクリア走査が先行して開始される。クリアの終わった
ラインの光電変換セルＩＯＣでは入射光量に基づく電荷
の蓄積が開始され、所定の蓄積時間が経過すると、メモ
リ走査が開始される。このメモリ走査では、全光電変換
セル１０Ｃの蓄積電荷がフレーム・メモリ１５に転送さ
れ、そして、フレーム・メモリ１６−から奇フィールド
の続出走査、続いて偶フィールドの続出走査が行われる
。この動作モードでは、各行の蓄積時刻が連続的に変化
し、従来例のように行毎に１７６０秒の蓄積時刻差が生
じないので、動きのある被写体についても、ブレの無い
静止画像を得ることができる。この動作モードをスチル
・モードと呼ぶ。

第７Ａ図はクリア走査における第１図の撮像素子の駆動
タイミングを示す。クリア・パルスφＣをＨにしておき
、クリアするラインのアドレスを垂直アドレスＤｖＡに
セットし、φＨをＨにすることによって、指定ラインの
全光電変換セルＩＯＣの電荷がクリアされる。

第７Ｂ図はメモリ走査開始付近での第１図の撮像素子の
駆動タイミングを示す。なお、図示時点では未だクリア
走査が完了していないので、クリア走査とメモリ走査が
交互して行われる。ｔｔにＳＴＡＴＶパルスを印加する
と、垂直シフト・レジスタ１５Ｓは、フレーム・メモリ
１５は第１行を指す値にリセットされ、垂直アドレス・
ライン１５Ａにより第１行目のスイッチ・トランジスタ
１５Ｎが閉成される。これにより、ｔ４〜ｔ３間で、光
電変換部１０の第１行目の光電変換セルＩＯＣの蓄積電
荷が、フレーム・メモリ１５の第１行目のコンデンサ１
５Ｍに転送される。ｔ、以後、ａ７．！　ラインのクリ
アを行っている間に、垂直シフト・レジスタ１５Ｓに駆
動クロックφ９を印加し、垂直シフト・レジスタ１５Ｓ
をシフトさせる。これにより、フレーム・メモリ１５の
第２行目のスイッチ・トランジスタ１５Ｎがオンになり
、光電変換部１０の第２行目のセル１０Ｃの信号がフレ
ーム・メモリ１５の第２行目のコンデンサ１５Ｍに転送
される。このような動作を順次行うことにより、クリア
走査とメモリ走査を交互に行う。

第７Ｃ図は、クリア走査が終了し、メモリ走査のみを状
態での駆動タイミングを示す。各ラインの蓄積時間を一
定に保つために、メモリ走査の走査速度は、クリア走査
の走査速度と等しくなっている。ｔ、でメモリ走査は終
了する。

第７Ｄ図は奇（ＯＤＤ）フィールドの続出走査タイミン
グを示す。５ＴＡＴＶパルスの印加により、垂直シフト
・レジスタ１５Ｓがリセットされ、フレーム・メモリ１
５の第１行目のコンデンサ１５Ｍの信号が続出可能にな
り、５ＴＡＴＨパルス及び駆動パルスφ、を水平読出シ
フト・レジスタ２０に印加することにより、出力端子２
６から順次出力される。次に垂直シフト・レジスタ１５
Ｓに駆動パルスφ、を２個印加し、フレーム・メモリ１
５の第３行目の記憶値を続出可能にし、水平続出シフト
・レジスタ２０により順次読み出す。このようにして、
フレーム・メモリ１５の奇数行目の記憶値が読み出され
、出力端子２６から出力される。

第７Ｅ図は偶（ＥＶＥＮ）フィールドの続出の走査タイ
ミングを示す。５ＴＡＴＶパルスにより垂直シフト・レ
ジスタ１５Ｓをリセットした後に、φ９を１個印加して
、フレーム・メモリ１５の第２行目の記憶値をアドレス
するようにする。その状態で、５ＴＡＴＩ（パルス及び
駆動パルスφ、を水平読出シフト・レジスタ２０に印加
し、水平方向に順次続出走査し、出力端子２６から順次
出力する。次に、垂直シフト・レジスタ１５３に駆動パ
ルスφ９を２個印加し、フレーム・メモリ１５の第４行
目の記憶値を続出可能にし、水平続出シフト・レジスタ
２０により順次読み出す。このようにして、フレーム・
メモリ１５の偶数行目の記憶値が読み出され、出力端子
２６から出力される。

この奇フィールド及び偶フィールドの続出走査の間、φ
、ＨをＬにしておくことにより、光電変換部ｌＯとフレ
ーム・メモリ１５とは信号的に切り離されており、従っ
てフレーム・メモリ１５の記憶信号は光電変換部１０へ
の入射光の影響を受けない、また、バッファ２４は高入
力インピーダンスであるので、フレーム・メモリ１５か
らは非破壊的に何回でも読出しを行える。

第８図は第１図の機能を有する固体撮像素子を用いた画
像記録装置の構成ブロック図を示す、１１０は盪影レン
ズ、１１２は絞り、１１３は測光センサ、１１４は第１
図の固体撮像素子、１１６は撮像素子１１４の出力をビ
デオ信号に変換するためのビデオ信号処理回路、１１８
はモニタ回路、１２０は映像モニタ装置、１２２はＰＭ
変調回路、１２４は記録アンプ、１２６は奇フイールド
用スイッチ１２６Ａと偶フイールド用スイッチ１２６Ｂ
の２系統の信号路を具備する記録ゲート回路、１２８は
奇フィールドの記録トラックに信号を記録する磁気ヘッ
ド、１３０は偶フィールドの記録トランクに信号を記録
する磁気ヘッド、１３２は画像記録媒体としての磁気シ
ート、１３４は磁気シート１３２を回転させるモータ、
１３６はモータ１３４を制御するモータ駆動回路、１３
８はシステム全体を制御するシステム制御回路、１４０
は電源スィッチを兼用するスイッチ、１４２は記録を指
示する記録スイッチ、１４４は電源回路、１４６はシス
テムの各部に必要なりロック信号を供給するクロック発
生回路、１４８は撮像素子１２４を駆動する駆動回路、
１５０は絞り１１２を駆動する絞り駆動回路である。シ
ャツ−・レリーズの第１ストロークでスイッチ１４０が
閉成し、第２ストロークでスイッチ１４２が閉成するよ
うになっている。１５２はモータ１３４の回転が安定し
たことを示すモータ・サーボ・ロック信号である。

第９図は第８図の動作タイミングを示す。この実施例で
は、モータ１３４の回転の安定を待たずにシャフタ・レ
リーズ（より具体的には、スイッチ１４２を閉成）でき
る。シャッター・レリーズにより時刻【。でスイッチ１
４０が閉成されると、システムに電源が供給され、撮像
素子１１４の駆動が開始される０時刻ｔ、でスイッチ１
４２が閉成されるまでは、撮像素子１１４はムービー・
モードで駆動され、映像モニタ１２０には撮影画像が表
示されると共に、測光センサ１１３により測光が行われ
る。時刻ｔ、でスイッチ１４２が閉成されると、その時
点で測光値に基づき絞り値及び撮像素子１１４の電荷蓄
積時間が固定され、撮像素子１１４の駆動はスチル・モ
ードに切り換わる。クリア走査及びメモリ走査が完了し
た時点でモータ１３６の回転が安定していない場合、φ
、ＨはＬのままであり、フレーム・メモリ１６の読出走
査は行われず、待機状態になる。モータ１３６の回転が
安定し、モータ・サーボ・ロック信号１５２がＨになる
と（時刻ｔ、）、奇フィールドの続出走査が行われると
同時に、ゲート・スイッチ１２６Ａが閉成され、磁気シ
ート１３２に信号が記録される。続いてｔ４〜ｔ、に偶
フィールドの続出走査が行われ、これと同時にゲート・
スイッチ１２６Ｂが閉成されて磁気シート１３２に信号
が記録される。

この実施例では、クリア走査及びメモリ走査をインター
レースで行っているので、奇フィールドと偶フィールド
とで隣合うライン間でも、ｌ／６０秒の時刻ズレは発生
しない。即ち、撮像素子１１４における電荷蓄積時刻が
、垂直方向に連続的にわずかづつずれていき、スチル・
カメラにおける縦走りのフォーカル・ブレーン・シャッ
タと同様の動作を実現できる。従って、動きのある被写
体に対してもプレの無いフレーム静止画像を得ることが
できる。また、撮影した静止画像は遮光されたフレーム
・メモリ１５に記憶され、光電変換部１０とは信号的に
絶縁されているので、モータ１３４の回転の安定を待た
ずに、逼りたい画像を撮影でき、レリーズのタイムラグ
を短縮できる。更には、光電変換部１０のクリア走査と
メモリ走査の速度は、従来例と異なり、ｌ水子期間に１
ライン・シフトする必要はなく、■ライン当たり５μｓ
程度にまで速めることができ、フォーカル・プレーン・
シャフタの走行時間に相当する時間は、５μ５Ｘ５００
ライン＝２．５ｍｓ程度であり、機械シャッタと同等又
はそれ以下になっている。従って、動きのある被写体の
変形を機械シャッタの場合と同程度又はそれ以下にする
ことができる。

第１０図はカラー化した場合の本発明の一実施例の構成
ブロック図を示す。本実施例では、各光電変換セルＩＯ
Ｃが１水平ライン毎に空間的に１８００位相をずらせた
、所謂補間配置になっており、各光電変換セルＩＯＣに
は第１１図ここ示すようにカラー・フィルタが配置され
ている。Ｒが赤フィルタ、Ｇが緑フィルタ、Ｂが青フィ
ルタである。フレーム・メモリ１５のメモリ用コンデン
サ１５Ｍも光電変換セルＩＯＣの補間配置に対応して配
置されている。１５Ｂは垂直シフト・レジスタ１５Ｓの
出力を、奇フィールド（０）又は偶フィールド（Ｅ）走
査に応じて切り換えるためのインターレース回路である
。奇フィールドを選択するときには、インターレース回
路１５Ｂの制御端子Ｅ１０にＬを入力し、偶フィールド
を選択するときにはＨを入力する。なお、この実施例で
は、垂直シフト・レジスタ１５３は第１図の場合に較べ
、半分の段数でよい。

また、各色の光電変換信号を読み出すために、３系統の
回路を具備し、１８Ｒ，１８Ｇ、１８Ｂは、フレーム・
メモリ１５０指定行の記憶値を順番に読み出す出力信号
線であり、それぞれＲ信号用、Ｇ信号用、Ｂ信号用であ
る。２ＯＲ，２０Ｇ。

２０Ｂはそれぞれ、フレーム・メモリ１５から読み出す
べき記憶値を指定する水平続出用のシフト・レジスタ、
２３は、当８亥シフト・レジスタ２０Ｒ，２０Ｇ、２０
Ｂの出力により開閉されるスイフチ、２４Ｒ，２４Ｇ、
２４Ｂは出力バノファ、２６Ａ、２６Ｂ、２６Ｃは出力
端子である。５ＴＡＴＨはシフト・レジスタ２０Ｒ，２
０Ｇ、２０Ｂを起動する起動パルス、φＳＡ、　　φｓ
ａ、　　φｓｃは、シフト・レジスタ２０Ｒ，２０Ｇ、
２０Ｂに対するシフト・パルスである。

２９は光電変換部１０の垂直アドレス線１０■の、隣接
する２本を同時に起動するアドレス・デコーダ、３１は
、垂直アドレス・データＤｖ＾に従い、アドレス・デコ
ーダ２９が起動する垂直アドレス線を措定するデコーダ
駆動回路である。垂直アドレス・データＩ）ｖａは例え
ば９ビツトであり、その先頭ビットで奇フィールドか偶
フィールドかを指定し、残りの８ビツトで垂直アドレス
を指定する。アドレス・デコーダ２９ば、詳細は後述す
るが、デコーダ駆動回路３０からの偶／奇信号と上記垂
直アドレスとによって決定される２本の垂直アドレス線
１０Ｖに読出クロックをφイを印加し、他の垂直アドレ
ス線１０Ｖにクロックφ１を印加する。例えば、奇フィ
ールドでは第１行目と第２行目、第３行目と第４行目、
というように、また偶フィールドでは、第２行目と第３
行目、第４行目と第５行目、というように、それぞれ２
本の垂直アドレス線１０Ｖに同時に続出クロックを印加
する。

なお、インターレース回路１５Ｂは、奇フィールド及び
偶フィールドでのアドレス・デコーダ２９と同様に、２
本の垂直アドレス線１５Ａを同時に起動する。

第１２図は第１０図の撮像素子をスチル・モードで駆動
する際のシーケンスを示す。上述の如く、光電変換セル
ＩＯＣは隣接する２行が同時にアドレスされるので、ク
リア走査及びメモリ走査も２行ずつ行われる。第１２図
の例では、奇フィールドのモードでクリア走査及びメモ
リ走査が行われている。クリア走査及びメモリ走査は２
行ずつ行われるので、第６図の場合と比較して１／２の
時間で終了する。メモリ走査終了後、フレーム・メモイ
１５の読出走査を行い、奇フィールド及び偶フィールド
の順に読み出す。

第１３Ａ図は、クリア走査開始付近の駆動タイミングを
示す。隣接する２行が同時にクリアされること以外は、
第７Ａ図と同様である。アドレスＤＭＡのライン番号に
付加した（０）は、奇フィールドのモードであることを
示す。

第１３Ｂ図はメモリ走査の開始付近及びクリア走査の終
了付近の駆動タイミングを示す。フレーム・メモリ１５
の走査を奇モードで行うために、インターレース回路１
５Ｂの制御端子Ｅ１０にＬをセットする。メモリ走査も
２行ずつが同時に行われる。第１３Ｃ図はメモリ走査終
了付近の駆動タイミングを示し、第１３Ｄ図は奇フィー
ルドのフレーム・メモリ１５の読出走査における駆動タ
イミングを示す。第１３Ｄ図で、フレーム・メモリ１５
の１行目と２行目、３行目と４行目、というように２行
ずつがＲ，Ｇ、Ｂに対応する３出力に振り分けて出力さ
れる。φ９は１水平走査期間に１個印加される点が、第
７Ｄ図とは異なる。また、インターレース回路１５Ｂの
制御端子Ｅ１０にはＬがセットされている。

第１３Ｅ図は偶フィールドのフレーム・メモリ１５の読
出走査における駆動タイミングを示す。インターレース
回路１５Ｂの制？１１端子Ｅ１０にはＨがセットされ、
２行目と３行目、４行目と５行目、というように２行の
信号が読み出される。

第１４図は水平走査タイミングの開始付近のタイミング
図である。シフト・レジスタ２ＯＲ，２０Ｇ、２０Ｂに
始動パルス５ＴＡＴＨが印加された後、シフト・パルス
φ口、φ８Ｍ、φ、Ｃが１２０６位相をずらして各シフ
ト・レジスタ２０Ｒ，２０Ｇ、２０Ｂに印加される。こ
れによりＦＥＴ２３は１／３デユーテイ・サイクルで閉
成状態になる。今ｎ行目と（ｒ＋＋１）行目が読み出さ
れているとし、ｎ行目のｍ列目の出力を（ｎ、ｍ）で表
現すると、２ライン分の信号は、第１４図のタイミング
で出力端子２６Ａ。

２６Ｂ、２６Ｃ（電圧Ｖｏ＋、　Ｖｏｚ、ＶＯ３）に分
けられる。尚、ｖｏい■。２及びＶ（１１を加算すると
、補間画素配列によりＩラインの倍の水平解像度を持つ
広帯域の輝度信号を取り出すことができる。

第１５図は輝度信号における走査順序を示す、フレ−ム
・メモリ１５の記憶情報が非破壊であることを利用して
、奇フィールド及び偶フイールド共に、全画素情報を用
いて広帯域の輝度信号を形成できる。

また、静止画を記録する場合、片方のフィールドだけを
記録するフィールド記録では、隣接する２行の信号を撮
像素子内で加算して記録する例が多く、両フィールドを
記録するフレーム記録とは感度が異なっていた。従って
、従来はフィールド記録とフレーム記録とでは測光の際
のゲインを変更しなければならなかったが、本実施例で
は、どちらでも感度が等しくなっているので、そのよう
な変更操作は不要である。

次に第１０図の撮像素子をムービー・モードで駆動する
場合を説明する。電源投入後に、垂直シフト・レジスタ
１５３に始動パルス５ＴＡＴＶを印加してリセットする
。これによりフレーム・メモリ１５の１行目と２行目が
アドレスされる。フレーム・メモリ１５をライン・メモ
リとして機能させるために、駆動クロックφ７は印加し
ない。また、インターレース回路１５Ｂの制御単位Ｅ１
０にＬをセットすれば、１行目と２行目でライン・メモ
リを構成し、Ｈをセントすれば２行目と３行目でライン
・メモリを構成することになる。どちらでも動作は同じ
である。この状態で第５図と同様に動作させることによ
り、ムービー・モードでの動作になる。但し続出ライン
・アドレスＤＶＡの設定をフィールド毎に切り換えるこ
とにより、フィールド毎に１行ずれた２行の信号が同時
に読み出され、インターレース画像を得ることができる
。

本実施例によれば、比較的少ない画素数、例えば水平６
００、垂直５００画素程度の撮像素子で、水平４８０　
ＴＶ本、垂直３５０本程度の高解像度のフレーム静止画
を得ることができる。また、フィールド記録とフレーム
記録とで同じ感度でよいので、測光系のゲインを切り換
える必要が無くなり、回路構成を簡単化できる。更には
、クリア走査及びメモリ走査を２行ずつ行うので、第１
図の実施例に較べ、フォーカル・ブレーン・シャフタの
走行時間に相当する時間を更に１／２に短縮でき、動き
の速い被写体の変形が更に小さくなる。

〔発明の効果〕

以上の説明から容易に理解できるように、本発明によれ
ば、動きのある被写体に対してもブレの′無いフレーム
静止画を得ることができる。また、電子スチル・カメラ
に適用する場合には、記録媒体回転モータの回転の安定
化を待たずに、撮影を行い、撮影画像を撮像手段のフレ
ーム・メモリに保存できるので、レリーズのタイム・ラ
グを大幅に短縮できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成ブロック図、第２図は
従来例の構成ブロック図、第３図は第２図の光電変換セ
ルＩＯｃの詳細図、第４図は光電変換セルＩＯＣの動作
波形図、第５図は第２図の駆動タイミング図、第６図は
第１図の撮像素子のスチル・モードでの動作タイミング
図、第７Ａ図、第７Ｂ図、第７Ｃ図、第７Ｄ図及び第７
Ｅ図は第６図のより詳細なタイミング図、第８図は電子
スチル・カメラの構成ブロック図、第９図は第８図の動
作タイミング図、第１０図は本発明の第２の実施例の構
成ブロック図、第１１図は第１０図の色フィルタの配置
図、第１２図は第１０図の撮像素子の動作タイミング図
、第１３Ａ図、第１３Ｂ図、第１３Ｃ図、第１３Ｄ図及
び第１３Ｅ図は第１２図のより詳細な駆動タイミング図
、第１４図は第１０図の水平走査タイミング図、第１５
図は第１０図の撮像素子での、輝度信号の走査順序図で
ある。 １〇−光電変換部　１０Ｃ・−光電変換セル　１０■・
−・垂直アドレス！ｌａ　１ｏｓ−・信号読出線　１２
・・・・リセット回路、１４・−クランプ回路　１５−
・フレーム・メモリ　１５Ｓ−垂直シフト・レジスタ１
８．１８Ｒ，１８Ｇ、１８Ｂ・−・出力信号線２０．２
ＯＲ，２０Ｇ、２０Ｂ−・水平シフト・レジスタ　２４
，２４Ｒ，２４Ｇ、２４Ｂ−・−出力バッファ　２６，
２６Ａ、２６Ｂ、２６Ｃ・−・出力端子　３２・−・結
合用コンデンサ 第 図 第１１図 第 図 第 図 τＩリムｕｕ　　Ｃｕｒｌ　　Ｒｒａｐ　　ｔａｋｒ（
ｒ３第 ７Ｂ図 クツη１ 凭り）しづ［ 〜：、ＪＪＬ　（ＯＤＤ　） ｊ凪（ＥｖＥｔｖ） 第 図 第７Ｃ図 （１）ＳＴＡＴＶＭ （１）ＳＴＡＴＶＭ ｔ・ ｚ ｔう 第 図 （２）φＬＭ クリＩＢ（ｏｏｐ） ＭＬＬ　（ｏｏｏ）ｆｄ、　ＬＬ（ｏｐｏ）象鍼−１（
ε爪） 第 図 第１３Ａ図 ｆ 第１３８図 （１）　５ＴＡｒｖ　ｓ、］ 第１３Ｅ図 （１）　５ＴＡｒｙ　Ｈ （１）ＳＴＡＴＨ 第１４図

Claims (1)

【特許請求の範囲】
1. 光電変換部の光電変換信号をライン単位に一旦メモリ手
   段に転送し、当該メモリ手段の記憶信号を順次、出力信
   号線に転送する撮像装置であって、当該メモリ手段が、
   当該光電変換部の全光電変換信号を記憶可能なフレーム
   ・メモリであることを特徴とする撮像装置。