JPH04227347A - ステレオ多重信号における活性雑音抑圧の方法および回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ステレオ多重信号にお
ける活性雑音抑圧の方法および回路装置、特に点火雑音
信号によって妨害される自動車無線受信機に関する。入
ってくる信号を中間周波数値に変換した後、点火雑音信
号は全く逆の位相のスパイクのようなステレオ多重信号
上に重ねられるパルス型雑音を生じる。通常のローパス
フィルタによるこの雑音の除去は、パルスを引伸し、そ
れがステレオデコーダ過程の後に可聴範囲内に存在する
ので満足すべきものではない。

【０００２】

【従来の技術】文献（１９８４年のＦｕｎｋｓｃｈａｕ
　，Ｎｏ．２５，５７乃至５８頁）によると、活性雑音
空白装置は自動車無線受信機の雑音を抑圧することで知
られている。それは自動車点火雑音システムによって生
じたそのような雑音パルスを検出する回路を含む。雑音
パルス中に信号通路を開く信号路の電子スイッチによっ
て、妨害された信号は例えばサンプルおよび保持回路か
らの記憶された信号と置換される。妨害された信号部分
の前に空白を発生させるために、ステレオ多重信号はエ
ラー検出信号に関係して３　×１０−６秒だけ予め遅延
される。

【０００３】

【発明が解決しようとする課題】ドイツ特許公報ＤＥ−
Ａ−３０　２８　３３４号では、妨害された可聴信号用
の活性雑音抑制回路が開示されている。妨害された信号
部分は適切な送信機能によって置換される。後者は補間
によって妨害されない信号に構成される。回路はデジタ
ル化されたサンプル値を処理する。

【０００４】ヨーロッパ特許公報ＥＰ−Ｂ−１８５　６
９２号ではデジタル化された可聴信号の雑音除去の方法
が開示されている。周期的または非周期的信号の場合に
おいて、妨害された短時間信号部分は信号短縮、すなわ
ち、より短い信号部分の波形からの切取り、或いは隣接
する同じ長さの信号部分を挿入することによって置換さ
れる。「接合部分」は妨害されない信号のゼロ交差であ
る。信号シーケンスはデジタル化されたサンプル値のシ
ーケンスを使用するラッチによって記憶或いは遅延され
る。したがって、信号挿入は短い時間の信号反復に対応
する。

【０００５】本発明の目的は、デコード可能な妨害され
たステレオ多重信号の雑音抑制、特に自動車点火システ
ムからのパルスによって生じた雑音の雑音抑圧のための
方法および回路装置を提供することである。

【０００６】上述の雑音抑圧技術は無線で送信された可
聴信号に関係し、またＶＨＦ範囲の周波数変調された信
号を含むことができる。しかし、ステレオデコード中に
雑音パルスの引伸しにより生じる特定の問題は記述され
ていない。妨害された信号部分の期間は約５　×１０−
６秒であり、ステレオサブキャリアの期間は約２６×１
０−６程度である。これはＦＣＣ（米国通信委員会）ま
たはＥＢＵ（欧州放送連合）ステレオ標準にしたがって
ステレオ多重信号に関係し、さらに「パイロットトーン
方法」と呼ばれる。そのようなステレオ多重信号の周波
数構成は図８の上方部分に示されている。したがって、
サブキャリアの領域の雑音はデコード過程において非常
に有害な影響を有する。

【０００７】

【課題を解決するための手段】本発明は、ステレオ多重
信号はデジタル化され、正常なベースバンドおよびまた
は反転ベースバンドにあり、挿入信号の各挿入値はステ
レオ多重信号のサンプル値から形成され、その挿入の各
瞬間からの時間間隔はステレオ多重信号に含まれたキャ
リアの期間Ｔの整数倍の数ｎによって限定され、サンプ
ル値はステレオ多重信号の妨害された信号部分に先行お
よび、または後続することを特徴とする雑音抑圧方法を
提供するものである。

【０００８】

【実施例】図１はステレオサブキャリアの幾つかのサイ
クルＴ　のステレオ多重信号ｓｍの典型的な波形を示す
。妨害された信号部分ａｘにおいて、点火雑音妨害は約
５　×１０−６秒の時間分離した逆位相のスパイクｓｎ
を生じる。ステレオ多重信号ｓｍの平凡な値ｓｐは１点
破線で示されている。ステレオ多重信号ｓｍの２つの包
絡線は２つのコード化されたステレオチャンネルを表す
。

【０００９】挿入期間ａｉは付加的な妨害された信号部
分ａｘを含む。その波形はスパイクを明確に示さない。 図３に示されたエラー検出回路ｆｄがそのような雑音を
検出するならば、本発明による信号挿入は保証される。 しかし信頼できる雑音抑圧に対して、挿入信号ｓｉ、ｓ
１またはｓ２は両側で妨害された信号部分ａｘに確実に
重ねなければならない。

【００１０】図１に示されたステレオ多重信号ｓｍにお
いて、ステレオサブキャリアｔｒは大きい信号成分を有
するので、その周期性は容易に周期Ｔを有する信号波形
え明らかである。この周期性は置換されるべき信号値と
して挿入信号ｓｉ，ｓ１，ｓ２に利用され、１つのサブ
キャリア期間Ｔ　だけ早いまたは遅い位置にあり、これ
らの値から導かれる信号値によって挿入の瞬間ｔｉにお
いて置換される。 図１において、これらは第１および第２のサンプル値Ｐ
１，Ｐ２　であり、第１および第２の挿入値Ｐ１’，Ｐ
２’　を形成する。挿入期間ａｉにおいて、破線で示さ
れた第１の挿入信号ｓ１の波形は早期のステレオ多重信
号ｓｍに対応し、破線で示された第２の挿入信号ｓ２の
波形は後期のステレオ多重信号ｓｍに対応する。図１に
おいては簡明にするために、信号の平均値ｓｐおよびス
テレオサブキャリアｔｒの振幅の両方が大きく変化する
信号部分に、挿入期間ａｉが位置している。この極端な
場合において、第１および第２の挿入信号ｓ１，ｓ２　
は妨害されないステレオ多重信号ｓｍとかなり異なる。 しかし、これらの２つの挿入信号の線形重畳は妨害され
ていない波形に非常に近似する挿入信号ｓｉ（点線で示
されている）を生じさせる。２つの曲線部分ｓ１，ｓ２
　のこの単純な線形重畳は図５に示されている簡単な回
路で有効に行われる。

【００１１】この型の挿入によって、挿入期間ａｉは妨
害された信号部分ａｘを両側で重ねることのみが保証さ
れなければならない。挿入期間の大きさは任意であり、
またステレオ多重信号ｓｍが平均値ｓｐに交差するとき
に開始する必要がない。これは挿入方法を非常に簡単な
回路で実現することを許容する。ステレオ多重信号ｓｍ
は固定した遅延Ｔ　、またはその整数倍ｎＴの基本期間
を有する基本遅延段ｖ　を通る。その場合ｎ＝１，２，
３，…である。挿入信号ｓ１，ｓ２，ｓｉは個々の基本
遅延段ｖ　からタップで分岐された信号から形成される
。ステレオ多重信号がデジタル形式のサンプルされた信
号として存在するならば、基本遅延段はデジタルデータ
メモリによって構成されることが可能であるため、その
構成は特に単純である。

【００１２】雑音がステレオ多重信号ｓｍ中で検出され
る限り、常に存在する挿入信号ｓ１，ｓ２，ｓｉへの切
換えが行われる。重複はステレオ多重信号をわずかに予
め遅延させてエラー検出信号ｆｓまたはスイッチング信
号ｕ　（図３参照）をわずかに長くすることによって保
証される。

【００１３】図２は挿入信号ｓｙ（破線で示されている
）と共に別の妨害されたステレオ多重信号ｓｍの波形を
概略的に示す。挿入期間ａｉの開始および終了時に、挿
入信号ｓｊはもとのステレオ多重信号ｓｍにそれぞれ関
係して第１および第２のステップの高さｈ１，ｈ２　を
有する。第１および第２のステップの高さｈ１，ｈ２　
は単純な線形挿入すなわち図２の下方で示されている補
間値ｉｌを挿入信号ｓｊに追加するによって除去される
ことが可能である。補間値ｉｌは第１および第２のステ
ップの高さｈ１，ｈ２　の線形時間補間すなわち図７に
示された回路装置を用いて形成される。この線形補間に
よって、挿入された挿入信号ｓｋは挿入期間ａｉの開始
および終了時にステップなしでステレオ多重信号ｓｍに
調和される。

【００１４】図３は例えば上述の文献（１９８４年のＦ
ｕｎｋｓｃｈａｕＮｏ．２５　５７乃至５８頁）から基
本的原理が知られている活性雑音抑圧回路のブロック図
を示す。ステレオ多重信号ｓｍはエラー検出回路ｆｄに
よって雑音をチェックされる。生じたエラー検出信号ｆ
ｓはタイミング回路ｔｓ中で所定期間のスイッチング信
号ｕ　を発生させる。エラー検出回路ｆｄと同時に、予
備遅延段ｖｖはステレオ多重信号ｓｍを供給される。そ
れに後続して１９キロヘルツのパイロットトーンを複合
ステレオ信号から除去する除去フィルタｓｆが配置され
る。大きい振幅を有するこのパイロットトーンは活性雑
音抑圧に悪影響を与えるのでフィルタされ除去される。 予備遅延段ｖｖはステレオ多重信号を遅延するので、ス
イッチング信号ｕ　よりも早く挿入回路ｅｇに到着しな
い。従来技術の回路において、挿入回路ｅｇは記憶キャ
パシタを有するアナログサンプルおよび保持回路を含む
。このサンプルおよび保持回路はスイッチング信号ｕ　
によって付勢され、予め定められたスイッチング期間中
に挿入信号ｓｊすなわち記憶されたアナログ信号値とし
て出力する。

【００１５】図４は本発明による挿入回路ｅｇの簡単な
実施例を示す。挿入回路はデータに対する基本遅延段ｖ
　を含む。データの遅延はステレオ多重信号ｓｍに含ま
れたキャリアｐｔ，ｔｒ，ｖｔの期間Ｔ　の整数ｎ　倍
である。その場合ｎ＝１，２，３，…である。図８にお
いて、キャリアは例えば１９キロヘルツのパイロットト
ーンｐｔと、３８キロヘルツのステレオサブキャリアｔ
ｒと、５７キロヘルツのトラフィック情報キャリアｖｔ
である。

【００１６】基本遅延段ｖ　はその専用メモリｖ’の他
に少なくとも１つの第１の電子スイッチｓ１を含む。そ
の第１の入力１　は遅延されないステレオ多重信号ｓｍ
を供給され、第２の入力２　はメモリｖ’中の遅延され
た信号を供給される。第１の電子スイッチｓ１の出力は
挿入信号ｓｊを供給し、スイッチはスイッチング信号ｕ
　によって制御される。

【００１７】メモリｖ’、例えばシフトレジスタまたは
ランダムアクセスメモリ（ＲＡＭ）はデータクロックと
同期するシステムクロックｃｌを供給される。

【００１８】基本遅延段ｖ　はメモリｖ　の入力の第２
の電子スイッチｓ２によって改善されることができる。 この電子スイッチはメモリｖ’の入力に接続された出力
を有する。その第１の入力１　は遅延されないステレオ
多重信号ｓｍを供給され、第２の入力２　はメモリｖ’
からの出力信号を供給される。このスイッチｓ２もまた
スイッチング信号ｕ　によって制御される。第１および
第２の電子スイッチｓ１，ｓ２　の各スイッチ位置１，
２　は互いに対応する。

【００１９】第２の電子スイッチｓ２は妨害されたステ
レオ多重信号ｓｍがメモリｖ’に入ってこないことを保
証する。妨害されたサンプル値は基本期間ｎＴだけそれ
に先行するサンプル値によって置換される。この改善は
挿入回路ｅｇは少なくとも２つの直列接続の基本遅延段
ｖ　を含むときに得られる。

【００２０】図５は信号挿入回路ｅｇの特に有利な実施
例を示す。挿入信号ｓｊは妨害された信号部分ａｘの前
後に線形状に重畳された信号部分から生じる。挿入信号
ｓｉは図１において点線で示されている。

【００２１】２つの直列接続の基本遅延段ｖ　はステレ
オ多重信号ｓｍを遅延する。２つの基本遅延段ｖ　によ
り遅延された信号および遅延されない信号は線形結合の
ために第１の加算器ａ１の２つの入力に供給される。第
１の加算器ａ１の出力は第１の電子スイッチｓ１の第２
の入力を供給し、このスイッチは図４の第１の電子スイ
ッチｓ１に対応し、その出力から挿入信号ｓｊが得られ
る。２つの直列接続の基本遅延段ｖ　の接続点のタップ
Ａ　は第１のスイッチ入力１　に接続される。スイッチ
位置１　において、妨害されないステレオ多重信号ｓｍ
は基本期間ｎＴだけ遅延された後に挿入回路ｅｇの出力
に転送される。

【００２２】第２のスイッチ入力２　に対する挿入信号
は遅延されないステレオ多重信号ｓｍおよび２つの基本
期間２ｎＴ　だけ遅延されたステレオ多重信号ｓｍの加
算重畳によって形成される。図５に示された加算装置は
第１の加算器ａ１である。第１のスイッチ入力１　に供
給されたステレオ多重信号ｓｍが妨害されるとき、第１
の電子スイッチｓ１は第１の電子スイッチｓ１を第１の
スイッチ位置１　から第２のスイッチ位置２に変化させ
るスイッチング信号ｕ’によって制御される。スイッチ
ング信号ｕ’と１つの基本期間ｎＴだけ遅延されたステ
レオ多重信号との間の同期は基本遅延（基本期間）ｎＴ
を有するスイッチング遅延段によって設定され、このス
イッチング遅延段をスイッチング信号ｕ　が通過する。

【００２３】スイッチング信号ｕ　は直接或いはタイミ
ング回路ｔｓを介してエラー信号ｆｓにロックされる。 タイミング回路ｔｓは信号部分ａｘが妨害されるとき挿
入期間ａｉを固定した予め定められた長さ、例えば期間
Ｔ　またはｎＴを有するようにする。挿入期間ａｉが妨
害された信号部分ａｘをほんの少し重複するとき、タイ
ミング回路ｔｓはまた有効である。ある条件下では、エ
ラー検出回路ｆｄは雑音信号ｓｎの極度の値のみを検出
するので、妨害された信号部分はエラー検出信号ｆｓの
期間よりも長く、これは補償されなければならない。

【００２４】原則として、エラー検出回路ｆｄはハイパ
スフィルタを含み、その下限カットオフ周波数は有用な
信号範囲より上で約１００　キロヘルツである。しかし
、干渉点火雑音パルスはこの高い周波数範囲に含まれ、
しきい値検出器によってフィルタされることが可能であ
る。

【００２５】図４の場合のように、図５に示された各基
本遅延段ｖ　は妨害された信号成分をそれぞれのメモリ
ｖ’に入らないように第２の電子スイッチｓ２を含むこ
とができる。第２の電子スイッチｓ２の第１の入力１は
入力信号を各基本遅延段ｖ　に供給し、第２のスイッチ
入力２　は出力信号を各メモリｖ’に供給する。

【００２６】第１の加算器ａ１の出力に生じる挿入信号
ｓｊは妨害されないステレオ多重信号ｓｍと同じ振幅を
有するために、第１の加算器ａ１の２つの入力信号は第
１の加重係数ｋ１および第２の加重係数ｋ２によりそれ
ぞれ加重され、およびまたは第１の加算器ａ１の出力は
第３の加重係数ｋ３により加重される。ｋ１＝ｋ２＝１
　の場合、ｋ３＝０．５であり、ｋ１＝ｋ２＝０．５　
の場合、ｋ３＝１である。特定の場合において、ｋ１＝
０またはｋ２＝０のいずれかの場合において、挿入信号
ｓｊは妨害された信号部分ａｘの前後の信号部分のみか
ら形成される。

【００２７】図６は図５に示された実施例を補足する装
置を示す。図５に示された２つの基本遅延段ｖ　の代り
に、ステレオ多重信号ｓｍに対する４つの基本遅延段ｖ
　が直列に接続されている。中心タップＡ　の他に、こ
れらの基本遅延段ｖ　の全ての入力および出力およびそ
の結合点は合計するために第２の加算器ａ２の入力に接
続される。 第８の加重係数ｋ８により加重されるこの加算器の出力
は第１の電子スイッチｓ１の第２の入力２に結合される
。基本遅延段の連鎖に沿ったステレオ多重信号のタップ
はそれぞれ第４、第５、第６、および第７の加重係数ｋ
４，ｋ５，ｋ６，ｋ７　によって信号流の方向で変更さ
れる。中心結合点のタップＡ　は加重されない第１の電
子スイッチｓ１の第１の入力１　に結合される。

【００２８】スイッチング信号ｕ　は３つのスイッチン
グ遅延段ｖｕの直列接続によって遅延されたステレオ多
重信号と同期している。各基本遅延段ｖ　が第２の電子
スイッチｓ２を含むならば、それらの制御入力は３つの
直列接続されたスイッチング遅延段ｖｕの１つのタップ
に結合される。この場合には、スイッチング遅延段ｖ　
および基本遅延段の遅延Ｔ　またはｎＴは等しい。

【００２９】挿入信号ｓｊを形成する多数のタップは長
い時間においてステレオ多重信号ｓｍに関係して挿入信
号ｓｊを平均するように改善する。サンプル値は妨害さ
れた信号部分から離れるほど、サンプル値に与えられた
加重係数は小さくなる。第５および第６の加重係数ｋ５
，ｋ６　はそれぞれ図５に示された第１および第２の加
重係数ｋ１，ｋ２　と等しくほぼ対応する。第４および
第７の加重係数ｋ４，ｋ７　もまた等しい。第８の加重
係数ｋ８によって、第２の加算器ｓ２の出力は第１の電
子スイッチｓ１において変更されないステレオ多重信号
ｓｍの振幅値にされる。

【００３０】図５乃至図７に示された基本遅延段ｖ　の
直列接続において、第２の電子スイッチｓ２を第１の基
本遅延段ｖ　だけに備えればに十分である。この簡易化
によっても、遅延連鎖中のラッチは妨害されない信号成
分を含むことはない。

【００３１】図５の回路中の論理ゲートｌｇがスイッチ
ング遅延段ｖｕと第１の電子スイッチｓ１の制御入力の
間に挿入されるならば、さらに改善される。この論理ゲ
ートｌｇは、スイッチング遅延段ｖｕの前のスイッチン
グ信号ｕ　が論理０にあり、スイッチング遅延段ｖｕの
後のスイッチング信号ｕ’が同時に論理１にある場合に
のみ第１の電子スイッチｓ１を第２のスイッチ位置２　
に位置させる。

【００３２】これは、期間ｎＴ、離れている２つの連続
する雑音信号の存在において、第２の雑音信号は挿入信
号ｓｊに影響しない、すなわち第１の加重係数ｋ１によ
ってタップを介して干渉しないことを保証する。

【００３３】図７の実施例において、図５の挿入回路ｅ
ｇは補助補間装置ｉｈによって補足される。この補助補
間装置ｉｈによって、挿入期間ａｉの開始および終了時
に、挿入信号ｓｋが妨害されないステレオ多重信号から
ステップ変化をしないことを確実にする。このため、第
１および第２のサンプルおよび保持回路はサンプリング
期間ａｉの開始および終了時に第１の電子スイッチｓ１
の第２の入力２　と第１の入力１　との間の振幅差を記
憶する。これは例えば第１の減算器ｓｂ１　によって行
われ、その被減数および減数入力は第２および第１のス
イッチ入力２，１　にそれぞれ接続され、その出力は第
１および第２のバッファｒ１，ｒ２　に結合される。ス
イッチングスタート信号ｕ１およびスイッチング終了信
号ｕ２によって、各振幅差はスイッチング信号ｕ　の開
始時に第１のバッファｒ１に送られ、スイッチング信号
の終了時に第２のバッファに送られる。故に、記憶され
た値は第１および第２のステップの高さｈ１，ｈ２　に
それぞれ対応する。２つのステップの高さｈ１，ｈ２　
間の差は第２の減算器ｓｂ２　によって形成される。図
２に示されているように半分より低い線形補間値ｉｌが
得られる。

【００３４】ｈ２とｈ１とのステップの高さの差はＮ　
で割る除算回路１／Ｎ　および累算器ａｋによってＮ　
ステップからなる階段信号に分割され、挿入期間ａｉ中
に挿入信号ｓｊに加算される。累算された値は累算器ａ
ｋによって形成され、その加算器すなわち第３の加算器
ａ３はＮ　で割る除算回路１／Ｎ　からの出力信号を供
給される。

【００３５】スイッチング信号ｕ　の開始時に、累算器
ループ中の累算器レジスタｚ　の設定入力ｓ　は第１の
ステップの高さｈ１で負荷される。これはスイッチング
スタート信号ｕ１および第３の電子スイッチｓ３によっ
て行われ、スイッチングスタート信号ｕ１中に設定入力
ｓ　を第１のバッファｒ１の出力に接続する。

【００３６】Ｎ　で割る除算回路１／Ｎ　は挿入期間ａ
ｉに含まれたサンプル値の数Ｎ　によって補間値ｉｌの
個々のステップの高さを決定する。故に、数Ｎ　は挿入
期間ａｉおよびシステムクロックｃｌにより定められた
サンプリング速度に依存する。固定した挿入期間ａｉに
対して、サンプリングパルスの数Ｎ　もまた固定される
。

【００３７】挿入期間ａｉが変化するならば、挿入期間
に含まれたサンプリングパルスの数Ｎ　も変化する。し
かし、正確な数はエラー信号ｆｓまたはスイッチング信
号ｕ　の期間が知られているときのみ決定されることが
可能である。これは例えば付加的な遅延段および図７に
示された信号処理の前に妨害された信号部分ａｘの正確
な期間を決定する時間決定装置（図７には図示せず）を
必要とする。他方では、時間による点火雑音妨害の変化
はかなり良好に定められるので、サンプリングパルスの
数Ｎ　に対する予め定められた固定された数値は満足な
補間に十分である。

【００３８】挿入期間ｓｉ後、第４の電子スイッチｓ４
は補間値ｉｌを補正されたステレオ多重信号ｓｋから分
離させる。したがって、第４の電子スイッチｓ４はスイ
ッチング信号ｕ　中のみに閉鎖され、累算器ａｋの出力
を第４の加算器ａ４の入力に接続させる。その他の入力
は訂正されない挿入信号ｓｊを供給され、その出力は訂
正されたステレオ多重信号ｓｋを供給する。挿入期間ａ
ｉ外の訂正されない挿入信号ｓｊすなわち妨害されない
ステレオ多重信号ｓｍは、補間値ｉｌを挿入信号ｓｊと
同期させるようにに遅延等化装置段ｌｖによって遅延さ
れる。遅延等化は例えばシステムクロックｃｌによって
制御されたシフトレジスタによって行われる。

【００３９】図７の実施例において、スイッチング信号
ｕ　はスイッチング遅延段ｖｕを通るエラー信号ｆｓか
ら生じ、システムクロックｃｌにより制御されたタイミ
ング回路ｔｓをトリガーするために遅延された信号を使
用する。 タイミング回路ｔｓ中のタイミング装置はカウンタであ
り、そのカウントＮ　は調節可能であるか或いは予め設
定されている。

【００４０】図８の上半分ではベースバンドにおけるス
テレオ多重信号ｓｍの周波数構成を示す。主チャンネル
Ｌ＋Ｒ　は３０ヘルツ乃至１５キロヘルツの周波数範囲
内にあり、サブキャリアＬ−Ｒ　は３８キロヘルツの残
留サブキャリアｔｒ周辺の２３キロヘルツ乃至５３キロ
ヘルツの範囲内にある。 パイロットトーンは１９キロヘルツに位置し、トラフィ
ック情報キャリアｖｔは５７キロヘルツに位置するトラ
フィック情報および識別信号によって狭帯域変調される
。

【００４１】図８の下半分では、サブキャリアチャンネ
ルＬ−Ｒ　が３０ヘルツ乃至１５キロヘルツの周波数範
囲内に位置し、主チャンネルＬ＋Ｒ　が２３キロヘルツ
乃至５３キロヘルツの周波数範囲内に位置する場合であ
る反転ベースバンドにおけるステレオ多重信号ｓｍ’　
を示す。３８キロヘルツのキャリアｔｒによってベース
バンドにおけるステレオ多重信号を変換することによっ
て、反転ベースバンドｓｍ’　が得られ、これは例えば
ステレオ多重信号のデコード中に行われる。反転ベース
バンドにおけるステレオ多重信号ｓｍ’　は１９キロヘ
ルツにおけるパイロットトーンおよびトラフィック情報
キャリアｖｔ’　の両方を含む。この場合においても、
１９キロヘルツの周波数範囲ｐｔ，ｖｔ’は挿入回路ｅ
ｇの前に除去フィルタｓｆ（図３参照）によって雑音信
号を引伸ばさないように狭バンドによって有効的に抑圧
される。

【００４２】図９はベースバンドにおけるステレオ多重
信号ｓｍ用の第１の信号路とそれと並列の反転ベースバ
ンドにおけるステレオ多重信号ｓｍ’　用の第２の信号
路とを有する活性雑音抑圧（ＡＳＵ）を有するステレオ
多重信号処理回路を概略的に示す。後者の信号は混合器
ｍ　中での変換によってベースバンド信号から生じ、混
合器ｍ　の他方の入力は３８キロヘルツのサブキャリア
ｔｒが供給される。別の信号処理がデジタルであるとき
、第１および第２の信号路はアナログ−デジタル変換器
ａｄ１，ａｄ２　をそれぞれ含む。その出力は８メガヘ
ルツのクロック周波数を有する１ビットのパルス密度変
調された信号である。第１および第２のデシメート回路
ｄｚ１，ｄｚ２　を使用することによって、クロック周
波数は２２８　キロヘルツに減少され、データワードは
１４ビットを含む。このデータ信号は第１および第２の
データ路の第１および第２のＡＳＵｓｕ１，ｓｕ２　に
それぞれ供給される。２つのＡＳＵｓｕ１，ｓｕ２　は
完全に同一であるが、もちろん、これはほとんどアナロ
グ構成では不可能である。

【００４３】図９はまた第１のデシメート回路ｄｚ１　
と第１のＡＳＵｓｕ１　の間のデータリンクと第２のデ
シメート回路ｄｚ２　と第２のＡＳＵｓｕ２　の間のデ
ータリンク（破線）を示す。これらのデータリンクは２
２８　キロヘルツの倍数例えば９１２　キロヘルツでク
ロックされ、１００　キロヘルツより上の周波数範囲内
の点火雑音妨害を検出しなければならないエラー検出回
路ｆｄだけに供給される。

【００４４】第１のＡＳＵｓｕ１　の出力において、主
チャンネルＬ＋Ｒは第１のローパスフィルタｔｐ１　に
よって複合信号から分離され、第２のＡＳＵｓｕ２　の
出力において、サブキャリアチャンネルＬ−Ｒ　は第２
のローパスフィルタｔｐ２　によって複合信号から分離
される。ステレオマトリックスｓｘ中で２つの信号を結
合することによって、右の音チャンネルＲ　および左の
音チャンネルＬ　が形成される。別のクロック減少がロ
ーパスフィルタリングと同時に第１および第２のローパ
スフィルタｔｐ１，ｔｐ２　で行われるので、ステレオ
マトリックスｓｘは３８キロヘルツの低いクロック速度
を有するデータを処理するだけでよい。

【図面の簡単な説明】

【図１】妨害されたステレオ多重信号。

【図２】別の妨害されたステレオ多重信号。

【図３】活性雑音抑圧（ＡＳＵ）回路の一般的なブロッ
ク図。

【図４】本発明による信号挿入回路の簡単な実施例。

【図５】本発明による信号挿入回路の好ましい実施例。

【図６】信号挿入回路の別の実施例。

【図７】補助挿入装置により改良された図５の信号挿入
回路。

【図８】ベースバンドおよび反転ベースバンドにおける
ステレオ多重信号の周波数構成。

【図９】２つの信号通路の活性雑音抑圧回路を備えたデ
ジタルステレオ多重信号処理回路のブロック図。

【符号の説明】

ｓｍ…ステレオ多重信号、ａｉ…挿入期間、ａｘ…妨害
された信号部分、ｓ１，ｓ２　，ｓｊ　…挿入信号、Ｐ
１，Ｐ２　…補間値、ｐｔ，ｔｒ　…キャリア、ｈ１，
ｈ２　…ステップの高さ、ｆｄ…エラー検出回路、ｆｓ
…エラー検出信号、ｔｓ…タイミング回路、ｅｇ…信号
挿入回路、１，２　…入力、ｖ　…基本遅延段、Ａ　…
タップ、ａ１，ａ２　…加算器、ｕ　…スイッチング信
号、ｋ１，ｋ２　…加重係数、ｖｕ…スイッチング遅延
段、ｓｂ１，ｓｂ２　…サンプルおよび保持回路、１／
Ｎ　…除算回路。

Claims (10)

【特許請求の範囲】
1. 【請求項１】　　妨害された信号部分をカバーする挿入
   期間において妨害されたステレオ多重信号が挿入信号と
   置換されるステレオ多重信号特に自動車無線信号におけ
   る活性雑音抑圧（ＡＳＵ）方法において、ステレオ多重
   信号はデジタル化され、正常なベースバンドおよびまた
   は反転ベースバンドにあり、挿入信号の各挿入値はステ
   レオ多重信号のサンプル値から形成され、その挿入の各
   瞬間からの時間間隔はステレオ多重信号に含まれたキャ
   リアの期間Ｔの整数倍の数ｎによって限定され、サンプ
   ル値はステレオ多重信号の妨害された信号部分に先行お
   よび、または後続することを特徴とする活性雑音抑圧方
   法。
2. 【請求項２】　　ｎ＝１，２，３，…であるとき、挿入
   期間は時間ｎＴの最短時間と同じ長さを有していること
   を特徴とする請求項１記載の方法。
3. 【請求項３】　　挿入信号は線形転移補間によるステッ
   プなしで挿入期間の開始および終了時にステレオ多重信
   号に挿入され、補間値は訂正されない挿入信号に加算さ
   れる挿入期間の開始および終了時の訂正されない挿入信
   号の第１および第２のステップの高さの線形補間によっ
   て形成されていることを特徴とする請求項１記載の方法
   。
4. 【請求項４】　　挿入信号を形成するサンプル値がエラ
   ーのとき、このサンプル値は基本期間ｎＴだけ遅く、ま
   たは早く生じるステレオ多重信号の値と置換されること
   を特徴とする請求項１記載の方法。
5. 【請求項５】　　エラー検出信号を発生させるエラー検
   出回路と、信号挿入回路と、タイミング回路とを具備す
   る請求項１記載の方法を実行する回路装置において、信
   号挿入回路は第１の入力および第２の入力を有する第１
   の電子スイッチを含み、基本期間ｎＴと等しい遅延を有
   する単一の基本遅延段がその最初および最後にタップを
   設けられるか、或いは２つ以上の基本遅延段の直列接続
   がその最初および最後および個々の接合点にタップを設
   けられ、中心タップを除く全てのタップは第２のスイッ
   チ入力に接続された出力を有する加算装置に結合され、
   中心タップは第１のスイッチ入力に接続され、各スイッ
   チ位置はエラー信号によって開始され挿入期間を決定す
   るスイッチング信号によって決定され、スイッチグ信号
   は基本期間ｎＴと等しい遅延をそれぞれ有する予め定め
   られた数のスイッチング遅延段によって遅延され、前記
   予め定められた数は信号流の方向において中心タップま
   での直列接続された基本遅延段の数と等しいことを特徴
   とする回路装置。
6. 【請求項６】　　単一の基本遅延段の最初および最後に
   おいて２つのタップと加算装置との間に、或いは直列接
   続された基本遅延段の各タップと加算装置との間に一定
   加重係数を有する加重装置が挿入されていることを特徴
   とする請求項５記載の回路装置。
7. 【請求項７】　　第１および第２の入力を有する第２の
   電子スイッチが各基本遅延段の入力において設けられ、
   第１の入力は基本遅延段に供給されたステレオ多重信号
   を供給され、第２の入力は基本遅延段の出力を供給され
   、第２の電子スイッチの出力は基本遅延段に含まれてい
   るメモリの入力に接続され、各スイッチ位置はスイッチ
   ング信号によって決定され、スイッチング信号の伝送時
   間はスイッチング遅延段によってステレオ多重信号の伝
   送時間と同期していることを特徴とする請求項５記載の
   回路装置。
8. 【請求項８】　　２つの基本遅延段は直列に接続され、
   前記直列接続の最初および最後におけるタップは、第１
   の電子スイッチの第２の入力に出力が結合された第１の
   加算器の入力に等しい加重係数を有する加重装置を通っ
   て接続され、中心タップは２つの基本遅延段の接合点に
   位置され、第１の電子スイッチの第１の入力に接続され
   、スイッチング信号は信号流の方向において第１の基本
   遅延段の第２の電子スイッチの制御入力に直接供給され
   、単一のスイッチング遅延段を通って第２の基本遅延段
   の第２の電子スイッチの制御入力および第１の電子スイ
   ッチの制御入力に供給されていることを特徴とする請求
   項６記載の回路装置。
9. 【請求項９】　　第１および第２のサンプルおよび保持
   回路はスイッチング信号によって決定された挿入期間の
   開始および終了時において第１の電子スイッチの第２の
   入力と第１の入力との信号差を記憶し、減算器は記憶さ
   れた第２のサンプルおよび保持値と記憶された第１のサ
   ンプルおよび保持値との差を形成し、その値は除算回路
   において挿入期間中に含まれたサンプリング時間の数で
   除算され、累算器は挿入期間の開始時に第１のサンプル
   および保持値によって負荷され、その入力は除算器の出
   力に接続され、その除算器の出力値は各サンプリングパ
   ルスの発生時に累算器に転送され、挿入期間中、累算器
   および第１の電子スイッチの出力は電子スイッチを介し
   ておよび、直接加算器に結合され、その加算器の出力は
   ステップなしの挿入転移によって訂正されたステレオ多
   重信号として機能することを特徴とする請求項５記載の
   回路装置。
10. 【請求項１０】　　ベースバンドにおけるステレオ多重
    信号用の第１の信号路と、反転ベースバンドにおけるス
    テレオ多重信号用の第２の信号路とを有する活性雑音抑
    圧（ＡＳＵ）ステレオ多重信号処理回路において、活性
    雑音抑圧装置は請求項５乃至９記載の第１の回路装置お
    よびそれと同一の第２の回路装置を含み、第１の回路装
    置は第１の信号路に挿入され、第２の回路装置は第２の
    信号路に挿入され、第１および第２の信号路はそれぞれ
    のアナログ−デジタル変換で開始する対応する位置にお
    いて同一の機能装置を含むことを特徴とするステレオ多
    重信号処理回路。