JPH042284A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＣＣＤを用いてなる固体撮像素子に関する。

〔発明の概要〕

本発明は、各受光部からの信号電荷を垂直方向に転送し
、水平ライン毎の信号電荷を出力部で読み出す固体撮像
素子において、出力部を並列する４本以上の水平出力レ
ジスタで構成すると共に、各隣接する前段の水平出力レ
ジスタの１の位相の蓄積部と後段の水平出力レジスタの
他の位相の蓄積部との間に転送チャンネルを形成し、２
水平ライン以上の信号電荷を水平出力レジスタにより同
時に読み出すようにすることによって、見掛上の水平転
送周波数を低減し、消費電力の低減化を図るようにした
ものである。

〔従来の技術〕

ＣＣＤ固体撮像素子としては、大別してフレームトラン
スファ型、インターライントランスファ型及びフレーム
インターライン型の３種類のものが知られている。

フレームトランスファ型ＣＣＤ撮像素子は第４図の原理
図に示すように、複数の受光素子（１）をマトリクス状
に配列して成る受光領域（２）と、この受光領域（支）
〕にて得られた信号電荷を一時記憶する複数の蓄積素子
（３〕をマトリクス状に配列してなる蓄積領域（４〕と
、この蓄積領域（４）からの信号電荷を１水平ライン毎
に読み出す水平出力レジスタ（５）とを備えて成る。

インターライントランスファ型ＣＣＤ撮像素子は第５図
の原理図に示すように、マトリクス状に配列された複数
の受光部（６）と、この受光部（６）の各列の１側に設
けられ、各受光部（６）からの信号電荷を垂直方向に転
送する複数の垂直転送レジスタ（７）と、垂直転送レジ
スタ（７）の終端側に設けられ、垂直転送レジスタ（７
）からの１水平ライン毎の信号電荷を読み出す水平出力
レジスタ（８）とを備えて成る。

フレームインターライン型ＣＣＤ撮像素子は、第６図の
原理図に示すように、複数の受光部（１１）をマトリク
ス状に配列し、受光部（１１）の各列の１側に受光部（
１１）からの信号電荷を垂直方向に転送する垂直転送レ
ジスタ（１２）を形成した感光領域（１３）と、垂直転
送レジスタの終端側に設けられた信号電荷を一時記憶す
る複数の垂直転送レジスタからなる蓄積領域（１４）と
、この蓄積領域（１４）からの信号電荷を１水平ライン
毎に読み出す水平出力レジスタ（１５）とを備えて成る
。

一方、固体撮像素子の高解像度化や小型化に対応させる
ために１水平ライン毎の信号電荷を読み出す出力部とし
て２本の水平出力レジスタを設け、１水平ラインの信号
電荷のうち一方の１つ置きの信号電荷と他方の１つ置き
の信号電荷を夫々２本の水平出力レジスタに振り分けて
出力するようにした構成、さらには１水平ラインの信号
電荷を複数の水平出力レジスタに振り分けて出力するよ
うにした構成も提案されている（特願昭５７−１２１６
７８号、特願昭５６−６５６５７号参照）。

〔発明が解決しようとする課題〕

ところで、近時、固体撮像素子のさらなる高解像度化に
伴い水平転送周波数を低減して消費電力の省力化が望ま
れている。

本発明は、上述の点に鑑み、構成簡単にして水平転送周
波数の低減を図り、消費電力の省力化を可能にした固体
撮像素子を提供するものである。

〔課題を解決するための手段〕

本発明は、各受光部からの信号電荷を垂直方向に転送し
、水平ライン毎の信号電荷を出力部（２１）で読み出す
固体撮像素子において、出力部（２１）を並列する４本
以上の水平出力レジスタ（２５）　［（２５，）〜（２
５，））で構成すると共に、各隣接する前段の水平出力
レジスタの１の位相の蓄積部（ＳＴ、）　　と後段の水
平出力レジスタの他の位相の蓄積部（ＳＴ２）との間に
転送チャンネル（２１？）ｌ：ｆｔ５ＡＬｚ、２水平ラ
イン以上の信号電荷（ａｌｌ、ｅｌ□）＋　（ｅ２　＋
＋　ｅ２□）を上述水平出力レジスタ（２５）により同
時に読み出すように構成する。

〔作用〕

本発明では、出力部（２１）を４本以上の水平出力レジ
スタ（２５）で形成し、１水平ラインの信号電荷を各２
本の水平出力レジスタに振り分けて２水平ライン以上の
信号電荷（ａｌｌ＋ｅ１２）＋　（ｅ２１＋ｅ２２）　
を出力することにより、全画素読み出しにおいて、見か
け上水平転送周波数が低減し、消費電力の省力化が図れ
る。

〔実施例〕

以下、図面を参照して本発明によるＣＣＤ固体撮像素子
の一例を説明する。

第１図は本例に係る固体撮像素子の一部を示し、同図に
おいて、（ＶＲ）　（（ＶＲ，）、　（ＶＲ２）　）は
受光部からの信号電荷を垂直方向に転送するＣＣＤ構造
の複数の垂直転送レジスタ、（２１）は垂直転送レジス
タ（ＶＲ）の転送終端に結合された水平出力レジスタか
らなる出力部を示す。垂直転送レジスタ（２１）は水平
方向の受光部（図示せず）の数に対応して設けられ、各
垂直転送レジスタ（ＶＲ）は破線で示すチャンネルスト
ップ領域（２２）にて分離される。垂直転送レジスタ（
ＶＲ）と出力部（２Ｉ）の結合位置には読み出しゲー）
　（２３）が設けられ、この読み出しゲー）　（２３）
のゲート電極（２４）に与えられる電位によって垂直転
送レジスタ（ＶＲ）から出力部（２１）への信号電荷の
転送が制御されるようになされる。

出力部（２１）は例えば４本の水平出力レジスタ（２５
）即ち互に水平するＣＣＤ構造の第１、第２、第３及び
第４の水平出力レジスタ（２５，）、　（２５□）。

（２５，）　及び（２５，）　　にて構成される。各水
平ａ力しジスタ（２５，）、　（２５２）、　（２５３
）　　及び（２５，）　　は夫々ストレージ部（蓄積部
）（ＳＴ、）、　（ＳＴ２）及びトランスファ部（＃、
、送部）（ＴＲ，）、　（ＴＲ２）からなる複数の転送
領域（２６）　［（２６，）、　（２６□）〕を有し、
各水平出力レジスタ（２５）における夫々１つ置きの転
送電極（２６，）　　に１の位相のクロックパルスφ、
が、他の１つ置きの転送電極（２６，）　　に他の位相
のクロックパルスφ２が印加されて所謂２相駆動によっ
て水平方向に信号電荷を転送するようになされる。そし
て、各隣接する水平出力レジスタ（２５）間には前段の
水平出力レジスタから後段の水平出力レジスタに信号電
荷を転送するためのＣＣＤ構造による転送チャンネル（
２７）が形成される。この場合、転送チャンネル（２７
）は後述で明らかなように全垂直転送レジスタ（ＶＲ）
に対して１つ置きに形成される。即ち、例えば第１の水
平出力レジスタ（２５，）　　の１の位相のストレージ
部（ＳＴ、）　　と第２の水平出力レジスタ（２５，）
　　の他の位相のストレージ部（ＳＴ２）　　間に転送
チャンネル（２７）が形成され、第２の水平出力レジス
タ（２５，）　　の１の位相のストレージ部（ｓ’ｒ、
）　　と第３の水平出力レジスタ（２５３）　　の他の
位相のストレージ部（ＳＴ２）　　間に転送チャンネル
（２７）が形成され、第３の水平出力レジスタ（２５，
）　　の１の位相のストレージ部（ＳＴ、）　　と第４
の水平出力レジスタ（２５，）の他の位相のストレージ
部（ｓ’ｒ、）　　内に転送チャンネル（２７）が形成
される。各水平出力レジスタ（２５）及び各転送チャン
ネル（２７）は破線で示すチャンネルストップ領域（２
２）にて分離されている。ここで、出力部（２１）では
各水平出力レジスタ（２５）の１の位相の反転領域（２
６，）　　の転送電極（図示せず）同士には同一電圧が
与えられ、他の位相の転送領域（２６２）　　の転送電
極（図示せず）同士には同一電圧が与えられ、各転送チ
ャンネル（２７）のゲート電極く図示せず）同士には同
一電位が与えられるようになされる。従って、出力部（
２１）における電極としては、水平出力レジスタ（２５
）の１の位相の転送領域（２６，）　　の転送電極、他
の位相の転送領域（２６□）の転送電極及び転送チャン
ネル（２７）のゲート電極の３種類の電極で構成される
。各垂直転送レジスタ（ＶＲＩ）　及び（ＶＲ２）　　
は、夫々第１の水平出力レジスタ（２５，）　　の各転
送領域（２６，）　及び（２６，）　　のストレージ部
（ｓ’ｒ、）及び（ＳＴ２）　　に（即ち水平ａカレジ
スタ（２５）の１／２ビツト毎のストレージ部に）結合
されるようになされる。

次に、この実施例の動作について、第２図（水平出力レ
ジスタ間の転送時のポテンシャル変化図）及び第３図（
タイミングチャート図）を参照して説明する。尚第２図
のポテンシャル変化は、第１図における■〜◎の転送径
路について示したものである。

先ず、垂直転送レジスタ（ＶＲ）　［：（ＶＲ，）、　
（ＶＲ，）　：］の第１の水平ラインの信号電荷（ｅ＋
□）、　（ｅ、□）を読み出すには、時刻ｔｏ　　（第
３図）で読み出しゲー）　（２３）をオンし、同時に水
平出力レジスタ（２５）の１の位相の転送領域（２６，
）　　、他の位相の転送領域（２６２）　　及び転送チ
ャンネル（２７）をオン（高レベル）とする。これによ
り、第２図Ａに示すように垂直転送レジスタ（ＶＲ，）
　　からの信号電荷（ｅ＋□）が第１の水平８カレジス
タ（２５，）　　の１の位相の転送領域（２６，）　　
のストレージ部（ＳＴＩ）　　、転送チャンネル（２７
）及び第２の水平出力レジスタ（２５２）　　の他の位
相の転送領域（２６２）　　のストレージ部（ＳＴ２）
　　ｉ、：転送され、垂直転送レジスタ（ＶＲ２）　か
らの信号電荷（ｅ、２）　　が第１の水平出力レジスタ
（２５，）　　の他の位相の転送領域（２６□）のスト
レージ部（ＳＴ２）　　に転送される。

次に、時刻１＋（第３図及び第２図Ｂ）及び時刻ｔｚ（
第３図及び第２図Ｃ〉で水平出力レジスタ（２５）の１
の位相の転送領域（２６）をオフ（低レベル）にした状
態で転送チャンネル（２７）をオンし、続いて転送チャ
ンネル（２７）及び他の位相の転送領域（２６□）をオ
ンした後、時刻ｔ３（第３図）で、水平出力レジスタ（
２５）の１の位相の転送領域（２６，）及び転送チャン
ネル（２７）を共にオフとして他の位相の転送領域（２
６２）　　をオンとする。これにより第２１１Ｄに示す
ように、一方の垂直転送レジスタ（ＶＲＩ）からの信号
電荷（ｅ、、）　　は第２の水平出力レジスタ（２５，
）　　の他の位相のストレージ部（ＳＴ２）　　に完全
に転送される。他方の垂直転送レジスタ（ＶＬ）　から
の信号電荷（ｅ＋□）　は第１の水平出力レジスタ（２
５，）の他の位相のストレージ部（ＳＴ、）　　に留ま
る。

次に、時刻１＜（第３図）で転送チャンネル（２７）を
オフとしたまま、１の位相の転送領域（２６，）　　を
オンとし、他の位相の転送領域（２６，）をオフとする
。これにより、第２図Ｅに示すように、各信号電荷（ｅ
、、）　及び（ｅ＋□）は夫々第１及び第２の水平出力
レジスタ（２５，）　　及び（２５２）　　の夫々の１
の位相のストレージ１（ＳＴ、）　　へ１７２ビツト転
送される。

次に、時刻ｊｓ＋ｔ６及び１１（第３図）で順次に転送
チャンネル（２７）をオン（第２図Ｆ参照）、他の位相
の転送領域（２６，）　　と共に１の位相の転送領域（
２６，）　をオフ（第２図Ｇ参照）、そして転送チャン
ネル（２７）と共に他の位相の転送領域（２６，）　　
をオンした後（第２図Ｈ参照）、時刻ｔｓ（第３図）で
１の位相の転送領域（２６，）　　と共に転送チャンネ
ル（２７）をオフとする。これにより、第２図１に示す
ように信号電荷（ｅ＋□）は第３の水平出力レジスタ（
２５３）　　の他の位相のストレージ部（ＳＴ２）　　
に、信号電荷（ｅ、、）　　は第２の水平出力レジスタ
（２５２）　　の他の位相のストレージ部（ＳＴ２）　
　に転送される。

次に、時刻ｔｓ（第３図〉で転送チャンネル（２７）を
オフとしたまま、１の位相の転送領域（２６，）　　を
オンとし、他の位相の転送領域（２６２）　　をオフと
することにより、第２図Ｊに示すように信号電荷（ｅ、
、）　　は第３の水平出力レジスタ（２５３）　　の１
の位相のストレージ部（ＳＴ、）　　に、信号電荷（ｅ
＋□）は第２の水平出力レジスタ（２５２）　　の１の
位相のストレージ部（ＳＴ＋）　　に夫々１７２ビツト
転送される。

次に、時刻ｔＩ。（第３図）で再び読み出しゲー）　（
２３）をオンし、同時に水平出力レジスタ（２５）の１
の位相及び他の位相の転送領域（２６，）　　及び（２
６２）をオンすることにより、第２図Ｒに示すように垂
直転送レジスタ（ＶＲＩ）、　（ＶＲ，）　からの第２
の水平ラインの信号電荷（ｅ２．）、　（８，２）　が
夫々第１の水平出力レジスタ（２５，）　　側に転送さ
れる。

次いで、時刻ｉ＋１＋　ｉ１２及びｔ＋３（第３図）で
、上記の時刻１．．１．及びｔ、と同様の電位を順次に
水平出力レジスタ（２５）及び転送チャンネル（２７）
に与える。これにより、最終的に第２図Ｎに示すように
、第１の水平ラインの信号電荷（ｅ、、）、　（ｅ、、
）が、第４及び第３の水平出力レジスタ（２５，）　　
及び（２５３）　　とに振り分けられ、即ちその（つ置
きの信号電荷（ｅ、、）が第４の水平出力レジスタ（２
５，）　　の他の位相の転送領域のストレージ部（ｓ’
ｒ、）　　に、他の１つ置きの信号電荷（ｅ、２）　　
が第３の水平出力レジスタ（２５，）　　の他の位相の
転送領域のストレージ部（ＳＴ２）　　に転送され、ま
た、第２の水平ラインの信号電荷（ｅ２□）、　（ｅ２
．）　　が第２及び第１の水平出力レジスタ（２５２＞
及び（２５，）　　に振り分けられ、即ちその１つ置き
の信号電荷（ｅ、、）　が第２の水平出力レジスタ（２
５□）　の他の位相の転送領域のストレージ部（ＳＴ、
）　　に、他の１つ置きの信号電荷（ｅ、、）　　が第
１の水平出力レジスタ（２５，）　　の他の位相の転送
領域のストレージ部（ＳＴ２）　　に夫々転送される。

これ以後は、１の位相及び他の位相の転送領域（２６，
）　　及び（２６，）　　に夫々２相の転送りロックφ
１及びφ２を供給して４本の水平□出力レジスタ（２５
）を駆動して各信号電荷（ｅ、、）、　（ｅ、＝）、　
（ｅ２．）、　（ｅ、２）を水平方向に転送されていく
。これら２水平ラインの出力は例えばマルチプレクサに
てシリアル変換（順序を補正）したのち、後段の信号処
理系に供給するようになされている。

かかる構成によれば、４本の水平出力レジスタ（２５，
）〜（２５４）　　を用いて２水平ラインの信号電荷（
ａｌｌ＋ｅ１２）　　と（ｅ２１＋ｅ２２）　を同時に
読み出すた必に、例えば全画素読み出しのイメージセン
サにおいて、従来の２本の水平出力レジスタで１水平ラ
インを読み出す場合に比して、見掛上の水平転送周波数
が１７２となり、その結果消費電力を半分に低減するこ
とができる。また、４本の水平出力レジスタ（２５）を
有するも、電極は３種類で済み、簡単な構造で出力部（
２１）を構成することができる。また水平転送の転送効
率に影響を与えることなく、水平出力レジスタ（２５）
間の転送を行うことができる。

そして、水平出力レジスタ（２５）間の電荷転送に際し
ては信号電荷（ｅ、、）、　（ｅ、２）、　（ｅ＝、）
、　（ｅ−２）　　等を混合することなく容易、且つ確
実に転送することができ、２水平ラインの信号を位相ず
れが生ずることなく同時に出力することができる。尚、
上側では、４本の水平出力レジスタを用いて２水平ライ
ンの信号電荷を同時に出力するようにしたが、これに限
らず、出力部（２１）を４本以上の水平出力レジスタ（
２５）で構成して２水平ライン以上の信号電荷を同時に
出力するようになすことも可能である。

又、本発明に係る出力部（２１）は前述したフレームト
ランスファ型、インターライントランスファ型、フレー
ムインターライン型等の固体撮像素子の出力部に適用で
きるものである。

〔発明の効果〕

本発明によれば、固体撮像素子において、その出力部を
４本以上の水平出力レジスタで構成して２水平ライン以
上の信号電荷を同時に出力することにより、見掛上の水
平転送周波数を低減し、消費電力の低減を図ることがで
きる。

また、各隣接する前段の水平出力レジスタの１の位相の
蓄積部と後段の水平出力レジスタの他の位相の蓄積部間
に転送チャンネルを形成するので、水平出力レジスタ間
の電荷転送を容易に行うことができると共に、信号電荷
を位相ずれすることなく各水平出力レジスタを通じて出
力することができる。

従って、特に小型化或は高解像度化された固体撮像素子
に適用して好適ならしめるものである。

【図面の簡単な説明】

第１図は本発明による固体撮像素子の要部を示す構成図
、第２図は水平出力レジスタ間の転送時のポテンシャル
変化図、第３図はタイミングチャート図、第４図〜第６
図は夫々固体撮像素子の原理的構成図である。 （ＶＲ，）　（ＶＲ２）は垂直転送レジスタ、（２１）
は出力部、（２５，）〜（２５，）　　は水平出力レジ
スタ、（２６，）　（２６，）は転送領域、（２７）は
転送チャンネルである。

Claims (1)

1. 【特許請求の範囲】 　各受光部からの信号電荷を垂直方向に転送し、水平ラ
   イン毎の信号電荷を出力部で読み出す固体撮像素子にお
   いて、 上記出力部は並列する４本以上の水平出力レジスタで構
   成されると共に、各隣接する前段の水平出力レジスタの
   １の位相の蓄積部と後段の水平出力レジスタの他の位相
   の蓄積部との間に転送チャンネルが形成され、 ２水平ライン以上の信号電荷を上記水平出力レジスタに
   より同時に読み出すことを特徴とする固体撮像素子。