JPH04229748A - メッセージパケットの経路選択方法および回路装置 - Google Patents

メッセージパケットの経路選択方法および回路装置

Info

Publication number
JPH04229748A
JPH04229748A JP3119021A JP11902191A JPH04229748A JP H04229748 A JPH04229748 A JP H04229748A JP 3119021 A JP3119021 A JP 3119021A JP 11902191 A JP11902191 A JP 11902191A JP H04229748 A JPH04229748 A JP H04229748A
Authority
JP
Japan
Prior art keywords
message
message packets
packet
transmitted
packets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3119021A
Other languages
English (en)
Inventor
Andreas Foglar
アンドレアス　フオグラー
Peter Rau
ペーター　ラウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH04229748A publication Critical patent/JPH04229748A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/555—Error detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、フィーダライン上で仮
想接続の経過中に非同期伝送方法に従って伝送され、そ
のつどの仮想接続を示すパケットヘッドを有するメッセ
ージパケットを、少なくとも２つの冗長性のスイッチン
グマトリックスを有するパケット交換装置を介して、こ
れと接続されているサービングラインへ向けて経路選択
するための方法であって、その際にフィーダラインの上
で仮想接続の経過中に伝送されるメッセージパケットの
各々に対して多重化により、冗長性のスイッチングマト
リックスの数に相応する数の同一のメッセージパケット
を有するメッセージパケット群が形成され、またその際
にメッセージパケット群のメッセージパケットの各々に
同一の、相い続くメッセージパケット群に対して変化す
る追加コードが添えられ、またメッセージパケット群の
メッセージパケットが別々に冗長性のスイッチングマト
リックスを介して、そのつどの仮想接続に対して考慮の
対象となるサービングラインへ向かう方向に伝送され、
またその際に冗長性のスイッチングマトリックスを介し
てのこのような伝送の後に、メッセージパケットにそれ
ぞれ添えられた追加コードを手掛りにして１つのメッセ
ージパケット群に属するメッセージパケットのただ１つ
が考慮の対象となるサービングラインへ向けて経路選択
される方法および回路装置に関する。
【０００２】
【従来の技術】この種の方法および回路装置は既にヨー
ロッパ特許出願公開第８９１０３７９８号明細書に提案
されている。
【０００３】この方法および回路装置では、メッセージ
パケットの誤りを有する伝送の際に、たとえば複数個の
６４メッセージパケットを含み得る全メッセージパケッ
ト‐サイクルの喪失が生じ得る。
【０００４】
【発明が解決しようとする課題】本発明の課題は、冒頭
に記載した種類の方法および回路装置であって、メッセ
ージパケットの可能な喪失を減少する方法および回路装
置を提供することにある。
【０００５】
【課題を解決するための手段】この課題は、本発明によ
れば、冒頭に記載した種類の方法において、それぞれメ
ッセージパケット群の最初のものとして誤りなしに伝送
されるメッセージパケットが経路選択され、また誤りを
有して伝送されるメッセージパケットに続くメッセージ
パケットは、それぞれより遅いスイッチングマトリック
スから伝送される、誤りを有して伝送されるメッセージ
パケットと等しいメッセージパケット群に属するメッセ
ージパケットが経路選択され終わるまで、中間記憶され
、その後に中間記憶されたメッセージパケットがより速
い列で経路選択されることにより解決される。
【０００６】冒頭に記載した種類の方法を実施するため
の回路装置は、各フィーダラインに対して処理装置を、
また各サービングラインに対して評価装置を有し、その
際にこの回路装置は、本発明により、そのつどの評価装
置から、それぞれそのメッセージパケット群の最初のも
のとして伝送されているメッセージパケットが経路選択
されており、また誤りを有して伝送されるメッセージパ
ケットに相い続くメッセージパケットは中間メモリ内に
記憶されており、またそれぞれより遅いスイッチングマ
トリックスから伝送される、そのつどの誤りを有して伝
送されるメッセージパケットと等しいメッセージパケッ
ト群に属するメッセージパケットがそのつどのサービン
グラインに経路選択されており、また中間メモリ内に記
憶されたメッセージパケットがそのつどのサービングラ
インに、それらが中間メモリ内に記憶された順序と等し
い順序で経路選択されていることを特徴とする。
【０００７】
【作用効果】本発明による方法は、それぞれより遅いス
イッチングマトリックスからのメッセージパケットを待
った後に後続のメッセージパケットの不出現が、それが
それぞれより速いスイッチングマトリックスを介して既
に伝送されたにもかかわらず、少なくともこのメッセー
ジパケットの喪失に通じなければならなくないという利
点をもたらす。この方法ではそれぞれ最も速く伝送スイ
ッチングマトリックスを介して伝送が行われ、従って一
方ではジッタが、また他方では交換装置内の通過時間が
最小化される。この方法ではメッセージパケットの喪失
の減少が、既に提案されている方法にくらべて３ないし
５のオーダーで期待し得る。
【０００８】この方法の他の実施態様では、固定された
数の相い続くメッセージパケットがメッセージパケット
‐サイクルを形成し、また中間記憶された各メッセージ
パケットが遅くとも、メッセージパケット‐サイクルの
最小伝送継続時間に相当する時間の後に経路選択される
。
【０００９】この措置は、それぞれ相い続くメッセージ
パケット‐サイクルのそれぞれ等しい追加コードを有す
るメッセージパケットの間の非一義性が回避されるとい
う利点をもたらす。
【００１０】本発明による回路装置は、冗長性に構成さ
れたメッセージ交換装置を介してメッセージパケットを
経路選択するための回路技術的費用がわずかであるとい
う利点をもたらす。
【００１１】この回路装置の別の実施態様では、複数個
の相い続くメッセージパケットがメッセージパケット‐
サイクルを形成し、また中間記憶された各メッセージパ
ケットが遅くとも、メッセージパケット‐サイクルの最
小伝送継続時間に相当する時間の後にメモリから読出さ
れ、また経路選択され。
【００１２】このような回路装置は、それぞれ相い続く
メッセージパケット‐サイクルに属し、それぞれ等しい
追加コードを有するメッセージパケットの間の非一義性
が回避されるという利点をもたらす。
【００１３】
【実施例】以下、本発明を、理解に必要な範囲内で、図
面に示されている実施例により一層詳細に説明する。図
１にはパケット交換装置ＰＶＥの概要が示されており、
このパケット交換装置には多数のフィーダラインＥ１な
いしＥｎおよび多数のサービングラインＡ１ないしＡｎ
が接続されている。これらのうち図１には単にフィーダ
ラインＥ１およびＥｎおよびサービングラインＡ１およ
びＡｎが示されている。フィーダラインおよびサービン
グライン上でそれぞれメッセージパケットの伝送が仮想
接続の経過中に非同期の伝送法（“非同期トランスファ
‐モード”）に従って行われる。メッセージパケットは
、それぞれそのつどの仮想チャネル番号を有するパケッ
トヘッドならびに情報部分を有する固定の長さのパケッ
トであってよい。ＶＣＩと呼ばれるそのつどの仮想チャ
ネル番号は、仮想接続に相応して、考慮の対象であるサ
ービングラインＡのどれに向けてそのつどのメッセージ
パケットが伝送されるかを決定する。情報部分のなかで
は本来のメッセージ信号の伝送が行われる。その際にメ
ッセージ信号とは、データおよびテキスト信号ならびに
ディジタル形態での音声および画像信号を意味するもの
とする。さらに、メッセージパケットにそのつどのメッ
セージパケットの先行の信号状態列により形成されてい
る検査情報がそれぞれ添えられていてよい。
【００１４】図１から明らかなように、フィーダライン
Ｅ１ないしＥｎの各々に処理装置ＢＨＥが対応付けられ
ている。たとえばヨーロッパ特許出願公開第Ａ８９１０
３７９８号明細書に提案されているこの処理装置ＢＨＥ
は、そのつどのフィーダラインＥを介して伝送される仮
想接続に付属のメッセージパケットに、それぞれそのつ
どの仮想接続の相い続くメッセージパケットに対して変
化する追加コードを添える。追加コードは、各仮想接続
に対して個々に接続構成の経過中に固定された初期値に
セットされ、また相い続く各メッセージパケットに対し
てインクレメントされる列番号から成っている。
【００１５】複数個のたとえば６４の相い続くメッセー
ジパケットが１つのメッセージパケット‐サイクルを形
成し得る。その場合、列番号は好ましくは、１つのメッ
セージパケット‐サイクルがメッセージパケットを含ん
でいる数に相当する状態の数をとり得る。処理装置ＢＨ
Ｅは、追加コードを補足されたメッセージパケットから
、以下ではメッセージパケット群と呼ばれる２つの等し
いメッセージパケットを形成し、またこれらをパケット
交換装置ＰＶＥの２つの冗長性のスイッチングマトリッ
クスＫＶ１およびＫＶ２に導く。図１には、スイッチン
グマトリックスＫＶ１により、両スイッチングマトリッ
クスＫＶがそれぞれ多数の互いに接続されているスイッ
チモジュールＳＭを有していてよいことが示されている
。このようなスイッチングマトリックスＫＶの構成およ
び作用の仕方は既に知られているので、以下ではその詳
細には立ち入らないことにする。
【００１６】スイッチングマトリックスＫＶの各々は多
数の出力線Ｌ１１…Ｌ１ｍ、Ｌ２１…Ｌ２ｍを有する。 その際にそれぞれスイッチングマトリックスＫＶ１の出
力線Ｌ１およびスイッチングマトリックスＫＶ２の出力
線Ｌ２は共通に分離した評価装置ＡＷＥに導かれている
。これらの評価装置ＡＷＥはそれぞれサービングライン
Ａ１ないしＡｎの１つと接続されている。このような評
価装置ＡＷＥは、両スイッチングマトリックスＫＶを介
して伝送されるメッセージパケットを受け入れ、またメ
ッセージパケットにそれぞれ添えられた追加コードの以
下でまた一層詳細に説明される評価により、１つのメッ
セージパケット群に属するメッセージパケットのただ１
つを、対応付けられているサービングラインＡに与える
。
【００１７】いま説明されたパケット交換装置ＰＶＥに
関してなお指摘すべきこととして、これは確かに図１に
よれば２つの冗長性のスイッチングマトリックスを有す
る。しかし、冗長性のスイッチングマトリックスの数は
各スイッチングマトリックスの故障確率とパケット交換
装置の利用度の必要とされる値とに関係して相応に高め
られていてよい。
【００１８】図２には、図１中に示されている評価装置
ＡＷＥの１つの可能な構成が示されている。そのつどの
出力線Ｌ１、Ｌ２を介して伝送されるメッセージパケッ
ト群のメッセージパケットは先ずそれぞれ符号Ｓ１およ
びＳ２を付されているインタフェース装置を通過する。 このインタフェース装置のなかでそれぞれ、メッセージ
パケットの開始の認識と、評価装置ＡＷＥが駆動される
システムクロックとの受信されたメッセージパケットの
同期化とが行われる。さらに、このインタフェース装置
のなかでそれぞれ誤りのない伝送に関する伝送されたメ
ッセージパケットの検査が行われ、その際に、メッセー
ジパケットに検査情報がそれぞれ添えられている場合に
は、この検査情報を手掛かりにして検査が行われ得る。 このような誤りのない伝送が存在していると、インタフ
ェース装置Ｓ１からまさに検査されたメッセージパケッ
トが中間レジスタＺＲ１に供給される。相応の仕方でイ
ンタフェース装置Ｓ２は誤りのない伝送の際にまさに検
査されたメッセージパケットを中間レジスタＺＲ２に供
給する。誤りなしに伝送された各メッセージパケットか
ら、それぞれそのつどの仮想接続に付属のチャネル番号
ＶＣＩと、入力側のパケット交換装置ＰＶＥの処理装置
ＢＨＥから連続的に予め与えられる列番号とを有するパ
ケットヘッドが追加的に選択回路ＡＳに供給される。そ
のつどのパケットヘッドは選択回路ＡＳから、たとえば
マイクロプロセッサにより形成されていてよくまた中断
矢印により示されているようにパケット交換装置ＰＶＥ
の上位の制御装置（詳細には図示せず）と接続されてい
る制御装置ＭＰに供給される。そのつどのパケットヘッ
ドのなかに含まれている仮想チャネル番号ＶＣＩはメモ
リＳＰに供給され、またそこで特にそのつどの仮想接続
の構成の経過中に固定された初期値にセットされる接続
個別の列番号が記憶されている多数のメモリセルをアド
レス指定する役割をする。そのつどアドレス指定された
メモリセルのメモリ内容は制御装置ＭＰのなかに受け入
れられ、またまさに動作中のメッセージパケットの列番
号が接続個別のメモリ場所からのそのつどの列番号と比
較される。
【００１９】制御装置ＭＰが、選択回路ＡＳから供給さ
れたそのつどの列番号が最後に経路選択されたメッセー
ジパケット上のすぐ後続の列番号であることを確認する
と、制御装置ＭＰは選択回路ＡＳからパケットヘッドに
より一緒に導かれた、どのスイッチングマトリックスか
らそのつどのメッセージパケットが伝送されたかを示す
追加情報を手掛りとして、当該の中間レジスタＺＲ１、
ＺＲ２からそのつどのデータセレクターＤＷ１、ＤＷ２
を経てバッファメモリＰＳＰへのそのつどのメッセージ
パケットの経路選択を生じさせる。
【００２０】制御装置ＭＰが、まさに動作中のメッセー
ジパケットが、１つのメッセージパケット‐サイクルの
なかで既に１つのメッセージパケットが中間レジスタＺ
Ｒ１、ＺＲ２から経路選択された列番号を有することを
確認すると、このメッセージパケットは既に経路選択さ
れたメッセージパケットのコピーとみなされ、また中間
レジスタＺＲ１、ＺＲ２から経路選択されず、その際に
それはそれぞれ後続のメッセージパケットにより重ね書
きされる。
【００２１】それに対して制御装置ＭＰが、選択回路Ａ
Ｓから供給されたそのつどの列番号がすぐ後続の列番号
に後続する列番号であることを確認すると、制御装置Ｍ
Ｐは、まさに動作中のメッセージパケットがそのつどの
中間レジスタＺＲ１、ＺＲ２から付属のデータセレクタ
ーＤＷ１、ＤＷ２を経て中間メモリＺＳＰ１、ＺＳＰ２
のなかに記憶されるようにする。その際に制御装置ＭＰ
はそのつどの仮想接続に対するそのつどの誤りを有する
メッセージパケットの列番号をメモリＳＰのなかに記憶
させる。
【００２２】中間レジスタＺＲから経路選択された各メ
ッセージパケットに対して、アドレスとして仮想チャネ
ル番号ＶＣＩを有するメモリＳＰのなかに、それぞれ伝
送されたメッセージパケットに相応する列番号が接続個
別のメモリセルのなかに記憶される。その際にそのつど
の列番号はインクレメントされていてよく、それによっ
てそのつどのすぐ後続のメッセージパケットの確認がそ
のつどの列番号の比較に制限される。この際にメッセー
ジパケットは、まさに伝送されるメッセージパケットに
より一緒に導かれる列番号と最後にそのつどの仮想接続
に対してメモリＳＰのなかに記憶された列番号との比較
が合致を生ずるならば、最後に経路選択されたメッセー
ジパケットへのそれぞれすぐ後続のメッセージパケット
である。
【００２３】いまそのつどの誤りを有するメッセージパ
ケットがそれぞれより遅いスイッチングマトリックスＫ
Ｖから誤りなしに伝送されると、このメッセージパケッ
トはデータセレクターＤＷ１、ＤＷ２を介して直接にバ
ッファメモリＰＳＰに経路選択され、またそのつどの仮
想接続に付属の中間記憶されたメッセージパケットはよ
り速い列で、最も長くそのつどの中間メモリＺＳＰのな
かに滞留するメッセージパケットで開始して、バッファ
メモリＰＳＰに経路選択される。
【００２４】バッファメモリＰＳＰは受け入れられたメ
ッセージパケットをその書込みの順序でそのつどの評価
装置ＡＷＥと接続されているサービングラインＡに経路
選択し、その際にそれはパケット交換装置ＰＶＥの内部
を支配する伝送速度をそれにくらべて低いそのつどのサ
ービングラインＡ上の伝送速度に適合させる。
【００２５】この経路選択の際にメッセージパケットは
変換器ＣＯＮＶを通過し、そのなかでメッセージパケッ
トに入力側の処理装置ＢＨＥのなかで添えられた追加コ
ードが除去される。
【００２６】それぞれ相い続くメッセージパケット‐サ
イクルからの等しい列番号を有するメッセージパケット
の間の非一義性は、誤りを有するメッセージパケットの
放棄のもとに後続の中間記憶されたメッセージパケット
が遅くとも１つのメッセージパケット‐サイクルの最小
伝送継続時間に相応する継続時間の後に当該のサービン
グラインＡに経路選択されることによって、回避され得
る。そのつどの中間メモリＺＳＰ１、ＺＳＰ２のなかの
中間記憶されたメッセージパケットの滞留時間の監視は
たとえば、そのつどの誤りを有するメッセージパケット
の列番号と一緒にカウンタがメッセージパケット‐サイ
クルのなかに含まれているメッセージパケットの数に相
応する値にセットされることにより行われ得る。その際
にカウンタは最小のメッセージパケット‐列周波数に相
応するクロックでデクレメントされ、また最小のカウン
タ状態の到達の際にそのつどの中間メモリＺＳＰ１、Ｚ
ＳＰ２からの中間記憶されたメッセージパケットの読出
しが行われる。
【００２７】中間メモリＺＳＰはそれぞれ相い異なる仮
想接続からのメッセージパケットを受け入れ得る。相い
異なる仮想接続に対してはそれぞれ他のスイッチングマ
トリックスＫＶはそれぞれ最も速いスイッチングマトリ
ックスＫＶであってよい。図２による実施例では各スイ
ッチングマトリックスＫＶに対して１つの中間メモリＺ
ＳＰが設けられている。
【００２８】しかしここではっきり述べておくべきこと
として、バッファメモリＰＳＰは中間メモリＺＳＰ１、
ＺＳＰ２の省略の際には、当該のサービングラインＡに
経路選択されるべき順序でメッセージパケットがバッフ
ァメモリＰＳＰに書込まれるように構成されていてよい
。その際にメッセージパケットが欠けていると、このメ
ッセージパケットはいくら長くても、メッセージパケッ
ト‐サイクルの最小伝送時間に相応する時間にわたり待
たされ、それぞれより遅いスイッチングマトリックスＫ
Ｖから伝送され、その際に適時に伝送されたそのつどの
欠けたメッセージパケットは遅れなしに当該のサービン
グラインＡに経路選択され、またバッファメモリＰＳＰ
のなかに中間記憶されたメッセージパケットは最短可能
な列で当該のサービングラインＡに経路選択される。 欠けているメッセージパケットの前の順番で現れるメッ
セージパケットは既に伝送され得るので、この実施例で
はバッファメモリＰＳＰに対して、１つのメッセージパ
ケット‐サイクルのなかに含まれているメッセージパケ
ットの数に相応するメモリ場所の数で十分である。
【００２９】最後になお言及すべきこととして、中間メ
モリＺＳＰまたはバッファメモリＰＳＰは本来のメモリ
に対して並列に位置する待ちリスト（レジスタファイル
）により管理され得る。その場合、待ちリストのなかに
、そのつどの仮想接続により占められるメモリ場所がマ
ークされる。そのつどの仮想接続に対して欠けているメ
ッセージパケットが経路選択されていると、この仮想接
続に付属の中間記憶されたメッセージパケットはそれぞ
れマーキングビットのセッティングにより追加的にマー
クされ、それに基づいてこうしてマークされたメッセー
ジパケットが最も長く中間記憶されたメッセージパケッ
トで開始して最短可能な列で当該のサービングラインＡ
に経路選択される。
【図面の簡単な説明】
【図１】本発明が応用されているパケット交換装置ＰＶ
Ｅのブロック回路図。
【図２】本発明による方法が実現されている評価装置Ａ
ＷＥの構成を示すブロック回路図。
【符号の説明】
Ａ　　　　サービングライン ＡＳ　　　　選択回路 ＡＷＥ　　　　評価装置 ＢＨＥ　　　　処理装置 ＣＯＮＶ　　　　変換器 ＤＷ　　　　データセレクター Ｅ　　　　フィーダライン ＫＶ　　　　スイッチングマトリックスＬ　　　　出力
線 ＭＰ　　　　制御装置 ＰＳＰ　　　　バッファメモリ ＰＶＥ　　　　パケット交換装置 Ｓ　　　　インタフェース装置 ＳＭ　　　　スイッチモジュール ＳＰ　　　　メモリ ＺＳＰ　　　　中間メモリ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　フィーダライン（Ｅ１…Ｅｎ）上で仮
    想接続の経過中に非同期伝送方法に従って伝送され、そ
    のつどの仮想接続を示すパケットヘッドを有するメッセ
    ージパケットを、少なくとも２つの冗長性のスイッチン
    グマトリックス（ＫＶ）を有するパケット交換装置（Ｐ
    ＶＥ）を介して、これと接続されているサービングライ
    ン（Ａ１…Ａｎ）へ向けて経路選択するための方法であ
    って、その際にフィーダライン（Ｅ１…Ｅｎ）の上で仮
    想接続の経過中に伝送されるメッセージパケットの各々
    に対して多重化により、冗長性のスイッチングマトリッ
    クス（ＫＶ）の数に相応する数の同一のメッセージパケ
    ットを有するメッセージパケット群が形成され、またそ
    の際にメッセージパケット群のメッセージパケットの各
    々に同一の相い続くメッセージパケット群に対して変化
    する追加コードが添えられ、またメッセージパケット群
    のメッセージパケットが別々に冗長性のスイッチングマ
    トリックス（ＫＶ）を介して、そのつどの仮想接続に対
    して考慮の対象となるサービングライン（Ａ１…Ａｎ）
    へ向かう方向に伝送され、またその際に冗長性のスイッ
    チングマトリックス（ＫＶ）を介してのこのような伝送
    の後に、メッセージパケットにそれぞれ添えられた追加
    コードを手掛りにして１つのメッセージパケット群に属
    するメッセージパケットのただ１つが考慮の対象となる
    サービングライン（Ａ１…Ａｎ）へ向けて経路選択され
    る方法において、それぞれメッセージパケット群の最初
    のものとして誤りなしに伝送されるメッセージパケット
    が経路選択され、また誤りを有して伝送されるメッセー
    ジパケットに続くメッセージパケットは、それぞれより
    遅いスイッチングマトリックス（ＫＶ）から伝送される
    、誤りを有して伝送されるメッセージパケットと等しい
    メッセージパケット群に属するメッセージパケットが経
    路選択され終わるまで、中間記憶され、その後に中間記
    憶されたメッセージパケットがより速い列で経路選択さ
    れることを特徴とするメッセージパケットの経路選択方
    法。
  2. 【請求項２】　　固定された数の相い続くメッセージパ
    ケットがメッセージパケット‐サイクルを形成し、また
    中間記憶された各メッセージパケットが遅くとも、メッ
    セージパケット‐サイクルの最小伝送継続時間に相当す
    る時間の後に経路選択されることを特徴とする請求項１
    記載の方法。
  3. 【請求項３】　　フィーダライン（Ｅ１…Ｅｎ）上で仮
    想接続の経過中に非同期伝送方法に従って伝送され、そ
    のつどの仮想接続を示すパケットヘッドを有するメッセ
    ージパケットを、少なくとも２つの冗長性のスイッチン
    グマトリックス（ＫＶ）を有するパケット交換装置（Ｐ
    ＶＥ）を介して、これと接続されているサービングライ
    ン（Ａ１…Ａｎ）へ向けて経路選択するための回路装置
    であって、その際にフィーダライン（Ｅ１…Ｅｎ）の各
    々に処理装置（ＢＨＥ）が対応付けられており、この処
    理装置（ＢＨＥ）が一方ではそのつどのフィーダライン
    （Ｅ１…Ｅｎ）を介して伝送されるメッセージパケット
    に、相い続くメッセージパケット群に対して変化するそ
    れぞれ追加コードを添え、また他方では追加コードを補
    足されたメッセージパケットから、冗長性のスイッチン
    グマトリックス（ＫＶ）の数に相応する数の、スイッチ
    ングマトリックス（ＫＶ）に供給されている同一のメッ
    セージパケットを有するそれぞれ１つのメッセージパケ
    ット群を形成し、またその際にサービングライン（Ａ１
    …Ａｎ）の各々に評価装置（ＡＷＥ）が対応付けられて
    おり、この評価装置（ＡＷＥ）が冗長性のスイッチング
    マトリックス（ＫＶ）を介して伝送されるメッセージパ
    ケットを受け入れ、またメッセージパケットにそれぞれ
    添えられた追加コードおよび、場合によっては、処理装
    置（ＢＨＥ）からまさにそのつどの仮想接続に対するメ
    ッセージパケット群の形成の際に利用され、利用に供さ
    れる追加コードを手掛りにして、１つのメッセージパケ
    ット群に属するメッセージパケットのただ１つを、対応
    付けられているサービングライン（Ａ１…Ａｎ）に与え
    る回路装置において、そのつどの評価装置（ＡＷＥ）か
    ら、それぞれそのメッセージパケット群の最初のものと
    して伝送されているメッセージパケットが経路選択され
    ており、また誤りを有して伝送されるメッセージパケッ
    トに相い続くメッセージパケットはメモリ（ＺＳＰ）内
    に記憶されており、またそれぞれより遅いスイッチング
    マトリックス（ＫＶ）から伝送される、そのつどの誤り
    を有して伝送されるメッセージパケットと等しいメッセ
    ージパケット群に属するメッセージパケットがそのつど
    のサービングライン（Ａ１…Ａｎ）に経路選択されてお
    り、またメモリ（ＺＳＰ）内に記憶されたメッセージパ
    ケットがそのつどのサービングライン（Ａ１…Ａｎ）に
    、それらがメモリ（ＺＳＰ）内に記憶された順序と等し
    い順序で経路選択されていることを特徴とするメッセー
    ジパケットの経路選択回路装置。
  4. 【請求項４】　　複数個の相い続くメッセージパケット
    が１つのメッセージパケット‐サイクルを形成し、また
    中間記憶された各メッセージパケットが遅くとも、メッ
    セージパケット‐サイクルの最小伝送継続時間に相当す
    る時間の後にメモリ（ＺＳＰ）から読出され、また経路
    選択されていることを特徴とする請求項３記載の回路装
    置。
JP3119021A 1990-04-27 1991-04-24 メッセージパケットの経路選択方法および回路装置 Withdrawn JPH04229748A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AT90108054.9 1990-04-27
EP90108054A EP0453606B1 (de) 1990-04-27 1990-04-27 Verfahren und Schaltungsanordnung zur Reduzierung des Verlustes von Nachrichtenpaketen, die über eine Paketvermittlungseinrichtung übertragen werden

Publications (1)

Publication Number Publication Date
JPH04229748A true JPH04229748A (ja) 1992-08-19

Family

ID=8203921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3119021A Withdrawn JPH04229748A (ja) 1990-04-27 1991-04-24 メッセージパケットの経路選択方法および回路装置

Country Status (6)

Country Link
US (1) US5222063A (ja)
EP (1) EP0453606B1 (ja)
JP (1) JPH04229748A (ja)
AT (1) ATE111277T1 (ja)
CA (1) CA2041190A1 (ja)
DE (1) DE59007068D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531402A (ja) * 2010-04-07 2013-08-01 エフティーエス コンピューターテクニク ジーエムビーエイチ フォールトトレラントなタイムトリガ方式のリアルタイム通信のための方法および装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0512141A1 (de) * 1991-05-07 1992-11-11 Siemens Aktiengesellschaft Verfahren zur Vermittlung von ATM-Nachrichtenzellenströmen hoher Bitrate über eine Vermittlungseinrichtung niedrigerer Bitrate
GB2258366B (en) * 1991-08-02 1995-03-29 Plessey Telecomm An ATM switching arrangement
US5402426A (en) * 1992-04-23 1995-03-28 Siemens Aktiengesellschaft Method and arrangement for checking the observance of prescribed transmission bit rates in an ATM switching equipment
SE516073C2 (sv) * 1993-02-15 2001-11-12 Ericsson Telefon Ab L M Sätt för hantering av redundanta väljarplan i paketväljare och paketväljare för utförande av sättet
SE515421C2 (sv) * 1993-02-15 2001-07-30 Ericsson Telefon Ab L M Sätt för hantering av redundanta väljarplan i paketväljare och väljare för utförande av sättet
US5377181A (en) * 1993-04-19 1994-12-27 Linear Switch Corp. Signal switching system
JP2629568B2 (ja) * 1993-07-30 1997-07-09 日本電気株式会社 Ａｔｍセル交換方式
JP2847611B2 (ja) * 1993-09-01 1999-01-20 富士通株式会社 セル消失防止制御方式
DE19653123C2 (de) * 1996-12-19 1998-10-29 Siemens Ag Übertragung einer langen Folgenummer in einer Nachrichtenzelle mit Platz nur für eine kurze Folgenummer
DE19713049C2 (de) * 1997-03-27 1999-07-15 Siemens Ag Verfahren zur Ermittlung der Differenz der Übertragungsdauer zwischen redundanten Übertragungswegen
ATE389994T1 (de) * 1997-03-27 2008-04-15 Nokia Siemens Networks Gmbh Redundantes übertragungssystem mit vermeidung von zellwiederholungen
ATE389995T1 (de) 1997-03-27 2008-04-15 Nokia Siemens Networks Gmbh Redundantes übertragungssystem mit abschaltung einer übertragungsstrecke fehlerhaften übertragungsverhaltens
DE19713066C1 (de) * 1997-03-27 1998-10-22 Siemens Ag Verfahren zum frühzeitigen Umschalten zwischen redundanten Übertragungsstrecken
EP0868103A3 (de) 1997-03-27 2002-10-16 Siemens Aktiengesellschaft Annahme von Verbindungen niedriger Priorität, insbesondere non-real-time (NRT)-Verkehr, von nur einem redundanter Übertragungswege
US6411599B1 (en) * 1998-05-29 2002-06-25 International Business Machines Corporation Fault tolerant switching architecture
US6894970B1 (en) * 2000-10-31 2005-05-17 Chiaro Networks, Ltd. Router switch fabric protection using forward error correction
US6687700B1 (en) * 2000-11-09 2004-02-03 Accenture Llp Communications system for supporting inter-dependent data messages

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1159090B (it) * 1982-09-01 1987-02-25 Italtel Spa Rete di commutazione pcm ridondata a ripartizione di traffico
US4734907A (en) * 1985-09-06 1988-03-29 Washington University Broadcast packet switching network
JPH0683261B2 (ja) * 1987-05-26 1994-10-19 富士通株式会社 ヘッダ駆動形パケット交換機
GB8720605D0 (en) * 1987-09-02 1987-10-07 British Telecomm Communications switch
DE3742748A1 (de) * 1987-12-17 1989-07-06 Philips Patentverwaltung Koppelfeld und koppelfeldsteuerung fuer einen vermittlungsknoten eines breitband-vermittlungssystems
JPH01165246A (ja) * 1987-12-22 1989-06-29 Oki Electric Ind Co Ltd パケット交換方式
ATE107452T1 (de) * 1989-03-03 1994-07-15 Siemens Ag Verfahren und schaltungsanordnung zum weiterleiten von auf zubringerleitungen übertragenen nachrichtenpaketen über eine paketvermittlungseinrichtung.
US4991168A (en) * 1989-05-08 1991-02-05 At&T Bell Laboratories Concurrent multi-stage network control arrangement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531402A (ja) * 2010-04-07 2013-08-01 エフティーエス コンピューターテクニク ジーエムビーエイチ フォールトトレラントなタイムトリガ方式のリアルタイム通信のための方法および装置

Also Published As

Publication number Publication date
DE59007068D1 (de) 1994-10-13
US5222063A (en) 1993-06-22
EP0453606A1 (de) 1991-10-30
ATE111277T1 (de) 1994-09-15
CA2041190A1 (en) 1991-10-28
EP0453606B1 (de) 1994-09-07

Similar Documents

Publication Publication Date Title
JPH04229749A (ja) メッセージパケットの経路選択方法および回路装置
KR0155554B1 (ko) 가변 길이 셀을 전송하기 위한 통신 스위칭장치 및 방법
EP0289248B1 (en) Programmable protocol engine
US4670871A (en) Reliable synchronous inter-node communication in a self-routing network
US5222063A (en) Method and circuit arrangement for reducing the loss of message packets that are transmitted via a packet switching equipment
US5500851A (en) Fixed-length packet switching system adapted for function test
JP2935528B2 (ja) 供給線路へ伝送された情報パケットをパケット交換装置を介して転送する方法および回路装置
US5140582A (en) Packet switching system having bus matrix switch
JPH06177907A (ja) セル伝送方法及び回路装置
JPH0223109B2 (ja)
KR0157989B1 (ko) Atm 교환기
WO1988004870A1 (en) Enhanced efficiency batcher-banyan packet switch
US4907220A (en) Process for the establishment of virtual connections passing through switching matrices of a multi-stage switching system
EP0339809B1 (en) An asynchronous time division network
KR950704887A (ko) 자료 패킷 식별장치
US4897840A (en) Method and apparatus for controlling the error correction within a data transmission controller given data read from moving peripheral storages, particularly disk storages, of a data processing system
EP0683949A1 (en) A method for handling redundant switching planes in packet switches and a switch for carrying out the method
JPH04234247A (ja) Ａｔｍ交換装置による通信セルの受け入れ、伝達方法および回路装置
EP0600581A2 (en) Multiprocessor system transferring abnormality detection signal generated in networking apparatus back to processor in parallel with data transfer route
JP2824483B2 (ja) Ａｔｍ交換機におけるスイッチ診断方式
EP0477242B1 (en) Data switching nodes
US6990095B2 (en) Self-routing data switching system
JPH0653942A (ja) メッセージ切換えシステムにおけるメッセージのエラー訂正コードを生成および検査する装置
JPH07183897A (ja) 空間分割交換マトリクスの入力へ接続するための入力待ち行列システム
SU968798A1 (ru) Устройство дл сопр жени

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980711