JPH04229765A

JPH04229765A - 画像処理装置

Info

Publication number: JPH04229765A
Application number: JP3155756A
Authority: JP
Inventors: Yoshihiko Hirota; 好彦廣田; Katsuaki Tajima; 田島　克明
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1990-11-30
Filing date: 1991-05-29
Publication date: 1992-08-19
Anticipated expiration: 2016-08-20
Also published as: US5604825A; JP3200873B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、原画像を縮小又は拡大
するための変倍処理を行う画像処理装置に関し、特に拡
大時のデータ補正に特徴を有する。

【０００２】

【従来の技術】例えばデジタル複写機には、原稿を画素
に細分化して読み取った画像データに対して、操作パネ
ルから設定された複写倍率に応じて変倍処理を加える画
像処理装置が組み込まれている。

【０００３】一般には、変倍処理として、原画像を縮小
する場合は画素（厳密には画素の濃淡や色調を示す情報
）を間引き、原画像を拡大する場合は画素を重複させる
処理が行われる。

【０００４】すなわち、変倍の方向を読み取りの主走査
方向として、変倍処理では、変倍率が例えば「０．５」
であれば、主走査方向に並ぶ画素を１個おきに間引く。また、変倍率が「３」であれば、同じ画素を主走査方向
に３個ずつ並べるように各画素を重複させる。

【０００５】なお、本明細書において、重複数とは、変
倍処理によって並んだ同じ濃度の画素の総数をいうもの
とする。したがって、例えば元の画素に３個の画素が加
えられて同じ画素が４個並ぶ場合の重複数は「４」とな
る。

【０００６】さて、上述の変倍処理によって画像の拡大
を行うと、拡大倍率が大きくなるほど画像品位が低下す
ることが知られている。

【０００７】つまり、濃度の異なる画素が隣接している
とき、濃い画素及び淡い画素がそれぞれ重複されること
によって濃淡の不連続が目立つことになる。すなわち拡
大画像の階調性が損なわれる。特に、画像データに対し
て、文字などの輪郭を鮮明にするためのエッジ強調処理
を加えた場合には、濃淡の境目の画素が極端に淡くなる
いわゆる白抜けが生じる。

【０００８】そこで、通常は、変倍処理後の画像データ
に対し、濃淡をぼかすためのスムージング処理（平滑化
処理）が加えられる。スムージング処理によって、各画
素の濃度は、所定のマトリクスサイズのスムージングフ
ィルタに対応した複数の画素の加算平均濃度に変換され
、これによって拡大画像の階調性の低下が抑えられる。

【０００９】このようなスムージング処理に際して、ス
ムージングフィルタのマトリクスサイズを一定とすると
、拡大の倍率（変倍率）の大小によって、濃度の平滑化
に過不足が生じることになる。平滑化の度合いが過度に
なると画像の解像度が低下してしまう。

【００１０】したがって、従来の画像処理装置は、特開
昭６３ー２０９２７４号公報に示されているように、ス
ムージング処理の最適化を図るために、互いにマトリク
スサイズの異なるスムージングフィルタを変倍率に応じ
て使い分けるように構成されている。

【００１１】

【発明が解決しようとする課題】ところで、変倍率が「
２」、「３」、「４」…などの整数ではなく、「１．４
」や「３．５」などの小数の場合は、変倍処理における
画素の重複数が一律ではない。

【００１２】つまり、変倍率が「３．５」であれば、変
倍処理では、例えば奇数番目の画素は重複数を「３」と
し、偶数番目の画素は重複数を「４」とすることによっ
て、疑似的に画像を３．５倍に拡大する。

【００１３】しかしながら、従来においては、指定され
た変倍率に基づいて最適のスムージングフィルタが選択
されるものの、変倍率に対して、スムージングフィルタ
のマトリクスサイズ（以下、「フィルタサイズ」という
ことがある）が一義的に決定されていた。つまり、どの
画素に対しても、選択された１つのスムージングフィル
タによって一律のスムージング処理が加えられていた。

【００１４】このため、変倍率が小数の場合には、重複
数の小さい画素については、スムージング処理のフィル
タサイズが過大であったり、逆に重複数の大きい画素に
ついては、フィルタサイズが過小となることが多いとい
う問題があった。すなわち重複数の大小によって平滑化
の過不足が生じ、拡大画像の階調性又は解像度が損なわ
れるという問題があった。

【００１５】本発明は、上述の問題に鑑み、拡大時の変
倍率が整数であるか否かに係わらず、適切なスムージン
グ処理を行うことによって画質の低下を防止することの
できる画像処理装置を提供することを目的としている。

【００１６】請求項２の発明は、原画像において同一濃
度の画素が隣接した場合であっても重複数を正確に判別
することを目的としている。

【００１７】請求項３の発明は、変倍率に応じて適切な
マトリクスサイズのスムージングフィルタを選択し、ス
ムージング処理の最適化を図ることを目的としている。

【００１８】

【課題を解決するための手段】上述の課題を解決するた
め、請求項１の発明に係る装置は、原画像を拡大するた
めに変倍率に応じて画素を重複させる変倍処理手段を有
した画像処理装置において、前記変倍処理手段から出力
された画像データに対して、画素毎にその重複数に応じ
て選択したマトリクスサイズのスムージングフィルタに
よって平滑化を行うスムージング処理手段を有してなる
。

【００１９】請求項２の発明に係る装置は、前記スムー
ジング処理手段が、変倍率を表す倍率データに基づいて
画素毎の重複数を検出する重複数検出手段を有し、前記
重複数検出手段による検出結果に基づいて前記スムージ
ングフィルタのマトリクスサイズを選択する。

【００２０】請求項３の発明に係る装置は、スムージン
グフィルタのマトリクスサイズが、前記変倍方向に沿っ
た当該スムージングフィルタの画素数を前記変倍率以上
の奇数としてなる。

【００２１】

【作用】スムージング処理手段は、画素毎にその画素の
重複数に応じたマトリクスサイズのスムージングフィル
タを選択し、選択したスムージングフィルタによって画
素に対する平滑化を行う。

【００２２】重複数検出手段は、変倍率を表す倍率デー
タに基づいて画素毎の重複数を検出する。

【００２３】マトリクスサイズは、最適の平滑化を行う
ために、変倍方向の画素数を変倍率以上の奇数とした画
素列に対応するように定められる。

【００２４】

【実施例】図７は本発明に係るイメージリーダ部ＩＲの
要部を模式的に示す斜視図である。

【００２５】イメージリーダ部ＩＲは、デジタル複写機
の内部に原稿Ｄの読取り手段として組み込まれており、
このイメージリーダ部ＩＲの出力に基づいて、図示しな
いレーザプリンタ部で電子写真プロセスによるカラー複
写画像の形成が行われる。

【００２６】図示しない原稿台ガラス上に載置された原
稿Ｄは、矢印Ｍ２方向（副走査方向）に移動する光学系
によって、画素に細分化され且つレッド（Ｒ）、グリー
ン（Ｇ）、ブルー（Ｂ）の３原色に分解されて読み取ら
れる。

【００２７】光学系は、原稿Ｄを照射する露光ランプ１
７、主走査方向（矢印Ｍ１方向）に配置されたイメージ
センサー１１、及びロッドレンズアレイ１５などからな
る等倍型の光学系である。イメージセンサー１１の光電
変換出力は信号処理部１００に送られる。なお、原稿台
ガラスを覆う図示しない原稿カバーに、白色の基準画像
となる均一濃度の白色板１６が設けられている。

【００２８】図８は信号処理部１００のブロック図であ
る。

【００２９】イメージセンサー１１では、主走査方向の
読み取り速度を高めるため、５つのＣＣＤチップが同時
に駆動され、それぞれからＲＧＢ合計で２８８０画素分
の有効読み取り画素信号が順にシリアル出力される。

【００３０】イメージセンサー１１からシリアル出力さ
れた光電変換出力は、デジタル化処理回路１０１のサン
プルホールド回路及びＡ／Ｄ変換器によって量子化され
、８ビット（２５６階調）の画像データＤ１７〜１０に
変換されて５チャンネル合成回路１０２に入力される。

【００３１】光電変換出力は原稿Ｄからの反射光強度に
比例するので、画像データＤ１７〜１０の値は、原稿Ｄ
の最も淡い白地部の画素に対しては「２５５」となり、
最も濃い黒色部の画素に対しては「０」となる。

【００３２】５チャンネル合成回路１０２は、画像デー
タＤ１７〜１０を各ＣＣＤチップ及び各色（Ｒ，Ｇ，Ｂ
）毎に計１５（５×３）個の先入れ先出し方式メモリ（
ＦＩＦＯメモリ）に一旦格納し、２ライン周期で各チッ
プからの画像データＤ１７〜１０を順次選択して読み出
し、画素の配列順（読み取り走査順）に対応するシリア
ル画像信号として各色毎に画像データＤ２７〜２０を出
力する。

【００３３】シェーディング補正回路１０３は、各色毎
の画像データＤ２７〜２０に対して、それぞれ画素間の
感度差及び露光ランプ１７の主走査方向の配光分布（光
量ムラ）に対応する補正を行う。

【００３４】ホワイト・バランス補正回路１０４は、正
しい色調の複写画像を形成できるよう各色間の相対比を
調整するとともに、反射光強度に比例するデータ信号で
ある画像データＤ３７〜３０を、原稿Ｄの読み取り範囲
を考慮した上で視覚特性に則して対数換算し、原稿Ｄの
濃度に比例する濃度データである画像データＤ４７〜４
０を出力する。

【００３５】つまり、画像データＤ４７〜４０の値は、
原稿Ｄの最も淡い白地部の画素に対しては「０」となり
、最も濃い黒色部の画素に対しては「２５５」となる。

【００３６】色補正回路１０５は、上述のようにＲＧＢ
各色に対する濃度データから印字用トナーの３原色Ｙ、
Ｍ、Ｃに対応する濃度データを生成するマスキング処理
、Ｂｋ（ブラック）に対応する濃度データを生成するＵ
ＣＲ処理を行う。

【００３７】カラー編集回路１０６は、ネガ・ポジ反転
、カラーチェンジ（色変更）、及びペイント（塗り潰し
）の３種のカラー画像編集のための処理を行う。

【００３８】変倍・編集処理回路１０７は、本発明の特
徴となる回路であり、後述するように、変倍画像及び移
動編集画像を形成するために、データの出力タイミング
や出力順序を変更する処理を行うとともに、特に拡大画
像の画質を高めるためのスムージング処理を行う。

【００３９】ガンマ補正回路１０８は、原稿Ｄの下地色
や濃度傾斜に基づくガンマ補正を行う。また、ＭＴＦ補
正回路１０９は、モアレ縞の発生を防止するスムージン
グとエッジ損失を無くすエッジ強調などの処理を行い、
画像信号ＶＩＤＥＯをレーザプリンタ部に出力する。

【００４０】なお、１１１は特定の処理段階の画像デー
タを記憶するラインメモリ、１１２は各回路を制御する
第１のＣＰＵ（中央処理装置）、１１３は露光ランプ１
７や各種モータなどを制御する第２のＣＰＵである。

【００４１】第１のＣＰＵ１１２には、変倍率その他種
々のパラメータの設定又は指令のための入力、及び複写
機の動作状態の表示などを行うための操作パネル１１４
が接続されている。

【００４２】操作パネル１１４から第１のＣＰＵ１１２
に対して変倍率Ｒが入力されると、第１のＣＰＵ１１２
は、変倍率Ｒに基づいて、縮小か拡大かを示す変倍制御
信号Ｓ／Ｌ、及び実際に変倍処理を実行するのに必要な
倍率データ（ＭＡＧ・ＤＡＴＡ）を演算して求め、変倍
・編集処理回路１０７の中の変倍・移動部７１に設けら
れた後述するクロック発生回路４００に出力する。

【００４３】なお、後述する加算器４５１の最大値を「
４０９５」とした場合には、ＭＡＧ・ＤＡＴＡは次式（
１）（２）で求められる。　　拡大時又は等倍時　　　　ＭＡＧ・ＤＡＴＡ＝４０
９６÷変倍率Ｒ　　……（１）　　縮小時　　　　　　
　　　　　　　　ＭＡＧ・ＤＡＴＡ＝４０９６×変倍率
Ｒ　　……（２）

【００４４】図１は本発明に係る第一
実施例の変倍・編集処理回路１０７のブロック図である
。

【００４５】変倍・編集処理回路１０７は、変倍・移動
部７１及びスムージング処理部７２から構成されている
。

【００４６】変倍・移動部７１は、間引き法又は補間法
によって原画像を縮小又は拡大する変倍処理、及び用紙
に対する画像の位置を主走査方向に移動させるための移
動処理を行う。

【００４７】スムージング処理部７２は、フィルタ部７
３、重複数判別部７４、及び出力セレクタ７５からなり
、後段のガンマ補正回路１０８へ画像データＤ７７〜７
０を出力する。

【００４８】フィルタ部７３は、互いにマトリクスサイ
ズの異なる４個のスムージングフィルタ７３Ａ〜７３Ｄ
からなり、変倍・移動部７１から出力された画像データ
ｄ７７〜７０を各スムージングフィルタ７２Ａ〜７２Ｄ
によってそれぞれ平滑化した画像データＤ７７〜７０Ａ
，Ｂ，Ｃ，Ｄを出力する。

【００４９】本実施例においては、スムージングフィル
タ７３Ａ〜７３Ｄのマトリクスサイズは、１ライン内の
奇数（２ｍ＋１、ｍ＝０，１，２，３）個の画素からな
る画素列に対応するように規定されている。すなわち、
スムージングフィルタ７３Ａのマトリクスサイズはいわ
ゆる１×７の画素列に対応し、スムージングフィルタ７
３Ｂ〜７３Ｄのマトリクスサイズは、それぞれ１×５、
１×３、１×１の画素列に対応する。

【００５０】スムージングフィルタ７３Ａ〜７３Ｃでは
、画素列の中央の注目画素と他の隣接画素のそれぞれに
適当な荷重係数（重み付け）が与えられている。スムー
ジングフィルタ７３Ｄは、注目画素のみが処理の対象と
なり、荷重係数の値は１とされている。つまり、スムー
ジングフィルタ７３Ｄは、入力された画像データｄ７７
〜７０をそのまま画像データＤ７７〜７０Ｄとして出力
する。

【００５１】このような、スムージングフィルタ７３Ａ
〜７３Ｄは、次式（３）を満たすように変倍率Ｒに応じ
て使い分けられ、これによってスムージング処理の最適
化が図られている。Ｍ≧Ｒ　　　　　　　　…（３）

【００５２】ここで、Ｍは各スムージングフィルタ７３
Ａ〜７３Ｄが対応する変倍方向（主走査方向）の画素列
の画素数であり、これは上述したように奇数に規定され
ている。

【００５３】なお、スムージングフィルタ７３Ａ〜７３
Ｄは、８ビットのデータ伝送を１画素伝送時間だけ遅延
させる遅延回路、荷重係数を乗数とする乗算器、及び乗
算器の出力を加算する加算器などを適宜組み合わせるこ
とによって構成される。

【００５４】一方、重複数判別部７４は、画像データｄ
７７〜７０に基づいて注目画素の重複数を判別し、画像
データＤ７７〜７０Ａ，Ｂ，Ｃ，Ｄのいずれかを画像デ
ータＤ７７〜７０として出力するための選択信号ＭＰＸ
を出力セレクタ７５に与える。

【００５５】次に、変倍・移動部７１及び重複数判別部
７４についてさらに詳しく説明する。

【００５６】図２は変倍・移動部７１の回路図である。

【００５７】変倍・移動部７１は、書込みクロック信号
ＷＣＫと読出しクロック信号ＲＣＫとをパラレルに出力
するクロック発生回路４００、前段から順次入力される
画像データＤ６７〜６０の書込みと読出しとを１ライン
周期で交互に行う１組のＦＩＦＯメモリ４０１，４０２
、ＦＩＦＯメモリ４０１，４０２の書込み及び読出しの
タイミングを制御するための各種制御信号を発生する移
動信号発生回路４０３、及び、入出力のタイミングを定
めるためのＤフリップフロップからなるラッチ回路４０
４，４０５から構成されている。

【００５８】ラッチ回路４０４，４０５は、図８の各処
理回路間のデータ伝送のタイミングを規定する画素クロ
ック信号ＳＹＮＣＫに従ってラッチ動作を行う。また、
ラッチ回路４０５は、有効画像領域を示す信号ＡＲＥＡ
がアクティブの期間のみ有効なデータを出力する。

【００５９】図３はクロック発生回路４００のブロック
図である。

【００６０】クロック発生回路４００においては、上述
の画素クロック信号ＳＹＮＣＫを標準クロック信号ＳＣ
Ｋとし、この標準クロック信号ＳＣＫを加算器４５１に
よって間引いた変倍クロック信号ＴＣＫを生成する。

【００６１】加算器４５１は、Ａ入力端子とＢ入力端子
とから入力されるデータを加算し、その加算結果（Ａ＋
Ｂ）を加算データＤ４５１としてラッチ回路４５２に出
力する。

【００６２】ここで、加算結果（Ａ＋Ｂ）が加算器４５
１の最大値（ここでは「４０９５」とする）を越えた場
合には、加算結果（Ａ＋Ｂ）から（最大値＋１）を差し
引いた値を加算データＤ４５１として出力するとともに
、桁上げ信号ＣＫーＥＮをゲート回路４５３に出力する
。

【００６３】ラッチ回路４５２は、画素クロック信号Ｓ
ＹＮＣＫが入力される度毎に、そのときに加算器４５１
から出力されている加算データＤ４５１をラッチして出
力する。

【００６４】ゲート回路４５３は、加算器４５１からの
桁上げ信号ＣＫーＥＮがあったときにのみ、標準クロッ
ク信号ＳＣＫ（画素クロック信号ＳＹＮＣＫ）を変倍ク
ロック信号ＴＣＫとして出力する。

【００６５】したがって、ＣＰＵ１１２から加算器４５
１のＡ入力端子に対して、変倍率Ｒに応じた倍率データ
（ＭＡＧ・ＤＡＴＡ）が与えられると、そのＭＡＧ・Ｄ
ＡＴＡとラッチ回路４５２の出力データＤ４５２とが加
算され、加算データＤ４５１が出力される。

【００６６】次の画素クロック信号ＳＹＮＣＫのタイミ
ングで、その加算データＤ４５１がラッチ回路４５２に
よってラッチされ、それが出力データＤ４５２として加
算器４５１に入力される。

【００６７】加算器４５１の加算動作及びラッチ回路４
５２のラッチ動作は、画素クロック信号ＳＹＮＣＫの１
パルス毎に繰り返され、加算器４５１の最大値に１を加
えた値（「４０９６」）に対するＭＡＧ・ＤＡＴＡの値
の比に応じた割合で桁上げ信号ＣＫーＥＮが発生する。

【００６８】そうすると、ゲート回路４５３によって、
画素クロック信号ＳＹＮＣＫが桁上げ信号ＣＫーＥＮの
発生する割合に応じて間引かれることとなり、変倍クロ
ック信号ＴＣＫが生成される。

【００６９】例えば、変倍率Ｒが「１」である場合には
、上述した（１）式から、ＭＡＧ・ＤＡＴＡは「４０９
６」であり、加算器４５１からは画素クロック信号ＳＹ
ＮＣＫの毎回のタイミングで桁上げ信号ＣＫーＥＮが出
力され、その結果、変倍クロック信号ＴＣＫは標準クロ
ック信号ＳＣＫと同じになる。

【００７０】しかし、変倍率Ｒが「２」である場合には
、ＭＡＧ・ＤＡＴＡは「２０４８」であり、加算器４５
１からは画素クロック信号ＳＹＮＣＫの２回に１回のタ
イミングで桁上げ信号ＣＫーＥＮが出力され、その結果
、標準クロック信号ＳＣＫの２回に１回の割合でパルス
が間引かれて消失し、変倍クロック信号ＴＣＫは標準ク
ロック信号ＳＣＫの２倍の周期となる。

【００７１】このように生成された変倍クロック信号Ｔ
ＣＫは、標準クロック信号ＳＣＫとしての画素クロック
信号ＳＹＮＣＫとともに出力セレクタ４５４に入力され
る。

【００７２】なお、加算器４５１の最大値を「４０９５
」とすることによって、変倍率Ｒの最大値を「４」とし
た場合に約０．１パーセント刻みで充分細かく変倍率Ｒ
を設定することができる。

【００７３】出力セレクタ４５４は、標準クロック信号
ＳＣＫ又は変倍クロック信号ＴＣＫの内の一方を書込み
クロック信号ＷＣＫとして選択し、これと同時に他方を
読出しクロック信号ＲＣＫとして選択する。

【００７４】出力セレクタ４５４の選択動作は、変倍制
御信号Ｓ／Ｌによって制御される。すなわち、縮小画像
を形成する場合には、変倍制御信号Ｓ／Ｌは「Ｈ」とさ
れ、このとき出力セレクタ４５４は変倍クロック信号Ｔ
ＣＫを書込みクロック信号ＷＣＫとして出力し、同時に
標準クロック信号ＳＣＫを読出しクロック信号ＲＣＫと
して出力する。

【００７５】逆に、拡大画像を形成する場合には、変倍
制御信号Ｓ／Ｌは「Ｌ」とされ、このとき出力セレクタ
４５４は標準クロック信号ＳＣＫを書込みクロック信号
ＷＣＫとして出力し、同時に変倍クロック信号ＴＣＫを
読出しクロック信号ＲＣＫとして出力する。

【００７６】これら単位時間当たりのパルス数の異なる
クロック信号ＷＣＫ，ＲＣＫによってＦＩＦＯメモリ４
０１，４０２のアクセスを行うことにより、変倍画像に
対応した画像データｄ７７〜７０が生成される。

【００７７】図４は拡大時の変倍処理を示すタイムチャ
ートである。

【００７８】同図においては、１本のラインに対応する
画像データＤ６７〜６０の書込みと読出しとを、水平同
期イネーブル信号ＴＧの１つのパルスエッジに合わせて
示しているが、実際には、上述したように１本のライン
に対する書込みと読出しは１ライン周期毎に交互に行わ
れる。

【００７９】図２をも参照して、例えば、変倍率Ｒが「
３．５」の拡大画像を形成する場合、クロック発生回路
４００は、画素クロック信号ＳＹＮＣＫのパルスを、ま
ず２つ間引いて１つ残し、次に３つ間引いて１つ残すと
いう動作、つまり３パルスと４パルス毎に交互に１パル
スづつ残すという動作を繰り返すことによって変倍クロ
ック信号ＴＣＫを生成する。

【００８０】そして、その変倍クロック信号ＴＣＫを読
出しクロック信号ＲＣＫとして出力する。書込みクロッ
ク信号ＷＣＫとしては標準クロック信号ＳＣＫ、すなわ
ち画素クロック信号ＳＹＮＣＫを出力する。

【００８１】ラッチ回路４０４は、前段から主走査方向
の画素の配列順に入力される画像データＤ６７〜６０を
、画素クロック信号ＳＹＮＣＫに従って画素毎にラッチ
する。

【００８２】ここで、例えば奇数ラインの処理とすると
、ラッチ回路４０４でラッチされた各画素に対応するデ
ータＤｊ（ｊ＝１，２，３…）は、ＦＩＦＯメモリ４０
１に書き込まれる。

【００８３】このとき、書込みクロック信号ＷＣＫは画
素クロック信号ＳＹＮＣＫと同一なので、ＦＩＦＯメモ
リ４０１の書込みアドレスＡｊ（ｊ＝１，２，３…）は
画素クロック信号ＳＹＮＣＫに従ってインクリメントさ
れ、１ライン分のデータＤｊは欠落することなくＦＩＦ
Ｏメモリ４０１に書き込まれる。

【００８４】しかし、ＦＩＦＯメモリ４０１からの読出
しは、画素クロック信号ＳＹＮＣＫよりもパルス数が３
分の１又は４分の１と少ない変倍クロック信号ＴＣＫに
よって行われるので、奇数番目のアドレス指定の期間は
画素クロック信号ＳＹＮＣＫの３周期に相当し、偶数番
目のアドレス指定の期間は画素クロック信号ＳＹＮＣＫ
の４周期に相当する。

【００８５】これにより、画素クロック信号ＳＹＮＣＫ
に従うラッチ回路４０５から、奇数番目の画素を３個ず
つ重複させ、偶数番目の画素を４個ずつ重複させた画像
データｄ７７〜７０が出力される。

【００８６】以上のようにして生成された画像データｄ
７７〜７０に基づいて画像を形成すると、主走査方向に
おいて原稿画像を３．５倍に拡大した複写画像が得られ
る。なお、副走査方向の拡大は、原稿Ｄを読み取るとき
の副走査方向の走査速度を遅くすることによって実現さ
れる。すなわち等倍時の走査速度をＶ［ｍｍ／秒］とす
ると、変倍率Ｒのときの走査速度はＶ／Ｒ［ｍｍ／秒］
に設定される。

【００８７】図５は図１の重複数判別部７４の回路図で
ある。

【００８８】重複数判別部７４は、遅延回路５０１〜５
０６、比較回路５１１〜５１６、及び判別用ＲＯＭ５２
０から構成されている。

【００８９】遅延回路５０１〜５０６は、それぞれ８個
のＤフリップフロップからなり、変倍・移動部７１から
入力された８ビットの画像データｄ７７〜７０を１画素
分ずつ順次遅延させる。３番目の遅延回路５０３の出力
がスムージング処理の注目画素（ｊ）に対応する。

【００９０】比較回路５１１〜５１６は、８ビットのデ
ータ比較能力を有しており、注目画素（ｊ）とその隣接
画素（ｊ±ｎ，ｎ＝１，２，３）とをそれぞれ比較し、
それぞれ両者の値が一致したときに「０」、一致しない
ときに「１」となる比較データＣＤ１〜ＣＤ６を出力す
る。

【００９１】判別用ＲＯＭ５２０は、予め記憶されてい
る判別テーブルＪＴに基づき、各比較データＣＤ１〜Ｃ
Ｄ６の値の組み合わせに対応した選択信号ＭＰＸを出力
する。

【００９２】図６は判別テーブルＪＴの内容を示す図で
ある。同図において、記号の「＝」は隣接画素の値と注
目画素の値とが一致することを示し、「≠」は隣接画素
の値と注目画素の値とが一致しないことを示している。また、「−」は隣接画素の値と注目画素の値とが一致す
るか否かが任意であることを示している。

【００９３】したがって、記号「＝」又は「≠」が記さ
れている隣接画素に対応する比較データＣＤ１〜ＣＤ６
の値は、それぞれ「０」又は「１」となる。

【００９４】例えば、注目画素（ｊ）の両側に３個ずつ
連なる計６個の隣接画素（ｊ±ｎ）の値が全て注目画素
（ｊ）の値と等しい場合、すなわち、注目画素（ｊ）を
含めて７個の同じ値の画素が主走査方向に並んでいる場
合には、全ての比較データＣＤ１〜ＣＤ６が「０」とな
り、注目画素（ｊ）は重複数が「７」の画素と判別され
、選択信号ＭＰＸの値は「３」とされる。

【００９５】これにより、図１に示したように、出力セ
レクタ７５において、マトリクスサイズが１×７のスム
ージングフィルタ７３Ａによって画像データｄ７７〜７
０を平滑化した画像データＤ７７〜７０Ａが、出力すべ
き画像データＤ７７〜７０として選択される。注目画素
（ｊ）の重複数が「６」の場合も、選択信号ＭＰＸの値
は「３」とされる。

【００９６】重複数が「５」又は「４」の場合は、選択
信号ＭＰＸの値が「２」とされ、この場合は１×５のス
ムージングフィルタ７３Ｂに対応した画像データＤ７７
〜７０Ｂが出力として選択される。

【００９７】重複数が「３」又は「２」の場合は、選択
信号ＭＰＸの値が「１」とされ、１×３のスムージング
フィルタ７３Ｃに対応した画像データＤ７７〜７０Ｃが
出力として選択される。

【００９８】重複数が「１」の場合、すなわち等倍画像
を形成する場合は、選択信号ＭＰＸの値が「０」とされ
、この場合は、実質的にスムージング処理が加えられて
いない画像データＤ７７〜７０Ｄ、すなわち入力された
画像データｄ７７〜７０と同一の画像データＤ７７〜７
０Ｄが出力として選択される。

【００９９】したがって、本実施例の変倍・編集回路１
０７では、変倍率Ｒが小数の「３．５」であって、拡大
画像に重複数が「３」の画素と重複数が「４」の画素と
が混ざる場合には、重複数が「３」の画素についてはマ
トリクスサイズが１×３のスムージングフィルタ７３Ｃ
によって平滑化が行われ、重複数が「４」の画素につい
てはマトリクスサイズが１×５のスムージングフィルタ
７３Ｂによって平滑化が行われることになる。

【０１００】つまり、１枚の拡大画像の形成に際して、
従来のように変倍率Ｒに応じた一律の平滑化が行われる
のではなく、重複数に応じてスムージングフィルタ７３
Ｂ，７３Ｃを使い分けてれ平滑化が行われる。

【０１０１】これにより、平滑化の過不足が最小限に抑
えられ、階調性に優れた高品位の拡大画像が得られる。

【０１０２】図９は本発明に係る第二実施例の変倍・編
集処理回路１０７ａのブロック図、図１０は図９の重複
数判別部７４ａの回路図、図１１は図９の変倍・移動部
７１ａの動作を示すタイムチャートである。これらの図
において、図１、図４、及び図５と同一の機能を有する
構成要素には同一の符号を付してある。

【０１０３】変倍・編集処理回路１０７ａは、変倍・移
動部７１ａ及びスムージング処理部７２ａから構成され
ている。

【０１０４】変倍・移動部７１ａには、サインデータＤ
Ｓが入力として加えられている。サインデータＤＳは、
画素クロック信号ＳＹＮＣＫに同期して状態値が「０」
と「１」に反転する１ビットのデータ信号であり、画像
データＤ６７〜６０とともに変倍・移動部７１ａにおい
て変倍処理を受ける。

【０１０５】変倍処理により、サインデータＤＳは、各
画素に対応したデータＤｊの重複数に応じて状態値が「
０」と「１」に反転するサインデータｄＳに変換される
。

【０１０６】重複数判別部７４ａは、遅延回路５２１〜
５２６、比較回路５３１〜５３６、及び判別用ＲＯＭ５
２０から構成されている。

【０１０７】遅延回路５２１〜５２６は、それぞれ１個
のＤフリップフロップからなり、変倍・移動部７１ａか
ら入力された１ビットのサインデータｄＳを１画素分ず
つ順次遅延させる。３番目の遅延回路５２３の出力がス
ムージング処理の注目画素（ｊ）に対応する。

【０１０８】比較回路５３１〜５３６は、それぞれ１個
の排他的論理和素子からなり、注目画素（ｊ）に対応す
るサインデータｄＳとその隣接画素（ｊ±ｎ，ｎ＝１，
２，３）とに対応するサインデータｄＳとを比較し、両
者の値が一致するか否かを示す比較データＣＤ１〜ＣＤ
６を出力する。比較データＣＤ１〜ＣＤ６の値に基づい
て、判別用ＲＯＭ５２０が上述の判別テーブルＪＴに従
う選択信号ＭＰＸを出力する。

【０１０９】また、フィルタ部７３ａには、図１に示す
スムージングフィルタ７３Ａ〜７３Ｄと同じマトリクス
サイズの４個のスムージングフィルタが設けられている
が、それらの荷重係数は全て「１」とされている。

【０１１０】したがって、フィルタ部７３ａからは、入
力された画像データｄ７７〜７０の内、選択されたマト
リクスサイズに対応する画素列の画像データｄ７７〜７
０を単純平均した画像データＤ７７〜７０Ａ，Ｂ，Ｃ，
Ｄが出力される。

【０１１１】また、当然のことであるが、重複数が「１
」の場合、つまり等倍の場合には、選択信号ＭＰＸの値
は「０」であり、この場合には実質的にスムージング処
理は加えられない。

【０１１２】この変倍・編集処理回路１０７ａによれば
、原画像において同一濃度の画素が隣接していた場合で
あっても、変倍処理による重複数を正確に判別し、変倍
率Ｒに応じた適切なマトリクスサイズのスムージング処
理を行うことができる。

【０１１３】すなわち、原画像で同一濃度の画素が隣接
する場合には、等倍複写であっても変倍処理後の画像デ
ータｄ７７〜７０において同じ値の画素が並ぶことにな
る。ところが、第一実施例として示した重複数判別部７
４では、画像データｄ７７〜７０に基づいて注目画素の
重複数を判別しているため、それらも重複数として検出
してしてしまい、その場合には正確な重複数を検出でき
ない。

【０１１４】これに対して、第二実施例として示した重
複数判別部７４ａによると、画像データｄ７７〜７０と
は独立して画素毎に値が反転するサインデータｄＳに基
づいて重複数を判別するので、重複数を正確に判別する
ことができる。

【０１１５】そのため、原画像において画素が重複して
いる場合に、重複数判別部７４ａによって重複数を多く
検出してしまうことがなく、特に等倍時又は縮小時にお
いて、過大なフィルタサイズによるスムージング処理を
行うことによって却って画質を劣化させてしまうという
誤りを防止することができる。

【０１１６】また、第一実施例として図５に示した重複
数判別部７４が８ビットの画像データｄ７７〜７０を遅
延させ比較するのに対し、第二実施例として示した重複
数判別部７４ａは、１ビットのサインデータｄＳを遅延
させ比較するので、回路構成が簡単となりコストダウン
が図れる。

【０１１７】図１２は本発明に係る第三実施例の変倍・
編集処理回路１０７ｂのブロック図、図１３図は図１２
図の変倍・編集処理回路１０７ｂの動作を示すタイムチ
ャートである。

【０１１８】変倍・編集処理回路１０７ｂは、変倍・移
動部７１及びスムージング処理部７２ｂから構成されて
いる。

【０１１９】スムージング処理部７２ｂには、サインデ
ータｄＳを生成するためのパルス生成回路７５が設けら
れている。

【０１２０】パルス生成回路７５は、そのＣＬ端子への
入力によってその出力がクリアーされるとともに、入力
パルスの立ち下がり毎に出力が反転するＴフリップフッ
ップにより構成されている。

【０１２１】したがって、パルス生成回路７５は、変倍
・移動部７１のクロック発生回路４００から出力される
読出しクロック信号ＲＣＫによって、その立ち下がりの
タイミングで状態値が「０」と「１」に反転するサイン
データｄＳを生成する。

【０１２２】そして、パルス生成回路７５の出力するサ
インデータｄＳの初期状態値を定めるために、１ライン
毎の最初に出力される水平同期イネーブル信号ＴＧによ
ってサインデータｄＳの状態値を「０」にクリアーして
いる。

【０１２３】この第三実施例の変倍・編集処理回路１０
７ｂによれば、Ｔフリップフッップからなるパルス生成
回路７５を付加することにより、読出しクロック信号Ｒ
ＣＫから容易にサインデータｄＳを生成することができ
る。

【０１２４】したがって、重複数判別部７４ａによって
重複数を正確に判別することができ、過大なフィルタサ
イズによって画質を劣化させてしまうという誤りを防止
することができるとともに、回路構成がさらに簡単とな
りコストダウンを図ることができる。

【０１２５】上述の実施例においては、１ラインの画素
列に対応したスムージングフィルタ７３Ａ〜７３Ｄを用
いて、拡大画像に対応する画像データｄ７７〜７０の平
滑化を行うようにしたが、複数ラインに跨がるｋ×Ｌ（
ｋ，Ｌは任意の奇数）のマトリクスサイズをもつスムー
ジングフィルタによって平滑化を行うようにしてもよい
。

【０１２６】上述の実施例において、クロック発生回路
４００、パルス生成回路７５、重複数判別部７４，７４
ａ、フィルタ部７３を始めとして、スムージング処理部
７２，７２ａ，７２ｂ、変倍・移動部７１，７１ａ、変
倍・編集処理回路１０７，１０７ａ，１０７ｂ、信号処
理部１００及びその各部の構成は、上述した以外に種々
変更することができる。

【０１２７】

【発明の効果】本発明によると、拡大時の変倍率が整数
であるか小数であるかに係わらず、適切なスムージング
処理を行うことによって画質の低下を防止することがで
きる。

【０１２８】請求項２の発明によると、原画像において
同一濃度の画素が隣接した場合であっても重複数を正確
に判別し、適切なスムージング処理を行うことができる
。

【０１２９】請求項３の発明によると、変倍率に応じて
適切なマトリクスサイズのスムージングフィルタが選択
され、スムージング処理の最適化が図られる。

【図面の簡単な説明】

【図１】本発明に係る第一実施例の変倍・編集処理回路
のブロック図である。

【図２】変倍・移動部の回路図である。

【図３】クロック発生回路のブロック図である。

【図４】拡大時の変倍処理を示すタイムチャートである
。

【図５】図１の重複数判別部の回路図である。

【図６】判別テーブルの内容を示す図である。

【図７】本発明に係るイメージリーダ部の要部を模式的
に示す斜視図である。

【図８】図７の信号処理部のブロック図である。

【図９】本発明に係る第二実施例の変倍・編集処理回路
のブロック図である。

【図１０】図９の重複数判別部の回路図である。

【図１１】図９図の変倍・移動部の動作を示すタイムチ
ャートである。

【図１２】本発明に係る第三実施例の変倍・編集処理回
路のブロック図である。

【図１３】図１２の変倍・編集処理回路の動作を示すタ
イムチャートである。

【符号の説明】

７１，７１ａ　　変倍・移動部（変倍処理手段）７２，
７２ａ，７２ｂ　　スムージング処理部（スムージング
処理手段）７３Ａ〜７３Ｄ　　スムージングフィルタ７４ａ　　重
複数判別部（重複数検出手段）７５　　パルス生成回路
（重複数検出手段）１００　　信号処理部（画像処理装
置）４００　　クロック発生回路（重複数検出手段）ｄ
７７〜７０　　画像データＭ１　　走査方向（変倍方向）

Claims

【特許請求の範囲】

【請求項１】原画像を拡大するために変倍率に応じて変
倍方向に画素を重複させる変倍処理手段を有した画像処
理装置において、前記変倍処理手段から出力された画像
データに対して、画素毎にその重複数に応じて選択した
マトリクスサイズのスムージングフィルタによって平滑
化を行うスムージング処理手段を有してなることを特徴
とする画像処理装置。
【請求項２】前記スムージング処理手段は、変倍率を表
す倍率データに基づいて画素毎の重複数を検出する重複
数検出手段を有し、前記重複数検出手段による検出結果
に基づいて前記スムージングフィルタのマトリクスサイ
ズを選択することを特徴とする請求項１記載の画像処理
装置。
【請求項３】前記各スムージングフィルタのマトリクス
サイズは、前記変倍方向に沿った当該スムージングフィ
ルタの画素数を前記変倍率以上の奇数としてなることを
特徴とする請求項１又は請求項２記載の画像処理装置。