JPH04230104A - 集積電子組立体 - Google Patents
集積電子組立体Info
- Publication number
- JPH04230104A JPH04230104A JP3126442A JP12644291A JPH04230104A JP H04230104 A JPH04230104 A JP H04230104A JP 3126442 A JP3126442 A JP 3126442A JP 12644291 A JP12644291 A JP 12644291A JP H04230104 A JPH04230104 A JP H04230104A
- Authority
- JP
- Japan
- Prior art keywords
- assembly
- major surface
- insulating material
- semiconductor substrate
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4484—Superconducting materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/43—Layouts of interconnections
- H10W20/432—Layouts of interconnections comprising crossing interconnections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/70—High TC, above 30 k, superconducting device, article, or structured stock
- Y10S505/701—Coated or thin film device, i.e. active or passive
- Y10S505/703—Microelectronic device with superconducting conduction line
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/825—Apparatus per se, device per se, or process of making or operating same
- Y10S505/873—Active solid-state device
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Waveguides (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は集積電子組立体（特に半
導体ＩＣ）に関する。更に詳細には、本発明は、組立体
の或る部分から組立体の別の部分に電気信号を伝達する
ための手段を有する集積電子組立体に関する。
導体ＩＣ）に関する。更に詳細には、本発明は、組立体
の或る部分から組立体の別の部分に電気信号を伝達する
ための手段を有する集積電子組立体に関する。
【０００２】
【従来の技術】電気信号は通常、絶縁層上の金属線によ
り、所定の半導体ＩＣチップの或る部分からチップの別
の部分へ伝達される。また、これは一般的に、半導体材
料上の絶縁層と接触（及びこれにより支持）されている
。少なくとも多少は半導体材料の比較的高い誘電率のた
めに、このような常用の金属線による信号伝達は比較的
遅い。
り、所定の半導体ＩＣチップの或る部分からチップの別
の部分へ伝達される。また、これは一般的に、半導体材
料上の絶縁層と接触（及びこれにより支持）されている
。少なくとも多少は半導体材料の比較的高い誘電率のた
めに、このような常用の金属線による信号伝達は比較的
遅い。
【０００３】少なくとも、非常に高速（例えば、ピコ秒
）の集積電子組立体においては、このような常用の伝送
路による比較的遅い信号伝達速度は重要な問題になりつ
つある。例えば、５０ギガビット（Ｇｂｉｔ）／秒のデ
ータ速度は具体的に５０ＧＨｚ のクロック信号とその
補数（ｉｔｓ ｃｏｍｐｌｅｍｅｎｔ）を必要とする。 これは、素子間のタイミングエラーが重要になる前に、
１ｍｍ（ＧａＡｓ上の金属線を使用）未満分配させるこ
とができる。
）の集積電子組立体においては、このような常用の伝送
路による比較的遅い信号伝達速度は重要な問題になりつ
つある。例えば、５０ギガビット（Ｇｂｉｔ）／秒のデ
ータ速度は具体的に５０ＧＨｚ のクロック信号とその
補数（ｉｔｓ ｃｏｍｐｌｅｍｅｎｔ）を必要とする。 これは、素子間のタイミングエラーが重要になる前に、
１ｍｍ（ＧａＡｓ上の金属線を使用）未満分配させるこ
とができる。
【０００４】空気の誘電率が極めて低いことは周知であ
り、特に、真空の誘電率と同じであることも周知である
。従って、導体上で始まるか、または終わる電界路で空
気以外の誘電体中に進入するものが殆どないように形成
された導体における信号伝達速度は真空中における光の
速度とほぼ等しい。これは恐らく最高の信号伝達速度で
ある。
り、特に、真空の誘電率と同じであることも周知である
。従って、導体上で始まるか、または終わる電界路で空
気以外の誘電体中に進入するものが殆どないように形成
された導体における信号伝達速度は真空中における光の
速度とほぼ等しい。これは恐らく最高の信号伝達速度で
ある。
【０００５】高周波チップ内信号伝達の別の重要な側面
は分配、特に、高次モードの存在に伴う分配である。マ
イクロストリップラインにおける高次モードは導体スト
リップではなく、誘電体−空気界面に著しく付随するこ
とが知られている。このことは例えば、米国ワシントン
のＡｒｔｅｃｈ Ｈｏｕｓｅ出版から１９７９年に発行
された、ケー・シー・グプタ（Ｋ．Ｃ．Ｇｕｐｔａ）
らの「マイクロストリップラインおよびスロットライン
」６５頁に記載されている。
は分配、特に、高次モードの存在に伴う分配である。マ
イクロストリップラインにおける高次モードは導体スト
リップではなく、誘電体−空気界面に著しく付随するこ
とが知られている。このことは例えば、米国ワシントン
のＡｒｔｅｃｈ Ｈｏｕｓｅ出版から１９７９年に発行
された、ケー・シー・グプタ（Ｋ．Ｃ．Ｇｕｐｔａ）
らの「マイクロストリップラインおよびスロットライン
」６５頁に記載されている。
【０００６】導電性ハウジング内に支持された導体スト
リップからなる導波路は公知である。例えば、エフ・ア
レサンドリ（Ｆ．Ａｌｅｓｓａｎｄｒｉ）らの「マイク
ロウエーブ理論と技術に関するＩＥＥＥ会報」Ｖｏｌ．
３７（１２）２０２０〜２０２７頁およびエス・ロウア
リッチェ（Ｓ．Ｌｏｕａｌｉｃｈｅ） らの「エレクト
ニクス レタース」Ｖｏｌ．２６（４）２６６〜２６
７頁に開示されている。例えば、これらの文献には、Ｉ
ｎＰ基板上のエアーギャップストリップラインからなる
非集積マイクロウエーブ組立体が記載されている。しか
し、このような導波路は明らかに常用の半導体製造技術
では製造できないし、また、半導体ＩＣチップ中に容易
に集積させることもできない。従って、このような導波
路はチップ内導体としては不適当である。
リップからなる導波路は公知である。例えば、エフ・ア
レサンドリ（Ｆ．Ａｌｅｓｓａｎｄｒｉ）らの「マイク
ロウエーブ理論と技術に関するＩＥＥＥ会報」Ｖｏｌ．
３７（１２）２０２０〜２０２７頁およびエス・ロウア
リッチェ（Ｓ．Ｌｏｕａｌｉｃｈｅ） らの「エレクト
ニクス レタース」Ｖｏｌ．２６（４）２６６〜２６
７頁に開示されている。例えば、これらの文献には、Ｉ
ｎＰ基板上のエアーギャップストリップラインからなる
非集積マイクロウエーブ組立体が記載されている。しか
し、このような導波路は明らかに常用の半導体製造技術
では製造できないし、また、半導体ＩＣチップ中に容易
に集積させることもできない。従って、このような導波
路はチップ内導体としては不適当である。
【０００７】また、いわゆる“エアーブリッジ”と呼ば
れる公知技術も存在する。これは一般的に、２本の導体
路間の寄生キャパシタンスを低下させるのに使用される
。例えば、１９８７年にＳｐｒｉｎｇｅｒ Ｖｅｒｌａ
ｇ 出版から発行されたエフ・ジェー・レオンベルガー
（Ｆ．Ｊ．Ｌｅｏｎｂｅｒｇｅｒ）ら編著の「ピコセコ
ンドエレクトロニクスおよびオプトエレクトロニクス」
におけるジェー・エフ・ジェンセン（Ｊ．Ｆ．Ｊｅｎｓ
ｅｎ）らの論文に開示されている。一般的に、このよう
なエアーブリッジは導体路の全長の極僅かな部分しか構
成せず、しかも、明らかに伝送路に望ましからざる誘電
率の不連続性を導入する。
れる公知技術も存在する。これは一般的に、２本の導体
路間の寄生キャパシタンスを低下させるのに使用される
。例えば、１９８７年にＳｐｒｉｎｇｅｒ Ｖｅｒｌａ
ｇ 出版から発行されたエフ・ジェー・レオンベルガー
（Ｆ．Ｊ．Ｌｅｏｎｂｅｒｇｅｒ）ら編著の「ピコセコ
ンドエレクトロニクスおよびオプトエレクトロニクス」
におけるジェー・エフ・ジェンセン（Ｊ．Ｆ．Ｊｅｎｓ
ｅｎ）らの論文に開示されている。一般的に、このよう
なエアーブリッジは導体路の全長の極僅かな部分しか構
成せず、しかも、明らかに伝送路に望ましからざる誘電
率の不連続性を導入する。
【０００８】
【発明が解決しようとする課題】従来技術のチップ内導
体に伴う比較的低い信号伝達速度の観点から、従来の導
体に伴う信号伝達速度を大幅に凌駕する信号伝達速度を
維持し、誘電率不連続性が殆どなく、空気−誘電体界面
を横切る電界路が比較的無く、高次モードの発生が比較
的低い形状のものであるチップ内導体を含む有用な集積
電子組立体の開発が非常に強く求められている。従って
、本発明の目的はこのような組立体を提供することであ
る。
体に伴う比較的低い信号伝達速度の観点から、従来の導
体に伴う信号伝達速度を大幅に凌駕する信号伝達速度を
維持し、誘電率不連続性が殆どなく、空気−誘電体界面
を横切る電界路が比較的無く、高次モードの発生が比較
的低い形状のものであるチップ内導体を含む有用な集積
電子組立体の開発が非常に強く求められている。従って
、本発明の目的はこのような組立体を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明は、電気信号を比
較的高い速度で、かつ、低い分配で伝達することのでき
る導電手段を有する集積電子組立体を提供する。“比較
的高い速度”という用語は、同様な従来技術の導電手段
により得られる信号伝達速度よりも大幅に（少なくとも
２５％以上、好ましくは５０％または１００％以上も）
高い信号伝達速度を意味する。好ましい信号伝達速度は
少なくとも約ｃ／２（ここで、ｃは真空中における光の
速度である）である。
較的高い速度で、かつ、低い分配で伝達することのでき
る導電手段を有する集積電子組立体を提供する。“比較
的高い速度”という用語は、同様な従来技術の導電手段
により得られる信号伝達速度よりも大幅に（少なくとも
２５％以上、好ましくは５０％または１００％以上も）
高い信号伝達速度を意味する。好ましい信号伝達速度は
少なくとも約ｃ／２（ここで、ｃは真空中における光の
速度である）である。
【００１０】更に詳細には、本発明による電子組立体の
一例は、半導体基板、絶縁材料および導電手段からなる
。この導電手段は、組立体の第１の領域（例えば、トラ
ンジスタのような素子）を第２の領域（例えば、トラン
ジスタまたは入力もしくは出力接点手段）に信号伝達的
に接続するものである。導電手段は細長い導電体（例え
ば、１本または恐らく２本の平行な、金属線）からなる
。一般的に、細長い導電体の長さは少なくとも１００μ
ｍであり、１〜数ｍｍまでの長さも可能である。絶縁材
料は、細長い導電体を半導体基板から離隔させるように
配置されている。
一例は、半導体基板、絶縁材料および導電手段からなる
。この導電手段は、組立体の第１の領域（例えば、トラ
ンジスタのような素子）を第２の領域（例えば、トラン
ジスタまたは入力もしくは出力接点手段）に信号伝達的
に接続するものである。導電手段は細長い導電体（例え
ば、１本または恐らく２本の平行な、金属線）からなる
。一般的に、細長い導電体の長さは少なくとも１００μ
ｍであり、１〜数ｍｍまでの長さも可能である。絶縁材
料は、細長い導電体を半導体基板から離隔させるように
配置されている。
【００１１】例えば、導電体の長さの少なくとも一部分
の長さ部分で、導電体は絶縁材料（例えば、ＳｉＯ２
）と接触している（また、一般的に、この絶縁材料によ
り支持されている）。そして、次に、この絶縁材料は半
導体基板と接触している（また、一般的に、この半導体
基板により支持されている）。半導体基板に付随するも
のは、誘電率である（この値は様々な根拠から簡単に求
めることができる）。また、導電手段に付随するものは
長さと有効誘電率である（この値は、少なくとも原則と
して、公知の方法により算出することができる。）
の長さ部分で、導電体は絶縁材料（例えば、ＳｉＯ２
）と接触している（また、一般的に、この絶縁材料によ
り支持されている）。そして、次に、この絶縁材料は半
導体基板と接触している（また、一般的に、この半導体
基板により支持されている）。半導体基板に付随するも
のは、誘電率である（この値は様々な根拠から簡単に求
めることができる）。また、導電手段に付随するものは
長さと有効誘電率である（この値は、少なくとも原則と
して、公知の方法により算出することができる。）
【０
０１２】意図的に、半導体基板は１個以上の陥凹部を有
する。この陥凹部は、絶縁材料（表面上に導電手段を有
する）の少なくとも一部分を半導体基板から距離をおい
て分離し、導電手段の長さの少なくとも主要部分に付随
する有効誘電率が、前記陥凹部を有しないこと以外の点
では同一の対照組立体に付随する有効誘電率よりも大幅
に低く、更に、その部分ではかなり均一であるような形
状をしている。導電手段の長さの“主要部分”という用
語は、電子組立体の第１および第２の領域を接続する導
体の全長の少なくとも５０％を意味する。
０１２】意図的に、半導体基板は１個以上の陥凹部を有
する。この陥凹部は、絶縁材料（表面上に導電手段を有
する）の少なくとも一部分を半導体基板から距離をおい
て分離し、導電手段の長さの少なくとも主要部分に付随
する有効誘電率が、前記陥凹部を有しないこと以外の点
では同一の対照組立体に付随する有効誘電率よりも大幅
に低く、更に、その部分ではかなり均一であるような形
状をしている。導電手段の長さの“主要部分”という用
語は、電子組立体の第１および第２の領域を接続する導
体の全長の少なくとも５０％を意味する。
【００１３】
【実施例】以下、図面を参照しながら本発明を更に詳細
に説明する。図１は高信号速度を示す同一平面伝送路の
模式的断面図である。（“同一平面”伝送路という用語
は、ほぼ半導体本体の“表側”表面のレベルに少なくと
も１本の導体を有する伝送路を意味する。）しかし、こ
れは製造が比較的困難であり、この理由により、これは
好ましくない。半導体基板１０上に、２本のほぼ平行な
金導体路１２０および１２１（例えば、幅１０μｍ、厚
さ１μｍ、間隔１０μｍ）が形成されている。このよう
な導体路は常用の方法により簡単に形成できる。ＳｉＯ
２ エッチマスク上塗層を蒸着した後、基板表面をＨＣ
ｌ中でエッチングし、陥凹部１１０，１１１および１１
２（深さ約７μｍ）を形成させる。導体路を支持する基
板部分の厚さは約３μｍである。この導体路を支持する
基板部分の厚さ寸法を確実にコントロールすることは比
較的困難である。
に説明する。図１は高信号速度を示す同一平面伝送路の
模式的断面図である。（“同一平面”伝送路という用語
は、ほぼ半導体本体の“表側”表面のレベルに少なくと
も１本の導体を有する伝送路を意味する。）しかし、こ
れは製造が比較的困難であり、この理由により、これは
好ましくない。半導体基板１０上に、２本のほぼ平行な
金導体路１２０および１２１（例えば、幅１０μｍ、厚
さ１μｍ、間隔１０μｍ）が形成されている。このよう
な導体路は常用の方法により簡単に形成できる。ＳｉＯ
２ エッチマスク上塗層を蒸着した後、基板表面をＨＣ
ｌ中でエッチングし、陥凹部１１０，１１１および１１
２（深さ約７μｍ）を形成させる。導体路を支持する基
板部分の厚さは約３μｍである。この導体路を支持する
基板部分の厚さ寸法を確実にコントロールすることは比
較的困難である。
【００１４】ＳｉＯ２ マスクを除去した後、このよう
にして形成された同一平面空気伝送路のパルス伝搬速度
を公知の手段により測定した。測定結果を図２に示す。 直線２０は図１に示されたような空気伝送路に関する。 直線２１はエッチングされていない点以外では同一の対
照路に関する。直線２２は伝搬速度ｃを示す。図２から
明らかなように、半導体基板中に陥凹部が存在すると、
伝搬速度が（約０．６ｃまで）倍増した。当業者に明ら
かなように、本発明の線路の２本の（同一平面）導体間
の電界路の極僅かな部分だけが空気−誘電体界面と交差
しなければならない。従って、図１の伝送路は高伝搬速
度ばかりでなく比較的低い分散性を有することが予想で
きる。また、図１の伝送路に付随する電界の極僅かな部
分だけが（高誘電率の）半導体材料中に存在するので、
伝送路に付随する有効誘電率は比較的低く、明らかに、
エッチングされていない対照の線路に付随する有効誘電
率よりも著しく低いことも当業者の認めるところである
。
にして形成された同一平面空気伝送路のパルス伝搬速度
を公知の手段により測定した。測定結果を図２に示す。 直線２０は図１に示されたような空気伝送路に関する。 直線２１はエッチングされていない点以外では同一の対
照路に関する。直線２２は伝搬速度ｃを示す。図２から
明らかなように、半導体基板中に陥凹部が存在すると、
伝搬速度が（約０．６ｃまで）倍増した。当業者に明ら
かなように、本発明の線路の２本の（同一平面）導体間
の電界路の極僅かな部分だけが空気−誘電体界面と交差
しなければならない。従って、図１の伝送路は高伝搬速
度ばかりでなく比較的低い分散性を有することが予想で
きる。また、図１の伝送路に付随する電界の極僅かな部
分だけが（高誘電率の）半導体材料中に存在するので、
伝送路に付随する有効誘電率は比較的低く、明らかに、
エッチングされていない対照の線路に付随する有効誘電
率よりも著しく低いことも当業者の認めるところである
。
【００１５】下記に説明する本発明の実施例は一般的に
、図１の実施例よりも一層簡単に製造される。この理由
により、現時点では、下記に説明する実施例のものが好
ましい。
、図１の実施例よりも一層簡単に製造される。この理由
により、現時点では、下記に説明する実施例のものが好
ましい。
【００１６】図３は本発明の伝送路の特別な実施例の模
式的部分斜視図である。図中、符号３０は半導体基板（
例えば、半絶縁ＧａＡｓ）を示し、符号３１０および３
１１は絶縁材料（例えば、厚さ２００ｎｍのＳｉＯ２
）、符号３２０および３２１は（同一平面）導体路（例
えば、厚さ１μｍ、幅５μｍのＡｕ線路）を示す。 導体間の空隙は例えば、約５μｍである。陥凹部３３は
公知の方法により形成することができる。例えば、Ｈ２
Ｏ２ ：Ｈ２ ＳＯ４ ：４０Ｈ２ Ｏの混合液中で
５分間エッチングすることにより形成できる。絶縁材料
はエッチングマスクとしても、また、導体路の支持体と
しても両方の機能を果たす。説明するまでもなく、図３
（同様に、図１および図７〜図１０）は本発明による集
積電子組立体の関連部分だけを示す。その他の部分は従
来通りであり、図示するには及ばない。例えば、このよ
うなその他の部分は多数の能動素子（例えば、トランジ
スタ）、受動素子（例えば、集積レジスタ）および通常
の導体路などである。本発明の組立体が高周波（例えば
、少なくとも１０ＧＨｚ 、恐らく、５０ＧＨｚ 超）
動作に適すれば、このような通常の導体路は一般的に、
比較的短い（例えば、約１００μｍ未満）。
式的部分斜視図である。図中、符号３０は半導体基板（
例えば、半絶縁ＧａＡｓ）を示し、符号３１０および３
１１は絶縁材料（例えば、厚さ２００ｎｍのＳｉＯ２
）、符号３２０および３２１は（同一平面）導体路（例
えば、厚さ１μｍ、幅５μｍのＡｕ線路）を示す。 導体間の空隙は例えば、約５μｍである。陥凹部３３は
公知の方法により形成することができる。例えば、Ｈ２
Ｏ２ ：Ｈ２ ＳＯ４ ：４０Ｈ２ Ｏの混合液中で
５分間エッチングすることにより形成できる。絶縁材料
はエッチングマスクとしても、また、導体路の支持体と
しても両方の機能を果たす。説明するまでもなく、図３
（同様に、図１および図７〜図１０）は本発明による集
積電子組立体の関連部分だけを示す。その他の部分は従
来通りであり、図示するには及ばない。例えば、このよ
うなその他の部分は多数の能動素子（例えば、トランジ
スタ）、受動素子（例えば、集積レジスタ）および通常
の導体路などである。本発明の組立体が高周波（例えば
、少なくとも１０ＧＨｚ 、恐らく、５０ＧＨｚ 超）
動作に適すれば、このような通常の導体路は一般的に、
比較的短い（例えば、約１００μｍ未満）。
【００１７】図４はパルス遅延対伝搬距離の実験データ
を示す。図中、直線４０は図３による本発明の伝送路を
示し、直線４１はエッチングされていない点以外では同
一の対照伝送路を示し、直線４２は光速（ｃ）を示す。 直線４０および４１は、それぞれ０．８６ｃおよび０．
３９ｃの伝搬速度に対応する。従って、本発明の伝送路
の伝搬速度は（エッチングされていない）対照路の伝搬
速度の２倍超である。
を示す。図中、直線４０は図３による本発明の伝送路を
示し、直線４１はエッチングされていない点以外では同
一の対照伝送路を示し、直線４２は光速（ｃ）を示す。 直線４０および４１は、それぞれ０．８６ｃおよび０．
３９ｃの伝搬速度に対応する。従って、本発明の伝送路
の伝搬速度は（エッチングされていない）対照路の伝搬
速度の２倍超である。
【００１８】非エッチング伝送路に付随する電界の約半
分が半導体中に存在するので、非エッチング伝送路の伝
搬速度は約ｃ／√εａｖ（ここで、εａｖ＝（ε＋ε０
）／２であり、非エッチング伝送路に付随する有効誘
電率である；また、εは半導体の静電誘電率（ＧａＡｓ
の場合は１２．８５）であり、ε０ は真空（および空
気）の誘電率（すなわち、１）である。）で求められる
。ＧａＡｓの場合、この式によれば、０．３８ｃの伝搬
速度が得られる。この値は実測された伝搬速度と殆ど一
致している。同様な方法により、図３および図４の本発
明の伝送路のεａｖは１．３５であると算出することが
できる。従って、本発明の伝送路に付随する有効誘電率
は明らかに、非エッチング対照路の誘電率よりも大幅に
低い。
分が半導体中に存在するので、非エッチング伝送路の伝
搬速度は約ｃ／√εａｖ（ここで、εａｖ＝（ε＋ε０
）／２であり、非エッチング伝送路に付随する有効誘
電率である；また、εは半導体の静電誘電率（ＧａＡｓ
の場合は１２．８５）であり、ε０ は真空（および空
気）の誘電率（すなわち、１）である。）で求められる
。ＧａＡｓの場合、この式によれば、０．３８ｃの伝搬
速度が得られる。この値は実測された伝搬速度と殆ど一
致している。同様な方法により、図３および図４の本発
明の伝送路のεａｖは１．３５であると算出することが
できる。従って、本発明の伝送路に付随する有効誘電率
は明らかに、非エッチング対照路の誘電率よりも大幅に
低い。
【００１９】図３の伝送路に付随する電界路の比較的小
さな部分だけが空気−誘電体界面と交差する。従って、
パルス波形はこのような伝送路内で比較的良好に保たれ
るものと予想することができる。図５は７５μｍ伝搬し
た後のテストパルスを示す。また、図６は伝搬距離の関
数としてのパルス立上り時間を示す。これらのデータは
、初期立上り時間が０．３７ｐｓのパルスは３ｍｍ伝搬
した後でも、依然として、僅かに０．８ｐｓの立上り時
間しか有しないことを示している。この事実は、低分散
性を裏付けている。
さな部分だけが空気−誘電体界面と交差する。従って、
パルス波形はこのような伝送路内で比較的良好に保たれ
るものと予想することができる。図５は７５μｍ伝搬し
た後のテストパルスを示す。また、図６は伝搬距離の関
数としてのパルス立上り時間を示す。これらのデータは
、初期立上り時間が０．３７ｐｓのパルスは３ｍｍ伝搬
した後でも、依然として、僅かに０．８ｐｓの立上り時
間しか有しないことを示している。この事実は、低分散
性を裏付けている。
【００２０】当業者に明らかなように、本発明はその他
の様々な形状でも実施することができる。例えば、図７
は、内部に陥凹部７３を有し、絶縁体７２０および７２
１でそれぞれ支持されている（また、部分的に積重して
いる）導体路７１０および７１１を有する半導体（例え
ば、Ｓｉ）基板７０からなる本発明による伝送路の模式
的断面図である。必要に応じて、絶縁体は、陥凹部のエ
ッチングを増進させることのできる“窓”（図示されて
いない）を有することもできる。
の様々な形状でも実施することができる。例えば、図７
は、内部に陥凹部７３を有し、絶縁体７２０および７２
１でそれぞれ支持されている（また、部分的に積重して
いる）導体路７１０および７１１を有する半導体（例え
ば、Ｓｉ）基板７０からなる本発明による伝送路の模式
的断面図である。必要に応じて、絶縁体は、陥凹部のエ
ッチングを増進させることのできる“窓”（図示されて
いない）を有することもできる。
【００２１】別の形状の実施例を図８に模式的に示す。
ここでは、陥凹部８３は基板８０の“背面”から伝送路
に延びている。
に延びている。
【００２２】更に別の形状の実施例を図９に模式的に示
す。この実施例は、基板９０上に導電性後ろ板９１を有
し、陥凹部９５は必要に応じて、基板を貫通して延びて
いる。一本の導体９２が絶縁層９３により支持されてい
る。絶縁層９３中の“窓”９４０および９４１の存在に
よりエッチングが可能になる。図９の実施例の変形例で
は、軸方向ストリップが絶縁層９３中に開設されており
、導体９２は開設ストリップ上に延びている。
す。この実施例は、基板９０上に導電性後ろ板９１を有
し、陥凹部９５は必要に応じて、基板を貫通して延びて
いる。一本の導体９２が絶縁層９３により支持されてい
る。絶縁層９３中の“窓”９４０および９４１の存在に
よりエッチングが可能になる。図９の実施例の変形例で
は、軸方向ストリップが絶縁層９３中に開設されており
、導体９２は開設ストリップ上に延びている。
【００２３】図１０は更に別の形状の実施例を示す。こ
の実施例では、陥凹部１０１は半導体基板１００中の途
中までしか延びていない。導体１０２は伝送路の底部電
極を形成している。例えば、当業者に明らかなように、
底部電極は絶縁層９３中の“窓”から所定の角度で蒸着
することにより形成することができる。
の実施例では、陥凹部１０１は半導体基板１００中の途
中までしか延びていない。導体１０２は伝送路の底部電
極を形成している。例えば、当業者に明らかなように、
底部電極は絶縁層９３中の“窓”から所定の角度で蒸着
することにより形成することができる。
【００２４】また、当業者に明らかなように、本発明は
金属導体に限定されず、適度な導電率を有するその他の
材料（例えば、金属シリコン化物、“低Ｔｃ”および“
高Ｔｃ”（例えば、ＹＢａ２ Ｃｕ３ Ｏ７ ）超電導
体）は何れも本発明を実施するのに使用可能である。更
に、本発明は半導体の基板の使用に限定されない。例え
ば、ＳｒＴｉＯ３ はＹＢａ２ Ｃｕ３ Ｏ７ 膜用の
好都合な基板である。金属酸化物基板上の、または半導
体基板上の酸化物緩衝層上の高Ｔｃ超電導体同一平面空
隙伝送路も本発明において実施可能であろう。
金属導体に限定されず、適度な導電率を有するその他の
材料（例えば、金属シリコン化物、“低Ｔｃ”および“
高Ｔｃ”（例えば、ＹＢａ２ Ｃｕ３ Ｏ７ ）超電導
体）は何れも本発明を実施するのに使用可能である。更
に、本発明は半導体の基板の使用に限定されない。例え
ば、ＳｒＴｉＯ３ はＹＢａ２ Ｃｕ３ Ｏ７ 膜用の
好都合な基板である。金属酸化物基板上の、または半導
体基板上の酸化物緩衝層上の高Ｔｃ超電導体同一平面空
隙伝送路も本発明において実施可能であろう。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
半導体基板中に陥凹部を設け、この陥凹部の形状を、絶
縁材料の少なくとも一部分が半導体基板から距離をおい
て離され、導電手段の長さの少なくとも主要部分に付随
する有効誘電率が概ね一定であり、しかも、対照組立体
半導体基板が前記陥凹部を有しないこと以外は前記集積
電子組立体と同一である対照電子組立体に付随する有効
誘電率よりもかなり低くくなるような形状にすることに
より、このような陥凹部を有しない従来の半導体基板か
らなる組立体にくらべ、著しく高い伝搬速度と低分散性
を達成することができる。
半導体基板中に陥凹部を設け、この陥凹部の形状を、絶
縁材料の少なくとも一部分が半導体基板から距離をおい
て離され、導電手段の長さの少なくとも主要部分に付随
する有効誘電率が概ね一定であり、しかも、対照組立体
半導体基板が前記陥凹部を有しないこと以外は前記集積
電子組立体と同一である対照電子組立体に付随する有効
誘電率よりもかなり低くくなるような形状にすることに
より、このような陥凹部を有しない従来の半導体基板か
らなる組立体にくらべ、著しく高い伝搬速度と低分散性
を達成することができる。
【図１】空隙伝送路の一例の模式図である。
【図２】図１に示されるような伝送路の伝搬遅延対伝搬
距離に関する実験データを示す特性図である。
距離に関する実験データを示す特性図である。
【図３】本発明による空隙伝送路の模式的斜視図である
。
。
【図４】図３に示されるような伝送路の伝搬遅延対伝搬
距離に関する実験データを示す特性図である。
距離に関する実験データを示す特性図である。
【図５】図３に示されるような伝送路で７５μｍ伝送し
た後のパルス波形である。
た後のパルス波形である。
【図６】図３に示されるような伝送路のパルス立上り時
間対伝搬距離に関する実験データを示す特性図である。
間対伝搬距離に関する実験データを示す特性図である。
【図７】本発明による伝送路の別の実施例の模式的断面
図である。
図である。
【図８】本発明による伝送路の別の実施例の模式的断面
図である。
図である。
【図９】本発明による伝送路の別の実施例の模式的断面
図である。
図である。
【図１０】本発明による伝送路の別の実施例の模式的断
面図である。
面図である。
１０，３０，７０，８０，９０，１００ 半導体基板
３３，７３，８３，９５，１０１，１１０，１１１，１
１２ 陥凹部 ９１後ろ板 ９２，１２０，１２１，３２０，３２１，７１０，７１
１ 導体 ９３，３１０，３１１，７２０，７２１ 絶縁層１０
２ 底部電極
３３，７３，８３，９５，１０１，１１０，１１１，１
１２ 陥凹部 ９１後ろ板 ９２，１２０，１２１，３２０，３２１，７１０，７１
１ 導体 ９３，３１０，３１１，７２０，７２１ 絶縁層１０
２ 底部電極
Claims (8)
- 【請求項１】 （ｉ） 第１の主要面と、該第１の主
要面に対して大体平行な第２の主要面を有する半導体基
板（３０）；（ｉｉ）絶縁材料（３１０，３１１）；お
よび（ｉｉｉ） 組立体の第１および第２の領域を信号
伝達的に接続する導電手段（３２０，３２１）からなり
、前記第１の領域は第２の領域から所定の距離をおいて
離されており、前記導電手段は絶縁材料と接触する細長
い導電体からなり、前記絶縁材料は、細長い導電体を半
導体基板から分離するように配置されており、前記導電
手段は所定の有効誘電率と所定の長さを伴うことからな
る集積電子組立体において、前記半導体基板は陥凹部（
３３）を有し、該陥凹部は、絶縁材料の少なくとも一部
分が半導体基板から距離をおいて離され、導電手段の長
さの少なくとも主要部分に付随する有効誘電率が概ね一
定であり、しかも、対照組立体半導体基板が前記陥凹部
を有しないこと以外は前記集積電子組立体と同一である
対照電子組立体に付随する有効誘電率よりもかなり低く
くなる形状をしている；ことを特徴とする集積電子組立
体。 - 【請求項２】 前記絶縁材料は第１の主要面と接触し
ており、少なくとも１個の陥凹部は第１の主要面から第
２の主要面に向かって延びている請求項１の組立体。 - 【請求項３】 前記絶縁材料は第１の主要面と接触し
ており、少なくとも１個の陥凹部は第２の主要面から第
１の主要面まで基板中を延びている請求項１の組立体。 - 【請求項４】 導電手段は少なくとも２本の細長い概
ね同一平面上の導電体からなり、２本の導電体間には空
隙が存在し、２本の導電体は概ね第１の主要面のレベル
に存在する請求項１の組立体。 - 【請求項５】 細長い導電体は概ね第１の主要面のレ
ベルに存在し、組立体は、細長い導電体から距離をおい
て離された、すなわち、第１および第２の主要面間のレ
ベルまたは大体第２の主要面のレベルに存在する、導電
体を更に有する請求項１の組立体。 - 【請求項６】 少なくとも１個の陥凹部が第１の主要
面から第２の主要面に向かって延びており、前記絶縁材
料は第１の主要面と接触しており、しかも、該絶縁材料
中に延びる開口を有し、前記導電体は陥凹部内に配置さ
れている請求項５の組立体。 - 【請求項７】 細長い導電体は超電導材料からなる請
求項１の組立体。 - 【請求項８】 超電導材料はＹＢａ２ Ｃｕ３ Ｏ７
の名目的組成を有する請求項７の組立体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/523,093 US5012319A (en) | 1990-05-14 | 1990-05-14 | Integrated electronic assembly comprising a transmission line |
| US523093 | 1990-05-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04230104A true JPH04230104A (ja) | 1992-08-19 |
Family
ID=24083630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3126442A Pending JPH04230104A (ja) | 1990-05-14 | 1991-05-01 | 集積電子組立体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5012319A (ja) |
| EP (1) | EP0457468A3 (ja) |
| JP (1) | JPH04230104A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261615A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 高周波伝送線路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08500702A (ja) * | 1992-08-24 | 1996-01-23 | コンダクタス，インコーポレイテッド | ペロブスカイト系酸化材料の自立型構造 |
| WO1996026555A1 (en) * | 1995-02-23 | 1996-08-29 | Superconductor Technologies, Inc. | Method and apparatus for increasing power handling capabilities of high temperature superconducting devices |
| CA2148341C (en) * | 1995-05-01 | 1997-02-04 | Shen Ye | Method and structure for high power hts transmission lines using strips separated by a gap |
| JP3218996B2 (ja) * | 1996-11-28 | 2001-10-15 | 松下電器産業株式会社 | ミリ波導波路 |
| US5949312A (en) * | 1997-10-30 | 1999-09-07 | Motorola, Inc. | Suspended monolithic microwave integrated circuit and method of manufacture |
| JP2000156621A (ja) | 1998-11-19 | 2000-06-06 | Philips Japan Ltd | 高周波誘電体装置 |
| CN115842227A (zh) * | 2021-09-22 | 2023-03-24 | 康普技术有限责任公司 | 移相器及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619636A (en) * | 1979-07-26 | 1981-02-24 | Nec Corp | Integrated circuit semiconductor device |
| JPS5743444A (en) * | 1980-06-16 | 1982-03-11 | Rockwell International Corp | Integrated chip mutual connection and method of forming mutual connection for same chip |
| JPS62250657A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | 半導体集積回路 |
| JPH0276402A (ja) * | 1988-09-13 | 1990-03-15 | Nec Corp | 超伝導遅延装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834686A (ja) * | 1971-09-09 | 1973-05-21 | ||
| JPH01183138A (ja) * | 1988-01-18 | 1989-07-20 | Fujitsu Ltd | 半導体装置 |
| DE69031357T2 (de) * | 1989-04-21 | 1998-04-02 | Nippon Electric Co | Halbleiteranordnung mit Mehrschichtleiter |
-
1990
- 1990-05-14 US US07/523,093 patent/US5012319A/en not_active Expired - Lifetime
-
1991
- 1991-05-01 JP JP3126442A patent/JPH04230104A/ja active Pending
- 1991-05-03 EP EP19910304012 patent/EP0457468A3/en not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619636A (en) * | 1979-07-26 | 1981-02-24 | Nec Corp | Integrated circuit semiconductor device |
| JPS5743444A (en) * | 1980-06-16 | 1982-03-11 | Rockwell International Corp | Integrated chip mutual connection and method of forming mutual connection for same chip |
| JPS62250657A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | 半導体集積回路 |
| JPH0276402A (ja) * | 1988-09-13 | 1990-03-15 | Nec Corp | 超伝導遅延装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261615A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 高周波伝送線路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0457468A2 (en) | 1991-11-21 |
| EP0457468A3 (en) | 1992-04-08 |
| US5012319A (en) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3502405B2 (ja) | 空中経路によって補償されたマイクロ波装置 | |
| US7101778B2 (en) | Transmission lines for CMOS integrated circuits | |
| JP3241139B2 (ja) | フィルムキャリア信号伝送線路 | |
| US6037822A (en) | Method and apparatus for distributing a clock on the silicon backside of an integrated circuit | |
| US7737536B2 (en) | Capacitive techniques to reduce noise in high speed interconnections | |
| US7869242B2 (en) | Transmission lines for CMOS integrated circuits | |
| US6903444B2 (en) | High permeability thin films and patterned thin films to reduce noise in high speed interconnections | |
| JPS5821901A (ja) | 回路整合素子 | |
| JP2010081487A (ja) | コプレーナ線路及びその製造方法 | |
| JPH10200311A (ja) | 裏面接地導体付きコプレーナウエーブガイド線路 | |
| JPH04230104A (ja) | 集積電子組立体 | |
| US6490379B2 (en) | Electrical transmission frequency of SiOB | |
| JPS6157715B2 (ja) | ||
| US20090206946A1 (en) | Apparatus and method for reducing propagation delay in a conductor | |
| JP3106632B2 (ja) | マイクロストリップ結合器 | |
| CN100570872C (zh) | 电信号传输线 | |
| Haley et al. | Characterization of high-density micromachined interconnects | |
| von Kamienski et al. | Al-SiO/sub 2/-Al sandwich microstrip lines for on-chip interconnects up to 400 GHz | |
| JP2002324826A (ja) | 高周波用プロービングパッド | |
| JPH0735932A (ja) | ハイブリッド光導波回路 | |
| Pedersen et al. | DC-45 GHz Interconnections With New Flexgulide Technology | |
| Darack et al. | High-speed coplanar transmission lines | |
| Keil et al. | High Speed Limits of Coplanar Transmission Li" es | |
| JPH03217102A (ja) | 半導体集積回路 | |
| JP2004328123A (ja) | 伝送線路 |