JPH0423019A - information processing equipment - Google Patents

information processing equipment

Info

Publication number
JPH0423019A
JPH0423019A JP2126666A JP12666690A JPH0423019A JP H0423019 A JPH0423019 A JP H0423019A JP 2126666 A JP2126666 A JP 2126666A JP 12666690 A JP12666690 A JP 12666690A JP H0423019 A JPH0423019 A JP H0423019A
Authority
JP
Japan
Prior art keywords
battery
interrupt
power
software
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2126666A
Other languages
Japanese (ja)
Inventor
Katsunobu Sugiura
杉浦 功悦
Takashi Tsunehiro
隆司 常広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2126666A priority Critical patent/JPH0423019A/en
Publication of JPH0423019A publication Critical patent/JPH0423019A/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

PURPOSE:To always restart an information processor in the software executing state set in the precedent power OFF state when a power supply is turned on by resetting first a ROM after replacement of a battery at its consumption and then resetting first a RAM at non-consumption of the battery respectively. CONSTITUTION:When the battery voltage drops less than a reference level in an OFF state of a power supply, a reset terminal of a flip-flop 31 is set at an H level with the Q output set at an L level respectively. That is, an interruption A calls the data on the restart of software out of a ROM 10 when a battery is consumed. While the Q output of the flip-flop 31 is kept at an H level, an interruption B calls the data on the restart of software out of a RAM 6. The interruption A or B is produced when the power supply is turned on and then finished. Thus an end signal of the interruption A or B is returned from an interruption processor 2.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置において、電源再投入時に電源
中断時のソフトウェア実行状態を再開する装置に関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a device for restarting the software execution state at the time of power interruption when the power is turned on again in an information processing apparatus.

〔従来の技術〕[Conventional technology]

従来の装置は、ソフトウェアの中断・再開を行う方法と
して、電源OFF時にソフトウェアの実行状態を揮発性
の記憶装置に保存し、バッテリによりバックアップする
手段を用いて実現している6そのため、バッテリが消耗
してきたときには保存しているデータを失なわないよう
にするためブザー等で警告したり、揮発性の記憶装置専
用のバッテリを用いてできる限りバッテリの消耗を少な
くする等の方法を用いていた。(特開昭62−1692
18号公報) 〔発明が解決しようとする課題〕 上記従来技術は、電源中断中にバッテリが消耗した時点
で、必ず、情報処理装置の使用者がデータのバックアッ
プを行なうか、あるいは、バッテリを取換える等の処置
をしなければデータを失なうという欠点があった。
In conventional devices, the method of suspending and resuming software is achieved by saving the execution state of the software in a volatile storage device when the power is turned off, and backing it up with a battery6. In order to avoid losing stored data, methods such as warning with a buzzer or using a dedicated battery for volatile storage devices were used to reduce battery consumption as much as possible. (Unexamined Japanese Patent Publication No. 1692-1692
(Publication No. 18) [Problems to be Solved by the Invention] In the above conventional technology, when the battery is exhausted during a power interruption, the user of the information processing device must back up the data or remove the battery. The drawback was that data would be lost unless measures were taken, such as replacing it.

本発明の目的は電源中断中にバッテリが消耗しても、デ
ータを失なわず、電源をONすることにより、いつでも
ソフトウェアの再開が可能である情報処理装置を提供す
ることにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an information processing device that does not lose data even if the battery runs out during power interruption, and can restart software at any time by turning on the power.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するため、本発明は電源OFF時に、ソ
フトウェアの中断情報をバッテリでバックアップした揮
発性の記憶に退避するとともに書換え可能な不揮発性の
記憶にも退避する。
To achieve the above object, the present invention saves software interruption information to a volatile memory backed up by a battery and also to a rewritable non-volatile memory when the power is turned off.

また、バッテリが電源中断中に有効であることを調べる
ために、バッテリ電圧監視回路を設ける。
A battery voltage monitoring circuit is also provided to ensure that the battery is valid during power interruptions.

〔作用〕[Effect]

電源OFF時に、ソフトウェアの中断情報を書換え可能
な不揮発性の記憶装置に退避することによりバッテリが
消耗しても、バッテリを取り換えることにより、不揮発
性の記憶装置の退避情報を用いれば、電源ON時にソフ
トウェアの再開が可能である。
By saving software interruption information to a rewritable non-volatile storage device when the power is turned off, even if the battery is exhausted, by replacing the battery and using the saved information in the non-volatile storage device, the information can be saved when the power is turned on. Software restart is possible.

バッテリ電圧監視回路は、電源中断中のバッテリ電圧が
バックアップ可能な電圧であったかどうかを判定する。
The battery voltage monitoring circuit determines whether the battery voltage during the power interruption was at a voltage that can be backed up.

この判定により、電源ON時、バッテリが無効であると
判定していたなら、ソフトウェアの再開は不揮発性の記
憶装置から行ない、有効であると判定していたなら、バ
ッテリバックアップされた揮発性の記憶装置から行なう
。この方法により、電源再開時には、必ずソフトウェア
の中断状態から実行することが可能となる。
Based on this determination, if the battery is determined to be invalid when the power is turned on, the software will be restarted from the non-volatile storage device, and if it is determined to be valid, the battery will be restarted from the volatile memory backed up by the battery. Do it from the device. With this method, when the power is restarted, it is possible to always execute the software from the suspended state.

〔実施例〕〔Example〕

本発明の一実施例を説明する。第1図は、コンピュータ
の一例を示す。バッテリ監視回路3は、バッテリ4の電
源を供給するか否かにかかわるスイッチ12の制御、電
源○N10FFスイッチ11の0N10FF状態の監視
、バッテリ電圧の監視、割込み制御装置2への割込み発
生等の制御を行なう。バッテリ監視回路3、及び、スイ
ッチ11はバッテリ4とは別のバッテリ22により電源
を供給する。RAM5は、主記憶、及び、表示メモリを
示す。揮発性記憶装置6は、電源OFF時、直前のソフ
トウェア実行状態を退避するためにある。周辺装置群A
はリアルタイムクロック等の常に電源を供給する必要が
ある装置、周辺装置群Bは、キーボード、マウス、表示
装置、フロッピーディスク、ハードディスク、R523
2−C、プリンタ等の常に電源を供給する必要のないも
のである。
An embodiment of the present invention will be described. FIG. 1 shows an example of a computer. The battery monitoring circuit 3 controls the switch 12 related to whether or not to supply power to the battery 4, monitors the 0N10FF state of the power supply ○N10FF switch 11, monitors the battery voltage, controls generation of an interrupt to the interrupt control device 2, etc. Do this. The battery monitoring circuit 3 and the switch 11 are powered by a battery 22 that is separate from the battery 4 . RAM5 indicates main memory and display memory. The volatile storage device 6 is provided to save the previous software execution state when the power is turned off. Peripheral device group A
Devices that require constant power supply, such as real-time clocks, and peripheral device group B include keyboards, mice, display devices, floppy disks, hard disks, and R523.
2-C: It is not necessary to constantly supply power, such as a printer.

不揮発性記憶装置lOは、電源OFF時、直前のソフト
ウェア実行状態を退避するためのものであり、例えば、
フロッピーディスク、ハードディスク、メモリカード、
光磁気ディスク等を示す。線13はバッテリ電圧を監視
するための線、#i14.15はバッテリ電圧を供給す
るための線、16はバス、線17はスイッチ12の制御
線であり、例えば、リレーを利用してスイッチを制御す
る。fi18.20は割込み要求線、線19.21は割
込み終了信号線を示す。
The non-volatile storage device IO is used to save the previous software execution state when the power is turned off, and for example,
floppy disk, hard disk, memory card,
Indicates a magneto-optical disk, etc. Line 13 is a line for monitoring battery voltage, #i14.15 is a line for supplying battery voltage, 16 is a bus, and line 17 is a control line for switch 12. For example, a relay can be used to control the switch. Control. fi18.20 indicates an interrupt request line, and line 19.21 indicates an interrupt end signal line.

スイッチ11がONとなると、バッテリ電圧監視回路3
はi17によりスイッチ12をONとし、M2Sにより
、GPUI、周辺装置群88等の電源を供給するととも
にi!Iisにより割込みを発生する。割込み制御装置
2は、M18からの割込みを受けてCPUIに割込みを
発生する。C:PU 1はそれを受け、ROM9にある
割込み処理を実行し、揮発性記憶装置6、あるいは、不
揮発性記憶装置旬のデータをRAM5、周辺装置群B8
、cpuxのレジスタ等へ書き戻し割込み処理を終了す
る。これらソフトウェア中断状態の全てを元の状態に戻
した後、C:PUlはソフトウェアを再開する。
When the switch 11 is turned on, the battery voltage monitoring circuit 3
i17 turns on the switch 12, M2S supplies power to the GPU, peripheral device group 88, etc., and i! An interrupt is generated by Iis. The interrupt control device 2 generates an interrupt to the CPUI in response to the interrupt from M18. C: PU 1 receives it, executes the interrupt processing in ROM 9, and transfers the data stored in volatile storage device 6 or non-volatile storage device to RAM 5 and peripheral device group B8.
, write back to the registers of cpux, etc., and end the interrupt processing. After returning all of these software suspended states to their original states, C:PUl resumes the software.

スイッチ11がOFFとなると、バッテリ監視回路3は
NA28を通して割込みを発生し、割込み制御装置2は
線20を通してC:PU 1に割込みを発生する。CP
U1は割込みを受けると実行中のソフトウェアを中断し
、ROM9内の割込み処理を実行し、ソフトウェアの中
断状態を揮発性記憶装置6及び不揮発性記憶装置10に
退避し、割込み処理を終了する。割込みが終了するとC
PUIは線21に割込み終了信号を出し、割込み制御装
置2はM19に割込み終了信号を出し、バッテリ監視回
路3にそれを知らせる。バッテリ監視回路3は割込みが
終了したことを知ると、線17によりスイッチ12をO
FFとし、CPUI、周辺装置B等の電源をOFFとす
る。
When switch 11 is turned off, battery monitoring circuit 3 generates an interrupt through NA 28, and interrupt control device 2 generates an interrupt through line 20 to C:PU 1. C.P.
When U1 receives an interrupt, it interrupts the software being executed, executes the interrupt processing in the ROM 9, saves the interrupted state of the software in the volatile storage device 6 and the nonvolatile storage device 10, and ends the interrupt processing. When the interrupt ends, C
The PUI issues an interrupt end signal on line 21, and the interrupt controller 2 issues an interrupt end signal on M19, informing the battery monitoring circuit 3 thereof. When the battery monitoring circuit 3 learns that the interrupt has ended, it turns the switch 12 to OFF via the line 17.
FF, and turn off the power to the CPU, peripheral device B, etc.

次に、第2図を用いて電源0N10FF時のバッテリ監
視回路の動作について説明する。
Next, the operation of the battery monitoring circuit when the power supply is 0N10FF will be explained using FIG.

第2図は第1図中のスイッチ11とバッテリ監視回路3
の一例を示し、30はバッテリ電圧と基準電圧を比較す
るための比較器フリップフロップ31は揮発性記憶装置
6を立ち上げるか、あるいは、不揮発性記憶装置10を
立ち上げるかという割込み信号の選択を制御する。フリ
ップフロップ32は、電iON送側込み発生用フリップ
フロップ、33は電源OFF時割送側発生用フリップフ
ロップ、34はスイッチ12制御用のフリップフロップ
である。フリップフロップのTはクロック入力、Dはデ
ータ入力、Qは出力、Rはリセットを示す。
Figure 2 shows the switch 11 and battery monitoring circuit 3 in Figure 1.
An example is shown in which a comparator flip-flop 31 for comparing the battery voltage and the reference voltage selects an interrupt signal to start up the volatile storage device 6 or the non-volatile storage device 10. Control. The flip-flop 32 is a flip-flop for generating an iON transmission side, 33 is a flip-flop for generating an indexing side when the power is OFF, and 34 is a flip-flop for controlling the switch 12. In the flip-flop, T indicates a clock input, D indicates a data input, Q indicates an output, and R indicates a reset.

スイッチ11がOFFからONとなり、図のON側に端
子を接続すると、フリップフロップ32.34にクロッ
クが入力され、Q出力がHレベルとなる。
When the switch 11 is turned from OFF to ON and the terminal is connected to the ON side in the figure, a clock is input to the flip-flops 32 and 34, and the Q output becomes H level.

フリップフロップ34はQ出力がHレベルになることに
より、リレー等を通してスイッチ12をONとし、CP
UI等に電源を供給する。フリップフロップ32はQ出
力がHレベルになることにより、割込みを要求する。フ
リップフロップ31は電源ONN側割みAをだすか割込
みBを出すかの制御をする。フリップフロップ31のQ
出力がHレベルなら割込みBがイネーブルとなり、Lレ
ベルなら割込みAがイネーブルとなる。電源OFF中に
バッテリ電圧が、ある基準電圧より低下すると比較器3
0により、フリップフロップ31のリセット端子がHレ
ベルとなりQ出力がLレベルとなる。すなわち、割込み
Aがイネーブルとなるが、この割込みは、バッテリが消
耗したとき起こるので、割込みAは不揮発性記憶装置1
0からソフトウェア再開のデータを呼び出す割り込みと
なる。フリップフロップ31のQ出力がHレベルのとき
は、割込みBがイネーブルとなり、この割込みは揮発性
記憶装置6からソフトウェア再開のデータを呼び出す割
込みになる。電源ONにより、割込みAあるいはBが発
生し、それによる割込み処理が終了すると、割込みAあ
るいはBの終了信号が割込み処理装置2から返って(る
。それにより電源ONN側割み用フリップフロップであ
る32がリセットされ、Q出力がLレベルとなり、割込
み要求が終了する。
When the Q output becomes H level, the flip-flop 34 turns on the switch 12 through a relay etc., and turns on the CP.
Supply power to UI etc. The flip-flop 32 requests an interrupt when the Q output becomes H level. The flip-flop 31 controls whether to issue the power ON/N side interrupt A or the interrupt B. Q of flip-flop 31
If the output is at H level, interrupt B is enabled, and if the output is at L level, interrupt A is enabled. If the battery voltage drops below a certain reference voltage while the power is off, comparator 3
0, the reset terminal of the flip-flop 31 becomes H level and the Q output becomes L level. That is, interrupt A is enabled, but since this interrupt occurs when the battery is exhausted, interrupt A is enabled in the non-volatile storage device 1.
This is an interrupt that calls data for software restart from 0. When the Q output of the flip-flop 31 is at H level, interrupt B is enabled, and this interrupt becomes an interrupt for reading software restart data from the volatile storage device 6. When the power is turned on, an interrupt A or B is generated, and when the resulting interrupt processing is completed, the end signal of the interrupt A or B is returned from the interrupt processing device 2. 32 is reset, the Q output becomes L level, and the interrupt request ends.

スイッチ11がONからOFFとなると、フリップフロ
ップ31と33にクロックが人力されQ出力がHレベル
となる。フリップフロップ31のQ出力をHレベルとす
るのは、スイッチ11がOFFとなった時点ではバッテ
リが有効であることを示すためである。フリップフロッ
プ33のQ出力がHレベルとなることにより、電源OF
F時割送側Cが発生する。割込み処理が終了すると、割
込みCの終了信号が発生し2、フリップフロップ33に
リセットがかかり、Q出力がLレベルとなり、割込みが
終了となる。また、フリップフロップ34にもリセット
がかかり、スイッチ11がONして以来Hレベルであっ
たQ出力はLレベルとなり、スイッチ12がリレー等を
通してOFFとなる。
When the switch 11 is turned from ON to OFF, a clock is applied to the flip-flops 31 and 33, and the Q output becomes H level. The reason why the Q output of the flip-flop 31 is set to H level is to indicate that the battery is valid when the switch 11 is turned off. When the Q output of the flip-flop 33 becomes H level, the power is turned off.
At time F, dispatching side C occurs. When the interrupt processing is completed, an interrupt C end signal is generated 2, the flip-flop 33 is reset, the Q output becomes L level, and the interrupt ends. Furthermore, the flip-flop 34 is also reset, the Q output, which has been at H level since switch 11 was turned on, becomes L level, and switch 12 is turned off through a relay or the like.

第3図は電源○N/○FF時のソフトウェアの中断/再
開のフローチャートを示している。電源OFF時、揮発
性記憶装置6にはCPU1のレジスタ、周辺装置群Bの
レジスタを退避し、不揮発性の記憶装置10には、バッ
テリ4でバックアップする部分も含め全ての記憶部分を
退避する。
FIG. 3 shows a flowchart for interrupting/resuming software when the power is turned on/off. When the power is turned off, the registers of the CPU 1 and the registers of the peripheral device group B are saved in the volatile memory device 6, and all memory parts including the part backed up by the battery 4 are saved in the nonvolatile memory device 10.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、電源ON時に、常に、以前の電源OF
F時のソフトウェア実行状態から再開可能である。なぜ
なら、バッテリが消耗しているときはバッテリを取り換
えれば不揮発性記憶装置からソフトウェアの中断状態に
復帰し、バッテリが消耗していないのであれば、揮発性
の記憶装置からソフトウェアの中断状態を復帰するから
である。
According to the present invention, when the power is turned on, the previous power
It is possible to restart from the software execution state at time F. This is because if the battery is depleted, replacing the battery will restore the suspended state of the software from the non-volatile storage device, and if the battery is not depleted, the suspended state of the software will be restored from the volatile storage device. Because it does.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の情報処理装置のブロック図
、第2図はバッテリ監視回路図、第3図は電源0N10
FF時のソフトウェア中断/再開のフローチャートであ
る。 3;バッテリ監視回路、6;揮発性記憶装置、10;不
揮発性記憶装置、4:バッテリ。 叢 凹
Fig. 1 is a block diagram of an information processing device according to an embodiment of the present invention, Fig. 2 is a battery monitoring circuit diagram, and Fig. 3 is a power supply of 0N10.
It is a flowchart of software interruption/resumption at the time of FF. 3; battery monitoring circuit; 6; volatile storage device; 10; non-volatile storage device; 4: battery. Crowded concave

Claims (1)

【特許請求の範囲】 1、データ保持用電源としてバッテリを内蔵し、揮発性
の記憶装置と不揮発性の書換え可能な装置を設けた情報
処理装置において、 電源OFF時にその直前のソフトウェア実行状態を保存
するために、主記憶および表示メモリをバッテリバック
アップするとともに、バッテリバックアップされた前記
揮発性の記憶装置に残りのソフトウェア再開に必要なデ
ータを退避し、主記憶および表示メモリも含め、ソフト
ウェア再開に必要な全てのデータを前記不揮発性の記憶
装置に退避する手段と、 前記バッテリが、電源OFF中にバックアップ可能な電
圧を供給しているかどうかを検知する手段を設けたこと
を特徴とする情報処理装置。
[Claims] 1. In an information processing device that has a built-in battery as a power source for data retention, and is equipped with a volatile storage device and a non-volatile rewritable device, the immediately previous software execution state is saved when the power is turned off. In order to do so, the main memory and display memory are backed up with a battery, and the remaining data necessary for restarting the software is saved in the battery-backed volatile storage device, and the data necessary for restarting the software, including the main memory and display memory, is saved. an information processing device comprising: means for saving all data to the non-volatile storage device; and means for detecting whether the battery is supplying voltage capable of backup while the power is off. .
JP2126666A 1990-05-18 1990-05-18 information processing equipment Pending JPH0423019A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2126666A JPH0423019A (en) 1990-05-18 1990-05-18 information processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2126666A JPH0423019A (en) 1990-05-18 1990-05-18 information processing equipment

Publications (1)

Publication Number Publication Date
JPH0423019A true JPH0423019A (en) 1992-01-27

Family

ID=14940868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2126666A Pending JPH0423019A (en) 1990-05-18 1990-05-18 information processing equipment

Country Status (1)

Country Link
JP (1) JPH0423019A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51145210U (en) * 1975-05-15 1976-11-22
US5978922A (en) * 1996-02-29 1999-11-02 Kabushiki Kaisha Toshiba Computer system having resume function
JP2010152501A (en) * 2008-12-24 2010-07-08 Kyocera Corp Information processing system, peripheral device, information processor, power-saving control method and program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51145210U (en) * 1975-05-15 1976-11-22
US5978922A (en) * 1996-02-29 1999-11-02 Kabushiki Kaisha Toshiba Computer system having resume function
JP2010152501A (en) * 2008-12-24 2010-07-08 Kyocera Corp Information processing system, peripheral device, information processor, power-saving control method and program

Similar Documents

Publication Publication Date Title
EP0666527B1 (en) Power management unit for a computer system
CN101802750B (en) Apparatus and method for reducing power consumption of a system on chip
JP4515093B2 (en) CPU power-down method and apparatus therefor
US4907150A (en) Apparatus and method for suspending and resuming software applications on a computer
EP0666526B1 (en) Power management system for an integrated processor
JPH0458047B2 (en)
JP4448851B2 (en) BIOS for saving and restoring operating state in case of AC power shortage
KR100281535B1 (en) Computer system and its control method
JPH0423019A (en) information processing equipment
JP2002041189A (en) Unintegruptible power supply device
JPH0651858A (en) Program interruption and restart method
JPH06175754A (en) Automatic storage mechanism for main memory contents
JP2644348B2 (en) Computer system
JPH0670769B2 (en) Power control method
JP2959655B2 (en) Control method of battery driven computer
JPH0588775A (en) System for switching clock
KR930002300B1 (en) Method for stand-by function of p.c.
JPH0588790A (en) Power source control system
JPH10271690A (en) Portable electronic device and battery charging method thereof
JPH06222862A (en) Power consumption controller
JPH037963B2 (en)
JPH11184550A (en) Computer system and timer interrupt control method
JPH04178855A (en) Personal computer
JPH0659767A (en) Operation returning system for portable information processor
JPH05210434A (en) Backup processing method