JPH04233258A - 超小型電子回路パッケージ - Google Patents

超小型電子回路パッケージ

Info

Publication number
JPH04233258A
JPH04233258A JP3136006A JP13600691A JPH04233258A JP H04233258 A JPH04233258 A JP H04233258A JP 3136006 A JP3136006 A JP 3136006A JP 13600691 A JP13600691 A JP 13600691A JP H04233258 A JPH04233258 A JP H04233258A
Authority
JP
Japan
Prior art keywords
package
circuit package
microelectronic circuit
power
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3136006A
Other languages
English (en)
Inventor
John Matthew Lauffer
ジョン　マシュー　ラウファー
Richard Anthony Schumacher
リチャード　アンソニー　シューマッカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04233258A publication Critical patent/JPH04233258A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/183—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components mounted in and supported by recessed areas of the PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は熱管理構造及び内部電気
的コア及びプレーンを有するカード及びボード等の電子
回路パッケージに関する。特に、本発明は電気的且つ構
造的に一体の熱放散手段を有する回路パッケージに関す
る。好ましい具体例では、少なくとも電力コア手段（電
源コア手段及び接地コア手段）及び信号コア手段を有す
る電子回路パッケージが提供されている。例えばポリイ
ミド又はエポキシ含浸ガラス布構造部材を有する有機回
路パッケージ等であり、ここで電力コア手段の１つ、す
なわち電源コア手段又は接地コア手段のいずれかもしく
は両方は、熱伝導体及び／又はヒートシンク（吸熱器）
のようにパッケージレベル熱管理の要素となるのに充分
な熱容量（ｔｈｅｒｍａｌ　ｍａｓｓ）を有する。
【０００２】
【従来の技術】電子パッケージの一般的構造及び製造方
法は、例えばドナルド・セラフィン（Ｄｏｎａｌｄ　Ｐ
．　Ｓｅｒａｐｈｉｎ）、ロナルド・ラスキー（Ｒｏｎ
ａｌｄ　Ｌａｓｋｙ）及びチェ−ヨー・リー（Ｃｈｅ−
Ｙｏ　Ｌｉ　）による「電子パッケージの原理（Ｐｒｉ
ｎｃｉｐｌｅｓ　ｏｆ　ＥｌｅｃｔｒｏｎｉｃＰａｃｋ
ａｇｉｎｇ）、マグローヒル（ＭｃＧｒａｗ−Ｈｉｌｌ
　Ｂｏｏｋ　Ｃｏｍｐａｎｙ，　Ｎｅｗ　Ｙｏｒｋ）、
ニューヨーク（１９８８）」並びにラオ・チュマラ（Ｒ
ａｏ　Ｒ．　Ｔｕｍｍａｌａ）及びユージン・リマツェ
ースキー（Ｅｕｇｅｎｅ　Ｊ．　Ｒｙｍａｓｚｅｗｓｋ
ｉ　）による「超小型電子パッケージ・ハンドブック（
Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ　Ｐａｃｋａｇｉｎｇ
　Ｈａｎｄｂｏｏｋ）、ヴァン・ノストランド・ライン
ホルド（Ｖａｎ　Ｎｏｓｔｒａｎｄ　Ｒｅｉｎｈｏｌｄ
，　Ｎｅｗ　Ｙｏｒｋ　）、ニューヨーク（１９８８）
」に記載されている。
【０００３】電子回路は、例えば数千又は数百万もの個
々の抵抗器、キャパシタ、インダクタ、ダイオード及び
トランジスタ等、多数の電子回路構成要素を含む。これ
ら個々の回路構成要素は回路を形成するために相互接続
されていなければならず、また個々の回路は機能単位（
ユニット）を形成するために相互接続されなければなら
ない。電力及び信号はこれらの相互接続を介して分配さ
れる。個々の機能単位は機械的支持及び構造的保護を必
要とする。電気回路は機能するためには電気エネルギが
必要であり、機能性を保持するためには熱エネルギを除
去しなければならない。例えばチップ、モジュール、回
路カード及び回路ボード等の超小型電子パッケージは、
回路構成要素及び回路を保護し、収容し、冷却し、且つ
相互接続するために使用される。
【０００４】集積回路内で、回路構成要素と回路構成要
素との間及び回路と回路との間の相互接続、熱放散並び
に機械的保護は、集積回路チップによって提供される。 モジュール内に格納されたこのチップはパッケージの第
１レベルと称される。
【０００５】少なくとも１つのより上のパッケージレベ
ルが存在する。この第２のパッケージレベルは回路カー
ドである。回路カードは少なくとも４つの機能のために
必要である。第１に、所望の機能遂行に要求される回路
又はビットカウントの総計が、第１レベルパッケージ即
ちチップのビットカウントを超えるので回路カードが使
用される。第２に、第２レベルパッケージ即ち回路カー
ドは、第１レベルパッケージ即ちチップ又はモジュール
内へ集積するのが困難な構成要素に場所を提供する。こ
れらの構成要素とは、キャパシタ、精密抵抗器、インダ
クタ、電子機械的スイッチ、光結合器等を含む。第３に
、回路カードは他の回路素子との信号相互接続に備える
。第４に、第２レベルパッケージは熱管理即ち熱放散に
備える。
【０００６】ほとんどの適用では、第３レベルのパッケ
ージが存在する。これはボードレベルパッケージである
。ボードは、複数のカードを受け入れると共にカード間
の通信を提供するためのコネクタを含む。
【０００７】回路密度増大に伴う論理密度の増大によっ
て、電子パッケージにより高い熱負荷がかかる。「電子
パッケージの原理」（上記）１２７頁の、アンドロス（
Ｆ．Ｅ．Ａｎｄｒｏｓ　）及びサマキア（Ｂ．Ｇ．　Ｓ
ａｍｍａｋｉａ　）による”電子パッケージの熱管理（
Ｔｈｅｒｍａｌ　Ｍａｎａｇｅｍｅｎｔ　ｉｎ　Ｅｌｅ
ｃｔｒｏｎｉｃ　Ｐａｃｋａｇｉｎｇ）”は、データ処
理装置で性能を改良するために、より大型の回路チップ
、より高いＩ／Ｏ密度、より増大した回路密度及びより
大きな信頼性を得るように電子パッケージを設計したと
述べている。とりわけ電気回線の長さ及びポイント間の
飛行時間を減少することによって、チップサイズ、Ｉ／
Ｏ密度、回路密度及び信頼性の増大は性能の改良をもた
らした。同時に、これらの改良によって電力密度が大幅
に増大した。 例えば「超小型電子パッケージ・ハンドブック」（上記
）１６７頁の、アントネッティ（Ａｎｔｏｎｅｔｔｉ　
）、オクタイ（Ｏｋｔａｙ　）及びシモンズ（Ｓｉｍｏ
ｎｓ）による”電子パッケージの熱伝達（Ｈｅａｔ　Ｔ
ｒａｎｓｆｅｒ　Ｉｎ　Ｅｌｅｃｔｒｏｎｉｃ　Ｐａｃ
ｋａｇｅｓ）”は、平方メートル当たりの総熱流束は４
００キロワットなので、５ミリメートルｘ５ミリメート
ルのチップの熱流束は１０ワットであると報告している
。
【０００８】個々のデバイスの電力需要の急減にもかか
わらず、チップ及びパッケージレベルの電力需要及び熱
負荷は急激に増大した。チップレベルの電力需要のこの
増大は、デバイス密度及び集積度がより急速に増大する
ためである。固体デバイスが最初に導入されたとき、真
空管に比べて個々の電力所要量が低い固体デバイスは熱
管理の懸念を（排除できないとしても）最小限にすると
考えられた。集積回路のパッキング密度及びそれに付随
する電力密度が年毎に驚くほど増加したので、この考え
は事実ではなかった。例えば、ＣＭＯＳデバイスはデバ
イス当たりの電力需要がより低く、例えばバイポーラ・
デバイスであるが、最新ＣＭＯＳ集積回路当たりのＣＭ
ＯＳデバイス数は、旧式のバイポーラ型集積回路当たり
のバイポーラ・デバイス数よりも遙かに多い。
【０００９】一方、上述のように密度が遙かに増加した
論理又はメモリ及びそれに伴って増加した相互接続を小
さい領域に収容する必要性から、パッケージ設計、即ち
カード及びボード設計が駆り立てられる。アンドロス及
びサマキアによって述べられたように、この高密度カー
ド及びボードは高電力密度を有するので、精巧な熱管理
を必要とする。
【００１０】操作温度が１０°Ｃ増加する毎に集積回路
の故障率は係数２で増加するので、パッケージレベルの
熱管理は特に重要である。アンドロス及びサマキアは、
全てのパッケージレベルにおける信頼性は温度に直接関
係すると指摘している。例えば、より高い操作温度はク
リープ、腐食及び電気移動のような故障メカニズムを促
進する。同様にアンドロス及びサマキアが指摘している
のは、システムがパワーオン状態とパワーオフ状態との
間で繰り返されるときに生じる温度の差が、電子構成要
素の信頼性に重要な影響を与えるということである。こ
れは主に、異なる熱膨張係数を有する材料で形成された
複合構造が疲労するためである。
【００１１】アントネッティ、オクタイ及びシモンズは
、電子パッケージの熱管理は以下の性能基準の幾つか又
は全てを満足することが必要であると記載している。 （ａ）集積回路デバイス温度が、”最悪の場合”の操作
条件（すなわち、デバイス及びモジュールの電力及び熱
抵抗、冷媒の流速、環境条件等の最悪値）で最大許容限
界以下に保持される。 （ｂ）通常の操作条件下で集積回路デバイスが経験する
温度が、達成されるべき信頼性の目標値を与える。 （ｃ）同一の信号ネットワークに属するデバイスの温度
変動が、許容限界内で保持される。 （ｄ）熱管理機構の信頼性が許容できるものである。 （ｅ）電子ノイズ限界が満足できるものである。
【００１２】熱管理設計の意図は、特定の温度及び熱流
束の束縛下、熱源即ち集積回路チップからヒートシンク
即ち外部環境へ熱エネルギを流出させることによって、
これらの目的を達することである。理想的には、これは
伝導と対流、例えば自然及び強制対流との組合せによっ
て達成される。
【００１３】これらの目的の１つ又はより多くを達成す
るための種々の設計は、”ＩＥＥＥ　Ｔｒａｎｓ．　Ｃ
ｏｍｐｏｎｅｎｔｓ，　Ｈｙｂｒｉｄｓ，　ａｎｄ　Ｍ
ａｎｕｆ．　Ｔｅｃｈｎ．，　ＣＨＭＴ−８（２）　（
Ｊｕｎｅ　１９８５）　”２８９−２９５頁のヴィンセ
ント・アントネッティ（Ｖｉｎｃｅｎｔ　Ａ．　Ａｎｔ
ｏｎｅｔｔｉ）及びロバート・シモンズ（Ｒｏｂｅｒｔ
Ｅ．　Ｓｉｍｏｎｓ）による「電子装置内熱伝達の文献
目録（Ｂｉｂｌｉｏｇｒａｐｈｙ　ｏｆ　Ｈｅａｔ　Ｔ
ｒａｎｓｆｅｒ　Ｉｎ　Ｅｌｅｃｔｒｏｎｉｃ　Ｅｑｕ
ｉｐｍｅｎｔ　）」に列記されている。アントネッティ
及びロバート・シモンズによって列挙された文献に記載
されたパッケージ内熱伝達構造は、熱伝達機能を遂行す
る高熱伝導性本体部分によって特徴付けられる。しかし
ながら、この高熱伝導性本体部分は集積回路チップから
電気的に絶縁されている。
【００１４】熱伝達体部分の回路からの電気絶縁性は、
特許文献記載の構造にも共通する。例えば米国特許第４
、８６６、５０１号は、集積回路チップと”支持体”１
４とを有するシリコンウェハについて記載している。 この集積回路チップはウェハの一方の表面の凹みに接合
されており、前記”支持体”１４は他方の表面に接合さ
れている。”支持体”はヒートシンク、又は接地プレー
ン等の導電プレーンであると開示されている。
【００１５】米国特許第４、８６０、１６５号は、ヒー
トシンク２８が集積回路チップと熱的に接触するが電気
的には絶縁されている電子パッケージについて記載して
いる。
【００１６】米国特許第４、７００、２７３号は、ヒー
トシンク１０と集積回路チップ２とがセラミック基板８
を介して熱的に接触するが電気的には絶縁されている電
子パッケージについて記載している。
【００１７】米国特許第４、４５９、６０７号も、ヒー
トシンク３０と集積回路チップ１０とが多層基板１６−
２８−３０を介して熱的に接触するが電気的には絶縁さ
れている電子パッケージについて記載している。
【００１８】米国特許第４、７０３、３３９号も、ヒー
トシンク１０、１０ａと集積回路チップ６とがセラミッ
ク基板１を介して熱的に接触するが電気的には絶縁され
ている電子パッケージについて記載している。
【００１９】米国特許第４、５８５、７０６号は、熱伝
導性且つ電気絶縁性の焼結窒化アルミニウム基板上に集
積回路チップ１１が取り付けられたパッケージについて
記載している。
【００２０】米国特許第４、６０２、３１４号は、集積
回路チップ３２からヒートシンク４０へ熱を伝導するた
めにＣｕ又はＡｌ３０被覆コア２６が使用された構造体
を開示している。ヒートシンク４はプリント回路ボード
１２から隔てられていると共に、Ｃｕ又はＡｌクラッデ
ィング３０はリード１４から隔てられている。
【００２１】米国特許第４、７８２、８９３号は、電気
絶縁性且つ熱伝導性のチップ取り付けパッドを開示して
いる。
【００２２】米国特許第４、７５０、０８９号は、チッ
プからパッドへの熱的接続とチップからパッドへの電気
的接続とが別々の路をたどる電子パッケージについて記
載している。
【００２３】米国特許第４、８３５、３４４号は、ピン
が電気絶縁性熱強化セラミック及び導体と接触している
ピン構造について記載している。
【００２４】高回路密度多層超小型電子パッケージのた
めのパッケージレベルの熱管理は、信頼性のある簡易構
造体であって且つ効果的、経済的な構造体を要求する。 明らかに必要とされるのは、熱管理を組み込んだ簡易パ
ッケージ構造と、パッケージの構造的、熱的、電気的完
全性を保持しながら一体の高熱伝導性を得ることができ
るようにする製造方法とである。
【００２５】
【発明が解決しようとする課題】従って本発明の主な目
的は、パッケージ外部表面からヒートシンク素子を除去
することによって、能動回路（論理及び／又はメモリ）
チップ及びモジュールのために利用できるパッケージの
表面積を少しでも増加させ、パッケージのパッキング密
度を増大させることである。
【００２６】本発明の１つの目的は、一体のヒートシン
ク手段の製造を含む簡易電子パッケージ製造方法を提供
することである。
【００２７】更に本発明の目的は、電子パッケージの構
造的、熱的、電気的完全性を保持しながら高水準の一体
の熱吸収（ヒートシンク）能力を得ることである。
【００２８】また更に本発明の目的は、電子パッケージ
に一体の内部熱吸収（ヒートシンク）構造の薄膜製造方
法を提供することである。
【００２９】更に本発明の目的は、同一パッケージ上の
論理及びメモリ集積回路を取り付ける表面に対して熱絶
縁性を有する超小型電子回路パッケージを提供すること
である。
【００３０】また更に本発明の目的は、一体の熱伝達手
段へきわめて接近して埋め込まれたインピーダンス素子
（インダクタ、キャパシタ、及び抵抗素子としての）を
有する超小型電子回路パッケージを提供することである
。
【００３１】
【課題を解決するための手段】先行技術の問題点を解決
すると共に上記目的を達成するために、ここに開示され
た発明では、電力コア手段及び信号コア手段等の電気伝
導性構造体並びに熱伝導手段を有する超小型電子パッケ
ージを用いる。ここで熱伝導手段は、パッケージの電気
的アクティブ構造の一部であり、集積回路と電気的且つ
熱的に連続していると共に、超小型電子パッケージと一
体となっている。ここで用いられる電気伝導性構造体は
、電力コア手段（すなわち電源コア手段及び接地コア手
段）及び信号コア手段を含む。すなわち、ここで用いら
れる電力コア手段は集積回路へ電力を供給するための電
源コア手段と、集積回路を接地するための接地コア手段
とを含む。また信号コア手段は集積回路へ及び集積回路
から信号を伝達するための回路化手段を含む。
【００３２】ここに開示された発明では、電力コア手段
、すなわち電源コア（従来Ｖｃｃ又はＶｄｄで示す）及
び接地コア（従来Ｖｇ　で示す）は、電子パッケージの
熱管理構造の一体部分である。すなわち、熱伝導手段は
その一体部分として電力コア手段を含む。
【００３３】パッケージ熱管理構造の一体部分として電
力コア手段を利用するためには、電力コア手段の熱容量
及び熱伝導性が高いことが必要である。従って、ここに
熟慮された超小型電子パッケージにおいて電力コア手段
は、高電気伝導性、高熱伝導性、及び高比熱を有する材
料で製造された厚板電力コアである。典型的材料は、Ａ
ｌ及び周期表のＩＢ族材料（Ｃｕ、Ａｇ及びＡｕ）であ
る。特に、厚いＡｌ又はＣｕ板、すなわち少なくとも約
１ミリメートルの厚さを有するＡｌ又はＣｕ板が好まし
い。
【００３４】本発明の好ましい適用例によると、信号プ
レーン又はコア、もしくは電力プレーン又はコア（電源
プレーン又はコア、接地プレーン又はコアもしくは両方
を含む）としての第１電気伝導性プレーンは、単独又は
他のパッケージ素子と組合わさって電子回路パッケージ
を冷熱（ヒートシンク）するための熱容量を有するよう
な大きさである。
【００３５】開示された発明によると、例えば信号コア
又はプレーン及び電力コア又はプレーン（接地コア又は
プレーンを含む）等の導電素子は、高電気伝導性（例え
ば、少なくとも約３ｘ１０５　（ｏｈｍ−ｃｍ）　−１
　以上）、高熱伝導性（例えば、少なくとも約１．２５
　Ｊ／ｓｅｃ−ｄｅｇＣ−ｃｍ以上）及び高比熱（少な
くとも約０．０２　ｃａｌ／ｄｅｇＣ−ｇｍ以上）を有
する材料で形成される。一般には、導電素子は厚膜金属
導電体又は金属箔導電体としての金属導電体、すなわち
少なくとも約１ミリメートルの厚さを有する熱及び電気
伝導性金属構造体で形成される。概して、上述のように
、信号コア並びに接地及び電源コアとしての導電体は金
属であり、金属導電体は一般には、Ａｌ及び周期表のＩ
Ｂ族金属（Ｃｕ、Ａｇ及びＡｕ）から成るグループから
選択される。特にＣｕが好ましい。
【００３６】一般に誘電体とは、ガラス繊維又はガラス
布強化ポリマーもしくは高分子繊維又は高分子布強化ポ
リマーのような低誘電率高分子材料のことである。本発
明の特に好ましい適用例において、誘電体は熱強化誘電
高分子材料である。熱強化高分子誘電材料とは、高熱伝
導性添加剤が注入分散されたガラス又はポリマー強化高
分子材料である。典型的な高熱伝導性添加剤は、例えば
酸化亜鉛、酸化アルミニウム及び窒化アルミニウム等で
あるが、これに限定されるものではない。
【００３７】
【実施例】ここに開示されている発明では、熱効果的電
力コア手段１１と、信号伝達手段１５、１８と、例えば
熱強化誘電手段１４を含む熱伝導手段とを有する超小型
電子パッケージ１が提供される。熱伝導手段は集積回路
５と電気的且つ熱的に連続しており、超小型電子パッケ
ージ１に一体となっている。ここに用いられる電力コア
手段は、集積回路へ電力を供給するための電源コア手段
と、集積回路を接地するための接地コア手段とを別々に
含む。
【００３８】本発明の好ましい適用例によると、例えば
信号プレーン又はコア、もしくは接地プレーン又はコア
を含む電力プレーン又はコア等の導電プレーンは、他の
パッケージ素子と組合わさって電子回路パッケージを冷
熱（ヒートシンク）するための熱容量を有するような大
きさである。
【００３９】ここに開示された発明の重要部分は、電力
コア手段１１、すなわち電源コア（従来Ｖｃｃ又はＶｄ
ｄで示す）又は接地コア（従来Ｖｇ　で示す）をパッケ
ージ熱管理構造の一体部分として利用することである。 すなわち、熱伝導手段はその一体部分として電力コア手
段を含む。
【００４０】電子パッケージ熱管理構造の一体部分とし
て電力コア手段１１を利用するためには、電力コア手段
１１の熱容量及び熱伝導性が高い、特に誘電体１４と比
較して高いことが必要である。従って、ここに熟慮され
た超小型電子パッケージ１において、電力コア手段１１
は例えば少なくとも約１ミリメートルの厚さを有するＡ
ｌ又はＣｕ板１１等の厚板電力コアである。
【００４１】開示された発明によると、例えば信号コア
又はプレーン１５、１８及び／又は電力コア又はプレー
ン１１（接地コア又はプレーンを含む）等の導電素子は
、上述のように高電気伝導性、高熱伝導性及び高比熱を
有する材料で形成される。この材料は金属導電体又は導
電性ポリマーであるが、最も一般的には厚膜金属導電体
としての金属導電体、又は金属箔導電体である。信号コ
ア並びに接地及び電力コアとしての導電体が金属である
場合、金属導電体は最も一般には、Ａｌ及び周期表のＩ
Ｂ族金属（Ｃｕ、Ａｇ及びＡｕ）から成るグループから
選択される。特にＣｕが好ましい。Ｃｕが好ましいのは
、高電気伝導性、高熱伝導性及び高比熱を有するからで
ある。
【００４２】一般に誘電体１４は、セラミック、もしく
はガラス又はポリマー強化高分子誘電体である。強化高
分子誘電体の構造及び製造は、「電子パッケージの原理
」（上記）のゲオルグ・シュミット（Ｇｅｏｒｇｅ　Ｐ
．　Ｓｃｈｍｉｔｔ　）、ベルント・アペルト（Ｂｅｒ
ｎｄ　Ｋ．　Ａｐｐｅｌｔ　）及びジェフリー・ゴトロ
（Ｊｅｆｆｒｅｙ　Ｔ．　Ｇｏｔｒｏ）による”電子的
適用のためのポリマー及びポリマーベース複合物（Ｐｏ
ｌｙｍｅｒｓ　ａｎｄ　Ｐｏｌｙｍｅｒ−Ｂａｓｅｄ　
Ｃｏｍｐｏｓｉｔｅｓ　ｆｏｒ　Ｅｌｅｃｔｒｏｎｉｃ
　Ａｐｐｌｉｃａｔｉｏｎｓ　）”並びに「超小型電子
パッケージ・ハンドブック」（上記）のドナルド・セラ
フィン（Ｄｏｎａｌｄ　Ｐ．　Ｓｅｒａｐｈｉｍ）、ド
ナルド・バール（Ｄｏｎａｌｄ　Ｅ．　Ｂａｒｒ）ウィ
リアム・チェン（Ｗｉｌｌｉａｍ　Ｔ．　Ｃｈｅｎ　）
、ゲオルグ・シュミット（Ｇｅｏｒｇｅ　Ｐ．　Ｓｃｈ
ｍｉｔｔ　）及びラオ・チュマラ（Ｒａｏ　Ｒ．　Ｔｕ
ｍｍａｌａ）による”プリント回路ボードパッケージ（
Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ　Ｐａｃ
ｋａｇｉｎｇ　）”に記載されている。
【００４３】本発明の特に好ましい適用例において、誘
電体は熱強化高分子誘電材料である。熱強化誘電材料は
高熱伝導性添加剤が注入分散されたガラス強化高分子材
料である。プリント回路ボードの準備において使用され
る高い熱伝導性を有するエポキシ組成物が、米国特許出
願番号０７／２９４、０９０号及び米国特許出願番号０
７／４９４、８０７号に記載されている。
【００４４】米国特許出願番号０７／４９４、８０７号
記載の熱伝導性強化組成物は、熱効果的量の酸化亜鉛を
含む。例えば樹脂固体１００重量部当たり酸化亜鉛が約
４０から７５重量部である。酸化亜鉛粉体は種々の粒形
をしており、球形が最も入手し易い。酸化亜鉛の粒子サ
イズは４４ミクロンのふるい（スクリーン）を１００％
通過するような大きさであると開示されている。
【００４５】典型的高熱伝導性添加剤は、例えば酸化亜
鉛、酸化アルミニウム及び窒化アルミニウム等であるが
、これに限定されるものではない。添加剤は樹脂固体に
対して一般に約４０重量％から約７５重量％の濃度で存
在する。特に好ましい熱強化誘電体は、約４０から約７
５重量％、好ましくは約４０から約６０重量％の酸化亜
鉛（基準：総ポリマー）を含むガラス又はポリテトラフ
ルオロエチレン強化ポリイミド又はポリエポキシドであ
る。
【００４６】本発明の特に好ましい適用例の１つは、図
１に断面図で示されている回路パッケージである。この
適用例は、第２レベルパッケージ、すなわちカードであ
り、以下を含む。 （ａ）Ｃｕ板１１等の金属厚板１１。Ｃｕ板１１は、ヒ
ートシンク及び／又は熱伝導体として充分に熱効果的で
ある厚さを有する厚板である。この厚さは少なくとも約
１ミリメートルである。 （ｂ）金属板がＡｌのときは、金属板はＣｕ層１２及び
１３を含む。スパッタリング、無電解メッキ又は電解メ
ッキによって形成可能なこの層は、チップ５の背面接合
を可能にすると共に、底部の放射熱伝達を高める。 （ｃ）Ｃｕ板を更に表面処理（図示せず）することによ
って、頂部の積層板接着性が向上する。 （ｄ）上述及び以下に記載されるように、熱強化誘電体
１４は板１１のＣｕ表面層１２へ積層されている。更に
、導電体／抵抗体層１５が誘電体１４へ積層される。 （ｅ）層１５に導電線がエッチングされる。または、導
電体／抵抗体層１５が誘電体層１４へ追加されてもよい
。更に処理を行うことによって、埋め込み抵抗器及び埋
め込みキャパシタが形成される。 （ｆ）例えば導電体１５と接地部２２との接続及び導電
体１８と接地部２５との接続のために、熱強化誘電体は
次に例えばレーザによって選択的に開孔される。 （ｇ）熱強化誘電層１４はまた、チップ５を金属キャリ
ア１１へ直接背面接合取り付けするためのウィンドウ２
３Ａを提供するために、例えばレーザによって開孔され
る。 （ｈ）はんだマスク材料等の感光性誘電体１７が被覆、
露光及び現像され、例えば　（ｉ）層１５と層１８の間
の相互接続２４、（ｉｉ）チップウィンドウ２３Ａ、　
（ｉｉｉ）層１８と接地点との間の相互接続のための分
離帯２２、及び（ｉｖ）チップ５を接地点へ相互接続す
るためのウィンドウ１５、を提供する。 （ｉ）例えばパッド、ランド及び信号線を提供するため
に、感光性誘電体１７の一部は、次に表面処理及び無電
解メッキ又は電解メッキ等によるＣｕメッキが行われる
。 （ｊ）チップ相互接続２１用のワイヤボンドパッド２０
を形成するために、次にパッド又はランド上へ金又はニ
ッケルが選択的にメッキされる。 （ｋ）その後、導電線１８及びパッドがエッチングされ
る。
【００４７】この構造は、抵抗器並びに複合ヒートシン
ク及びコア１１としての受動素子がカード１に埋め込ま
れているので、回路設計及び表面取り付けのための表面
積が解放されるという利点を提供する。更に、熱的及び
電気的性能が改良されたヒートシンク金属コア１１へ高
電力チップ５が直接取り付けられるという利点がある。 更には、埋め込み抵抗器１６及びキャパシタ（もしあれ
ば）がヒートシンク１１に極めて接近して存在すると共
に、熱強化誘電薄層１４によって相互に隔てられている
ので、これらの要素の熱効果を最小限にする。このパッ
ケージはまた、背面放射熱伝達の改良及び少なくとも２
つの配線層を提供する。
【００４８】この構造は、電子パッケージの構造的、熱
的及び電気的性質を元のまま保持しながら、高熱伝導性
に帰着する。
【００４９】本発明の超小型電子パッケージがＣｕメッ
キスルーホール及びブラインドバイア相互接続を有し得
ること、又はパッケージがハンダ充填（非メッキ）スル
ーホール及びバイア相互接続を有し得ることは、当然の
ことながら理解されるべきである。これは以下の適用例
で説明されている。
【００５０】本発明の第２の適用例は図２に示されてい
る。図示されたカードは以下の方法によって製造される
。 （ａ）信号／電力コア又は信号／信号コアとしてのコア
３０は、薄い熱強化ガラス繊維強化誘電材料３７の頂部
３８及び底部３５表面上に銅箔を積層して製造される。 （ｂ）コア３０は次に、その頂部３８及び底部３５表面
に複数の信号線及び電力バス線を形成するために、例え
ば従来のフォトリソグラフィ及びエッチング手段によっ
て回路化される。 （ｃ）上記回路化工程（ｂ）と同時に、表面取り付けデ
バイスパッド及び相互接続ランドがコアの頂部表面に形
成される。例えばエッチングによって、又はポリマー厚
膜材料のスクリーニングによって、コアの底部表面３５
に抵抗器及び／又はキャパシタ構造体１６が形成される
。この方法で埋め込まれたインピーダンス（抵抗性、容
量性及び誘導性）素子は、厚板電力コアへ極めて隣接し
て位置する。 （ｄ）従って、チップのワイヤボンディング用のＮｉ／
Ａｕメッキパッド２０としてのパッドは、例えば従来の
フォトリソグラフィ及び電解メッキ手段によって形成さ
れる。代替として、ワイヤボンドパッドが無電解メッキ
によって形成されてもよい。 （ｅ）次に回路化コア３０は厚いヒートシンク／電気伝
導板１１、すなわちヒートシンク／接地板へ積層される
。この板はＣｕ板又はＣｕ処理Ａｌ板である。上記のよ
うに、この厚板１１は本発明の電子パッケージ１０に一
体のヒートシンク及び接地プレーンとして機能する。 回路化コア３０は、例えば薄い熱強化誘電材料１４によ
って、厚いヒートシンク／接地プレーンへ接合される。 （ｆ）コアの２つの回路化プレーン３５、３８の間、及
びコアプレーン３５、３８とヒートシンク／接地プレー
ンとの間の、通路孔２２、２４、２５のような相互接続
手段は、ＣＯ２　レーザによって誘電材料３７、１４に
穴をあけることによって形成される。ＣＯ２　レーザは
誘電材料３７、１４を選択的に除去し、Ｃｕ回路化層３
５、３８の除去は最小限である。従って、既にエッチン
グされたＣｕパターンは、レーザ開孔プロセスの自己整
合手段として働く。同様の方法で、接地プレーン１１も
しくは埋め込み信号層又は電力層へ直接チップを取り付
けるためのチップウィンドウ２３Ａは、誘電材料１４、
３７のレーザ開孔によって形成される。 （ｇ）フォトイメージャブル又はスクリーンド層として
の保護塗布層４１が次に電子パッケージ１０の頂部表面
へ塗布される。 （ｈ）レーザ開孔通路の最終的電気的相互接続は、はん
だペースト５１が通路孔内へスクリーンされると共に気
相又は赤外線手段によってリフローされる表面取り付け
アセンブリの間に行われる。
【００５１】本発明の第３の代替適用例は、ヒートシン
ク／接地プレーン手段からの伝導性熱伝達を高める。図
３に示されるこの適用例では、改良された熱伝達領域は
ヒートシンク／接地プレーン１１内に備えられる。この
第３適用例のパッケージ６０は以下によって準備される
。 （ａ）コア３０すなわち信号／信号コア又は信号／電力
コアは、上述のように積層される。次にコア３０は孔が
開けられる。それによって形成された開孔は無電解銅プ
ロセスによってシードされ、コア３０全体が次に電解Ｃ
ｕメッキ６５される。これによって、コア３０の頂部３
８表面と底部３５表面との間の相互接続が供与される。 （ｂ）コア３０の底部表面３５は次に回路化される。エ
ッチングを伴う従来のフォトリソグラフィック・プロセ
スによって回路化は典型的に実行される。 （ｃ）コア３０は次にヒートシンク／電気伝導厚板１１
、すなわちヒートシンク／接地プレーンへ積層される。 この板はＣｕ板又はＣｕ処理Ａｌ板である。上記のよう
に、この厚板１１は本発明の電子パッケージ６０と一体
のヒートシンク及び接地プレーンとして機能する。 回路化コア３０は、例えば薄い熱強化誘電材料１４によ
って、厚いヒートシンク／接地プレーンへ接合される。 （ｄ）コアの頂部表面、底部表面又は両表面の接地プレ
ーンへの電気的相互接続を提供するために、積層構造６
０は機械的に開孔され、無電解Ｃｕシードされ、そして
電解Ｃｕメッキされる。 （ｅ）パッケージの頂部表面３８は次に回路化される。 （ｆ）特に好ましい具体例によると、ヒートシンク／接
地板１１の熱伝達領域が改良される。これは、ヒートシ
ンク／接地プレーン１１の背後表面１３に溝６７を形成
することによって達成される。この溝６７はエッチング
によって形成することができる。溝のエッチングはパッ
ケージ頂部表面のエッチングと同時に行われる。溝６７
は、例えば強制空気流環境の電子パッケージの背面を通
って空気流を運ぶことによって、対流熱伝達のために改
良された熱伝達領域を提供し、これによってパッケージ
の冷却手段を提供する。
【００５２】上記のように製造された電子パッケージは
、構造体全体を通して均一な温度分布を提供する。
【００５３】本発明の更にもう１つの適用例では、同一
パッケージ上に低電力チップと共に高電力チップを集積
するパッケージが提供されている。この特徴は図４に説
明されており、熱的、電気的及び信頼性要求を満足させ
るために利用可能な種々のチップ取り付け方法を示して
いる。図４は図２に関して記載された方法によって製造
された第２レベルパッケージ１１１を描いている。 （ａ）高電力密度とアースでの背面電気ポテンシャルと
を有する第１の集積回路チップ１１２が、リフローされ
たはんだ１２１によってヒートシンク／接地プレーン１
１へ直接取り付けられる。チップ１１２は、誘電層１４
、１７をＣＯ２　レーザで開孔することによって形成さ
れたウィンドウ２３Ａに配置されている。このパッケー
ジ構造は集積回路チップ１１２にとって最大の冷却ポテ
ンシャルを提供する。直接取り付け及びヒートシンク／
接地プレーン１１の高熱伝導性のために、パッケージ全
体で均一温度が保持される。 （ｂ）高電力密度を有するがその背面はアースレベルで
ない第２の集積回路チップ１１３が、リフローされたは
んだ１２１によって埋め込み信号及び／又は電力層１５
へ直接取り付けられる。チップ１１３は、誘電層１７を
ＣＯ２　レーザで開孔することによって形成されたウィ
ンドウに備えられている。チップ１１３は更に、埋め込
み層の回路化の間に形成された大型熱展着パッド１２３
上に取り付けられる。熱はこのチップ１１３から背面は
んだ及びエッチ熱展着物を介して放散され、そして熱強
化誘電薄層１４を介してヒートシンク／接地プレーン１
１へ伝導される。 （ｃ）集積回路チップ１１４を取り付ける第３の方法は
、パッケージの頂部表面１８へ直接リフローすることに
よるものである。このチップの熱放散は、頂部表面熱展
着物１２４を埋め込み層熱展着物１４４と接続するはん
だ充填ブラインドバイアス１３４によって提供される。 （ｄ）低電力論理及び／又はメモリ集積回路デバイスを
電力デバイスを有する同一キャリア上にパッケージする
更にもう１つの方法は、第４の集積回路チップ１１５と
共に説明される。標準的な非熱強化誘電材料１７によっ
て、他のデバイスからの熱的絶縁性が得られる。この論
理又はメモリデバイスに必要な冷却は、エッチ熱展着物
１２５によって提供される。このデバイスの付加的な冷
却は、任意の表面取り付けヒートシンク１３５によって
提供される。
【００５４】図４に示された４つのチップ取り付け方法
は全て、集積回路Ｉ／Ｏからキャリアへのワイヤボンド
相互接続を有する第２レベルパッケージへチップを直接
背後接合することができる。当然ながら、例えば単なる
例示であってこれに限定するものではないが、ＴＡＢ（
テープ自動ボンディング）、プレスチック加鉛チップキ
ャリア及びセラミックパッケージ等を含む相互接続の代
替方法が利用されてもよいことは理解されるべきである
。
【００５５】これらの適用例では、超小型電子回路パッ
ケージは、論理及びメモリ集積回路の同一パッケージ上
に表面取り付けするための熱的絶縁体を有する。更に詳
細にはこれら適用例では、高温、すなわち約１１０°Ｃ
以上での信頼性操作が可能な電力チップが、信頼性のあ
る操作のためには低温、例えば約７５°Ｃ以下に保持さ
れるべきメモリ及び／又は論理チップを有する同一パッ
ケージ上に集積できる。厚いヒートシンク／電力プレー
ンが電力チップの冷却を提供し、論理及び／又はメモリ
チップは熱展着物の頂部表面によって冷却される。低電
力論理及び／又はメモリチップの付加的な冷却は、熱展
着物上に含まれる追加の表面取り付けヒートシンク手段
１３５によって提供される。
【００５６】本発明の方法及び装置は銅導電コア及びプ
レーンを参照して記載及び説明されたが、導電素子は他
の金属導電体で形成されてもよいことは理解されるべき
である。ヒートシンク及び金属導電体として有用な最も
一般的な熱活性導電コア及びプレーンは、厚膜金属導電
体又は金属箔導電体である。信号コア、接地及び電力コ
アとしての導電体がここに考慮されたヒートシンク及び
／又は熱伝導機能を提供するとき、この導電体は、典型
的に熱効果質量及び少なくとも約１ミリメートルの厚さ
を有する。
【００５７】本発明は特定の好ましい具体例及び適用例
に関して記載されたが、それによって本発明の範囲が制
限されることはなく、特許請求の範囲記載事項によって
のみ制限されるものである。
【００５８】
【発明の効果】上記のように構成された本発明の超小型
回路パッケージは熱吸収能力が向上されているので、パ
ッケージ外部表面からヒートシンク素子を除去すること
ができる。従って、能動回路（論理及び／又はメモリ）
チップ及びモジュールのために利用できるパッケージの
表面積が増大し、パッケージのパッキング密度を増大さ
せることが可能である。
【図面の簡単な説明】
【図１】本発明の１つの適用例を具体化する第２レベル
パッケージの部分断面図である。
【図２】本発明のパッケージ製造の代替方法によって製
造された第２レベルパッケージの部分断面図である。
【図３】本発明のパッケージ製造の更に代替方法によっ
て製造された第２レベルパッケージの部分断面図である
。
【図４】チップ取付けの代替手段を描く本発明の第２レ
ベルパッケージの部分断面図である。
【符号の説明】
１　　　　超小型電子パッケージ ５　　　　集積回路 １１　　　　電力コア手段 １４　　　　誘電体 １５、１８　　　　信号コア手段

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】　　超小型電子回路パッケージであって、
    集積回路へ電力を供給すると共に集積回路を接地するた
    めの電力コア手段と、集積回路から及び集積回路へ信号
    を伝達するための信号コア手段と、前記超小型電子回路
    パッケージ及び集積回路から熱を伝達するための熱伝導
    手段とを含み、前記熱伝導手段が、熱的且つ電気的に前
    記集積回路と連続していると共に、前記超小型電子回路
    パッケージと一体である超小型電子回路パッケージ。
  2. 【請求項２】　　前記熱伝導手段が前記電力コア手段を
    含む請求項１記載の超小型電子回路パッケージ。
  3. 【請求項３】　　前記電力コア手段が厚板電力コアであ
    る請求項２記載の超小型電子回路パッケージ。
  4. 【請求項４】　　前記厚板電力コアが少なくとも１ミリ
    メートルの厚さである請求項３記載の超小型電子回路パ
    ッケージ。
  5. 【請求項５】　　集積回路手段と、前記電力コア手段と
    、その間の誘電手段とを含む請求項２記載の超小型電子
    回路パッケージ。
  6. 【請求項６】　　前記誘電手段が高分子材料である請求
    項５記載の超小型電子回路パッケージ。
  7. 【請求項７】　　前記誘電手段が熱強化誘電材料を含む
    請求項５記載の超小型電子回路パッケージ。
  8. 【請求項８】　　前記熱強化誘電材料が、高熱伝導性添
    加剤を有する繊維強化高分子材料を含む請求項７記載の
    超小型電子回路パッケージ。
  9. 【請求項９】　　前記高熱伝導性添加剤が、酸化亜鉛、
    酸化アルミニウム及び窒化アルミニウムから成るグルー
    プから選択される請求項８記載の超小型電子回路パッケ
    ージ。
  10. 【請求項１０】　　銅メッキスルーホール及びブライン
    ドバイア相互接続手段を有する請求項１記載の超小型電
    子回路パッケージ。
  11. 【請求項１１】　　非メッキ、レーザ開孔及びはんだ充
    填されたブラインドバイア相互接続手段を有する請求項
    １０記載の超小型電子回路パッケージ。
  12. 【請求項１２】　　金属接地厚板上に電力集積回路が直
    接背面接合されている請求項１記載の超小型電子回路パ
    ッケージ。
  13. 【請求項１３】　　同一パッケージ上に論理及びメモリ
    集積回路を表面取り付けするための熱絶縁体を有する請
    求項１２記載の超小型電子回路パッケージ。
  14. 【請求項１４】　　厚板電力コアに極めて接近した埋め
    込みインピーダンス素子を含む請求項１記載の超小型電
    子回路パッケージ。
JP3136006A 1990-07-23 1991-05-10 超小型電子回路パッケージ Pending JPH04233258A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US55615690A 1990-07-23 1990-07-23
US556156 1990-07-23

Publications (1)

Publication Number Publication Date
JPH04233258A true JPH04233258A (ja) 1992-08-21

Family

ID=24220129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3136006A Pending JPH04233258A (ja) 1990-07-23 1991-05-10 超小型電子回路パッケージ

Country Status (2)

Country Link
EP (1) EP0471938A1 (ja)
JP (1) JPH04233258A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011435A (ja) * 2012-07-03 2014-01-20 Nippon Steel & Sumikin Electronics Devices Inc セラミック複合基板
CN107251347A (zh) * 2014-12-22 2017-10-13 株式会社自动网络技术研究所 电路结构体及电气连接箱
JP2022163905A (ja) * 2021-04-15 2022-10-27 日立Astemo株式会社 電子装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4418426B4 (de) * 1993-09-08 2007-08-02 Mitsubishi Denki K.K. Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls
EP0784539A4 (en) * 1994-10-05 1999-01-20 Amp Akzo Corp THERMAL CONTROL FOR ADDITIVE PRINTED CIRCUITS
US6175084B1 (en) 1995-04-12 2001-01-16 Denki Kagaku Kogyo Kabushiki Kaisha Metal-base multilayer circuit substrate having a heat conductive adhesive layer
ES2123435B1 (es) * 1996-10-29 1999-09-16 Mecanismos Aux Ind Sistema de disipacion termica en circuito impreso de 800 micras.
JP3395621B2 (ja) 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
US6798061B2 (en) * 1999-11-15 2004-09-28 Koninklijke Philips Electronics N.V. Multiple semiconductor chip (multi-chip) module for use in power applications
EP1990832A3 (en) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
WO2002027786A1 (en) 2000-09-25 2002-04-04 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US6649978B2 (en) * 2001-06-19 2003-11-18 Koninklijke Philips Electronics N.V. Semiconductor module having multiple semiconductor chips
US6842341B1 (en) * 2003-10-02 2005-01-11 Motorola, Inc. Electrical circuit apparatus and method for assembling same
DE102005024096A1 (de) * 2005-05-25 2006-11-30 Bosch Rexroth Aktiengesellschaft Vorrichtung und Verfahren zur Montage elektrischer Bauteile
US7518236B2 (en) * 2005-10-26 2009-04-14 General Electric Company Power circuit package and fabrication method
JP2009043914A (ja) * 2007-08-08 2009-02-26 Ishida Yukio 配線板の製造法および配線板
CN112889354B (zh) * 2018-10-17 2024-09-10 亮锐控股有限公司 电路组件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6230501A (ja) * 1985-07-31 1987-02-09 Ishikawajima Harima Heavy Ind Co Ltd 溶解物質の濃縮分離装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4420364A (en) * 1976-11-02 1983-12-13 Sharp Kabushiki Kaisha High-insulation multi-layer device formed on a metal substrate
DE3679627D1 (de) * 1985-09-24 1991-07-11 Contraves Ag Mehrschichtige gedruckte schaltungsplatte.
JPS62114251A (ja) * 1985-11-14 1987-05-26 Matsushita Electric Works Ltd 電子素子用チツプキヤリアの製造法
JPH02201948A (ja) * 1989-01-30 1990-08-10 Toshiba Corp 半導体装置パッケージ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6230501A (ja) * 1985-07-31 1987-02-09 Ishikawajima Harima Heavy Ind Co Ltd 溶解物質の濃縮分離装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011435A (ja) * 2012-07-03 2014-01-20 Nippon Steel & Sumikin Electronics Devices Inc セラミック複合基板
CN107251347A (zh) * 2014-12-22 2017-10-13 株式会社自动网络技术研究所 电路结构体及电气连接箱
JP2022163905A (ja) * 2021-04-15 2022-10-27 日立Astemo株式会社 電子装置

Also Published As

Publication number Publication date
EP0471938A1 (en) 1992-02-26

Similar Documents

Publication Publication Date Title
US6879492B2 (en) Hyperbga buildup laminate
EP3355349B1 (en) Efficient heat removal from component carrier with embedded diode
US6351393B1 (en) Electronic package for electronic components and method of making same
US5357672A (en) Method and system for fabricating IC packages from laminated boards and heat spreader
JPH04233258A (ja) 超小型電子回路パッケージ
US20020158335A1 (en) High performance, low cost microelectronic circuit package with interposer
US20040107569A1 (en) Metal core substrate packaging
US6711812B1 (en) Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
US9269685B2 (en) Integrated circuit package and packaging methods
JP2006521708A (ja) ３次元全有機相互接続構造体の作製方法
JP2004235650A (ja) ラミネート・キャリアを有する積層チップ電子パッケージとその製造方法
KR20010099684A (ko) 상호 연결된 접지면이 있는 테이프 볼 그리드 어레이
WO1997008748A1 (fr) Boitier de la taille d'une puce, son procede de fabrication et boitier de second niveau
US9105562B2 (en) Integrated circuit package and packaging methods
US9425116B2 (en) Integrated circuit package and a method for manufacturing an integrated circuit package
GB2124035A (en) Printed circuit boards
US5966803A (en) Ball grid array having no through holes or via interconnections
US6888218B2 (en) Embedded capacitor multi-chip modules
US9111915B1 (en) Thermal conduction cooling
Lall et al. An overview of multichip modules
CN119230509A (zh) 具有多种类型焊球的半导体封装
Egitto et al. Z-axis interconnection for enhanced wiring in organic laminate electronic packages
Balde Multichip packaging and the need for new materials
KR100757907B1 (ko) 인쇄회로기판 및 그 제조방법
JPH025028B2 (ja)