JPH02201948A - 半導体装置パッケージ - Google Patents
半導体装置パッケージInfo
- Publication number
- JPH02201948A JPH02201948A JP1020213A JP2021389A JPH02201948A JP H02201948 A JPH02201948 A JP H02201948A JP 1020213 A JP1020213 A JP 1020213A JP 2021389 A JP2021389 A JP 2021389A JP H02201948 A JPH02201948 A JP H02201948A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- insulating
- semiconductor device
- wiring board
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/811—Multiple chips on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/464—Additional interconnections in combination with leadframes
- H10W70/468—Circuit boards
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
この発明は、半導体装置パッケージに関するものである
。
。
(従来の技術)
従来、半導体装置パッケージは、その内部に基板アイラ
ンドを有し、この基板アイランド上に、所定の配線パタ
ーンを施した絶縁配線基板と半導体チップとを備え、こ
の半導体チップと絶縁配線基板上の配線パターンとをボ
ンディングワイヤにより、電気的に接続し、さらにこの
配線パターンは、外部端子となるリードフレームにさら
に異なるボンディングワイヤで電気的に接続されている
。
ンドを有し、この基板アイランド上に、所定の配線パタ
ーンを施した絶縁配線基板と半導体チップとを備え、こ
の半導体チップと絶縁配線基板上の配線パターンとをボ
ンディングワイヤにより、電気的に接続し、さらにこの
配線パターンは、外部端子となるリードフレームにさら
に異なるボンディングワイヤで電気的に接続されている
。
これらが一体で樹脂封止(リードフレームの外部端子部
分を除く)され、1つの半導体装置パッケージとなって
いる。
分を除く)され、1つの半導体装置パッケージとなって
いる。
このような半導体装置パッケージにおいて、基板アイラ
ンド上に形成される半導体集積回路チップと、絶縁配線
基板との基板アイランドへの固定方法は、例えば絶縁配
線基板の裏面に熱硬化型の接着剤を使用したり、銀(A
g)導電性ペーストのような導電性接着剤を用いて、接
着による固定であった。また、絶縁配線基板上にパター
ニングされている配線パターンにおいては、通常、配線
としてパターニングされている銅箔パターンの上に、例
えば金(Au)等のメツキが施されている。
ンド上に形成される半導体集積回路チップと、絶縁配線
基板との基板アイランドへの固定方法は、例えば絶縁配
線基板の裏面に熱硬化型の接着剤を使用したり、銀(A
g)導電性ペーストのような導電性接着剤を用いて、接
着による固定であった。また、絶縁配線基板上にパター
ニングされている配線パターンにおいては、通常、配線
としてパターニングされている銅箔パターンの上に、例
えば金(Au)等のメツキが施されている。
この金のメツキは、外部電極取り出しの際、ボンディン
グワイヤのポンディングの接続強度を保つ為に施されて
いるものである。この金をメツキする方法は、メツキす
る金の膜厚を充分に確保する目的から、電解式メツキ方
法で行われている。この電解式メツキ方法は、電解液を
満たした電解槽に+あるいは−の電極を設け、一方、被
メツキ側にはその電極に接続される導電部により、電解
槽内の電解液の電極との作用で、所望の材料の膜をメツ
キするものである。従って、被メツキ側である絶縁配線
基板の銅箔パターンに+あるいは−の電極を接触させる
必要があり、この銅箔パターン間は全て接続されている
ことが必要で、メツキ後、切離した構造となり、結果と
して絶縁基板の端部にレイアウトされたものとなる。
グワイヤのポンディングの接続強度を保つ為に施されて
いるものである。この金をメツキする方法は、メツキす
る金の膜厚を充分に確保する目的から、電解式メツキ方
法で行われている。この電解式メツキ方法は、電解液を
満たした電解槽に+あるいは−の電極を設け、一方、被
メツキ側にはその電極に接続される導電部により、電解
槽内の電解液の電極との作用で、所望の材料の膜をメツ
キするものである。従って、被メツキ側である絶縁配線
基板の銅箔パターンに+あるいは−の電極を接触させる
必要があり、この銅箔パターン間は全て接続されている
ことが必要で、メツキ後、切離した構造となり、結果と
して絶縁基板の端部にレイアウトされたものとなる。
このように絶縁配線基板の配線パターンの一部が絶縁配
線基板の端部まで延びて形成されると、この絶縁配線基
板と基板アイランドとを固定する手段が導電性接着剤に
よることがら、この製造時、または使用時に導電性接着
剤と端部に来ている配線パターンとの接触、即ち短絡の
恐れが多大となる。この接触のモードは、導電性接着剤
の量の過剰によるはみ出しによる接触、および製造工程
上、あるいは市場での導電性接着剤に対する水分の吸湿
によるマイグレーション等がある。前者は、製造工程上
の問題で、導電性接着剤の量をより厳しくモニターすれ
ばある程度の解決は可能であるが、それでも現に数%の
割合いでこの接触が起こり、歩留りの低下を招いている
。また、後者は、空気中に存在する水分が問題となり、
製造工程上においては、半導体工場内の湿度の管理を徹
底すれば前者同様、ある程度の解決は可能であるが、や
はり数%の割合いで接触が発生している。また、この水
分の吸湿の問題は、特に製品として市場に出荷した後が
問題である。市場では、湿度の管理が半導体製造工場の
環境同様に制約されると、大きな負担を招いたり、セッ
トとして出荷した後の顧客の使用条件は様々で予想しず
らい。従って、はとんどの製品が空気中の水分の影響を
もろに受けることとなる。この水分の半導体装置パッケ
ージ内への侵入の多くは、外部端子(パッケージ外へ出
ている外部端子)とパッケージの樹脂モールドとの界面
を通過して起こる。この界面においては、半導体装置を
、どんなに樹脂で強固に封止してもミクロン単位の隙間
、あるいは穴の形成は避けることはできない。よって、
この界面からの水分侵入は回避困難である。
線基板の端部まで延びて形成されると、この絶縁配線基
板と基板アイランドとを固定する手段が導電性接着剤に
よることがら、この製造時、または使用時に導電性接着
剤と端部に来ている配線パターンとの接触、即ち短絡の
恐れが多大となる。この接触のモードは、導電性接着剤
の量の過剰によるはみ出しによる接触、および製造工程
上、あるいは市場での導電性接着剤に対する水分の吸湿
によるマイグレーション等がある。前者は、製造工程上
の問題で、導電性接着剤の量をより厳しくモニターすれ
ばある程度の解決は可能であるが、それでも現に数%の
割合いでこの接触が起こり、歩留りの低下を招いている
。また、後者は、空気中に存在する水分が問題となり、
製造工程上においては、半導体工場内の湿度の管理を徹
底すれば前者同様、ある程度の解決は可能であるが、や
はり数%の割合いで接触が発生している。また、この水
分の吸湿の問題は、特に製品として市場に出荷した後が
問題である。市場では、湿度の管理が半導体製造工場の
環境同様に制約されると、大きな負担を招いたり、セッ
トとして出荷した後の顧客の使用条件は様々で予想しず
らい。従って、はとんどの製品が空気中の水分の影響を
もろに受けることとなる。この水分の半導体装置パッケ
ージ内への侵入の多くは、外部端子(パッケージ外へ出
ている外部端子)とパッケージの樹脂モールドとの界面
を通過して起こる。この界面においては、半導体装置を
、どんなに樹脂で強固に封止してもミクロン単位の隙間
、あるいは穴の形成は避けることはできない。よって、
この界面からの水分侵入は回避困難である。
以上説明したような従来技術の問題は、現在、特にマル
チチップ搭載の半導体装置パッケージにおいて、より大
きな問題となっている。マルチチップとは、複数の半導
体チップが一つの基板アイランド上に載置されているこ
とである。この複数の半導体チップの固定方法も、上記
した、例えば銀(Ag)導電性ペーストによる接着であ
る。よって、複数の半導体チップを接着している導電性
接着剤が互いに干渉しあい、さらにはみ出し、あるいは
しみ出しにより導電性接着剤の使用量の増加が起こって
しまう。このことから、より半導体装置パッケージの市
場寿命の低下、および市場不良の発生の恐れを増大させ
ている。
チチップ搭載の半導体装置パッケージにおいて、より大
きな問題となっている。マルチチップとは、複数の半導
体チップが一つの基板アイランド上に載置されているこ
とである。この複数の半導体チップの固定方法も、上記
した、例えば銀(Ag)導電性ペーストによる接着であ
る。よって、複数の半導体チップを接着している導電性
接着剤が互いに干渉しあい、さらにはみ出し、あるいは
しみ出しにより導電性接着剤の使用量の増加が起こって
しまう。このことから、より半導体装置パッケージの市
場寿命の低下、および市場不良の発生の恐れを増大させ
ている。
(発明が解決しよ・5とする課題)
この発明は上記のような点に鑑み為されたもので、基板
アイランド上の絶縁配線基板において、この絶縁配線基
板上にバターニングされている配線パターンと、この絶
縁配線基板を固定する導電性接着剤と接触、あるいは同
時に基板アイランド上に載置されている半導体チップと
接触して短絡を起こしていた点を改善することにより、
特にマルチチップ構造で、大規模システムを実現する場
合の半導体装置パッケージ製造歩留りの向上、ひいては
製造コストの低減を達成し、併せて市場寿命の延長、市
場不良の発生率の低下を図り、信頼性を向上させること
も可能な半導体装置パッケージを提供することを目的と
する。
アイランド上の絶縁配線基板において、この絶縁配線基
板上にバターニングされている配線パターンと、この絶
縁配線基板を固定する導電性接着剤と接触、あるいは同
時に基板アイランド上に載置されている半導体チップと
接触して短絡を起こしていた点を改善することにより、
特にマルチチップ構造で、大規模システムを実現する場
合の半導体装置パッケージ製造歩留りの向上、ひいては
製造コストの低減を達成し、併せて市場寿命の延長、市
場不良の発生率の低下を図り、信頼性を向上させること
も可能な半導体装置パッケージを提供することを目的と
する。
[発明の構成]
(課題を解決するための手段)
この発明による半導体装置パッケージによれば、絶縁配
線基板と基板アイランドとの固定に絶縁性接着剤を使用
する。
線基板と基板アイランドとの固定に絶縁性接着剤を使用
する。
(作用)
上記のような半導体装置パッケージによれば、絶縁配線
基板と基板アイランドとを固定する接着剤が、はみ出し
、あるいはしみ出して絶縁配線基板上の配線パターン、
あるいは半導体チップと接触したとしても、該接着剤が
絶縁性であるため、短絡、あるいはマルチチップにおい
て、半導体チップ間にリークが発生することがない。
基板と基板アイランドとを固定する接着剤が、はみ出し
、あるいはしみ出して絶縁配線基板上の配線パターン、
あるいは半導体チップと接触したとしても、該接着剤が
絶縁性であるため、短絡、あるいはマルチチップにおい
て、半導体チップ間にリークが発生することがない。
(実施例)
以下、第1図および第2図を参照して、この発明の一実
施例に係わる半導体装置パッケージについて説明する。
施例に係わる半導体装置パッケージについて説明する。
第1図は、この発明の一実施例に係わる絶縁性接着剤を
使用したマルチチップ搭載の半導体装置パッケージの断
面図、第2図は、そのマルチチップ搭載の半導体装置パ
ッケージの斜視図である。
使用したマルチチップ搭載の半導体装置パッケージの断
面図、第2図は、そのマルチチップ搭載の半導体装置パ
ッケージの斜視図である。
まず、第1図において、基板アイランド1上に、絶縁配
線基板2が絶縁性接着剤4により接着されている。また
、半導体チップ、ここでは2個の半導体チップ3.3′
は、導電性接着剤9により接着されている。このように
複数の半導体チップ3.3′が存在しているので、この
実施例はマルチチップ構成である。また、絶縁配線基板
2上には、例えば銅箔による所定の配線パターン5がバ
ターニングされている。この配線パターン5には、ボン
ディングワイヤ6とのボンディング強度を保つために、
例えば金メツキが施されている。これらの半導体チップ
3.3′と配線パターン5、およびこの配線パターン5
とリードフレーム7は、ボンディングワイヤ6で電気的
に互いに接続されている。さらに全体を樹脂8により樹
脂封止して、この発明の一実施例に係わる半導体装置パ
ッケージが形成される。
線基板2が絶縁性接着剤4により接着されている。また
、半導体チップ、ここでは2個の半導体チップ3.3′
は、導電性接着剤9により接着されている。このように
複数の半導体チップ3.3′が存在しているので、この
実施例はマルチチップ構成である。また、絶縁配線基板
2上には、例えば銅箔による所定の配線パターン5がバ
ターニングされている。この配線パターン5には、ボン
ディングワイヤ6とのボンディング強度を保つために、
例えば金メツキが施されている。これらの半導体チップ
3.3′と配線パターン5、およびこの配線パターン5
とリードフレーム7は、ボンディングワイヤ6で電気的
に互いに接続されている。さらに全体を樹脂8により樹
脂封止して、この発明の一実施例に係わる半導体装置パ
ッケージが形成される。
次に、第2図の斜視図を参照して、さらに絶縁性接着剤
を使用したマルチチップ搭載の半導体装置パッケージに
ついて説明する。この第2図において、各参照する符号
は第1図と対応するものとする。
を使用したマルチチップ搭載の半導体装置パッケージに
ついて説明する。この第2図において、各参照する符号
は第1図と対応するものとする。
第2図において、基板アイランド1上に、絶縁性接着剤
4により、1枚の絶縁配線基板2が固定されている。ま
た、この絶縁配線基板2のところどころに半導体チップ
3.3′ 3′を配置するための開口部が設けられてお
り、この開口部内において、半導体チップ3.3−3′
が絶縁配線基板2を介することなく基板アイランド1上
に導電性接着剤9によって固定されている。さらに絶縁
配線基板2上には、配線パターン5が形成されており、
この配線パターン5は、例えば金メツキを施す電解式メ
ツキにおける電極接触のため、ところどころが絶縁配線
基板2の端部に至るようにレイアウトされている。また
、ワイヤ6によって、この配線パターン5とリードフレ
ーム7、および配線パターン5と半導体チップ3.3′
3′とが電気的に接続され、この発明の一実施例に係
わる絶縁性接着剤を使用したマルチチップ搭載の半導体
装置パッケージが構成されている。
4により、1枚の絶縁配線基板2が固定されている。ま
た、この絶縁配線基板2のところどころに半導体チップ
3.3′ 3′を配置するための開口部が設けられてお
り、この開口部内において、半導体チップ3.3−3′
が絶縁配線基板2を介することなく基板アイランド1上
に導電性接着剤9によって固定されている。さらに絶縁
配線基板2上には、配線パターン5が形成されており、
この配線パターン5は、例えば金メツキを施す電解式メ
ツキにおける電極接触のため、ところどころが絶縁配線
基板2の端部に至るようにレイアウトされている。また
、ワイヤ6によって、この配線パターン5とリードフレ
ーム7、および配線パターン5と半導体チップ3.3′
3′とが電気的に接続され、この発明の一実施例に係
わる絶縁性接着剤を使用したマルチチップ搭載の半導体
装置パッケージが構成されている。
尚、この絶縁性接着剤は、絶縁性、接着性の他、必要に
応じて耐熱性、熱の良導性、低不純物性等の他の特性を
併せ持つものがさらに望ましい。
応じて耐熱性、熱の良導性、低不純物性等の他の特性を
併せ持つものがさらに望ましい。
このような半導体装置パッケージであると、絶縁配線基
板2 3=′と基板アイランド1との固定に、絶縁性接着剤4
を使用していることにより、該接着剤4がはみ出し、あ
るいはしみ出して配線パターン5、あるいは半導体チッ
プ3.3−3′と接触したとしても、絶縁性であること
から、短絡、あるいは半導体チップ間のリークが発生す
ることはない。
板2 3=′と基板アイランド1との固定に、絶縁性接着剤4
を使用していることにより、該接着剤4がはみ出し、あ
るいはしみ出して配線パターン5、あるいは半導体チッ
プ3.3−3′と接触したとしても、絶縁性であること
から、短絡、あるいは半導体チップ間のリークが発生す
ることはない。
従って、製造工程において、従来このような接触によっ
て、数%の不良が発生して歩留りを低下させていた点を
、このような不良の発生の可能性が全くのゼロとなり、
よって、歩留りが向上し、ひいては製造コストの低減が
為される。また、製品として出荷した後においても、こ
のような接触による市場不良は、同様に全くのゼロとな
り、半導体装置パッケージの信頼性が向上するとともに
、市場寿命の延長を達成することができる。
て、数%の不良が発生して歩留りを低下させていた点を
、このような不良の発生の可能性が全くのゼロとなり、
よって、歩留りが向上し、ひいては製造コストの低減が
為される。また、製品として出荷した後においても、こ
のような接触による市場不良は、同様に全くのゼロとな
り、半導体装置パッケージの信頼性が向上するとともに
、市場寿命の延長を達成することができる。
次に、この発明の変形例について、第3図(a)および
第3図(b)を参照して説明する。この第3図(a)お
よび第3図(b)において、各参照符号は第1図および
第2図と対応するものとする。
第3図(b)を参照して説明する。この第3図(a)お
よび第3図(b)において、各参照符号は第1図および
第2図と対応するものとする。
まず、第3図(a)は、上記一実施例で実施したような
、絶縁配線基板2を絶縁性接着剤4で、また、半導体チ
ップ3を導電性接着剤9で、それぞれ基板アイランド1
上に固定する装置を示している。この場合、絶縁配線基
板2は、全て絶縁性接着剤4にて、基板アイランド1上
に固定される。
、絶縁配線基板2を絶縁性接着剤4で、また、半導体チ
ップ3を導電性接着剤9で、それぞれ基板アイランド1
上に固定する装置を示している。この場合、絶縁配線基
板2は、全て絶縁性接着剤4にて、基板アイランド1上
に固定される。
前記一実施例では、この方法を用いている。しかし、な
から、第3図(b)に示すように、絶縁配線基板2の接
着面の外周のみ絶縁性接着剤4を使用し、残りの部分に
おいて、導電性接着剤9を使用し、絶縁配線基板2を基
板アイランド1上に固定してもよい。また、半導体チッ
プ3は、導電性接着剤9で基板アイランド1上に固定し
ている。
から、第3図(b)に示すように、絶縁配線基板2の接
着面の外周のみ絶縁性接着剤4を使用し、残りの部分に
おいて、導電性接着剤9を使用し、絶縁配線基板2を基
板アイランド1上に固定してもよい。また、半導体チッ
プ3は、導電性接着剤9で基板アイランド1上に固定し
ている。
このような場合も3、はみ出す、あるいはしみ出す接着
剤が、絶縁性接着剤4と限られる。従って、接着剤がは
み出し、あるいはしみ出して絶縁配線基板2上にバター
ニングされている、ここでは図示しない配線パターン、
あるいは半導体チップ3と接触することはない。よって
、上記一実施例と同様な効果を持つことは勿論のことで
ある。
剤が、絶縁性接着剤4と限られる。従って、接着剤がは
み出し、あるいはしみ出して絶縁配線基板2上にバター
ニングされている、ここでは図示しない配線パターン、
あるいは半導体チップ3と接触することはない。よって
、上記一実施例と同様な効果を持つことは勿論のことで
ある。
[発明の効果]
以上説明したようにこの発明によれば、絶縁配線基板と
基板アイランド、および半導体チップと基板アイランド
との接着に絶縁性接着剤を使用することによって、該接
着剤がはみ出し、あるいはしみ出しても絶縁性であるこ
とから、短絡、およびリークを発生する恐れが全くなく
なり、また、製造工程においては歩留り向上が為される
ことから、低コスト、かつ高信頼性の半導体装置パッケ
ージが提供される。
基板アイランド、および半導体チップと基板アイランド
との接着に絶縁性接着剤を使用することによって、該接
着剤がはみ出し、あるいはしみ出しても絶縁性であるこ
とから、短絡、およびリークを発生する恐れが全くなく
なり、また、製造工程においては歩留り向上が為される
ことから、低コスト、かつ高信頼性の半導体装置パッケ
ージが提供される。
第1図は、この発明の一実施例に係わる半導体装置パッ
ケージの断面図、第2図は、この発明の一実施例に係わ
る半導体装置パッケージの斜視図、第3図(a)は、こ
の発明の一実施例における接着方法を示す斜視図、第3
図(b)は、この発明における接着方法の変形例を示す
斜視図である。 1・・・基板アイランド、2・・・絶縁配線基板、3゜
3”、3’・・・半導体チップ、4・・・絶縁性接着剤
、5・・・配線パターン、6・・・ワイヤ、7・・・リ
ードフレーム、8・・・樹脂、9・・・導電性接着剤。 第 1 図 出願人代理人 弁理士 鈴 江 武 彦第 2 図 第 図 第 図
ケージの断面図、第2図は、この発明の一実施例に係わ
る半導体装置パッケージの斜視図、第3図(a)は、こ
の発明の一実施例における接着方法を示す斜視図、第3
図(b)は、この発明における接着方法の変形例を示す
斜視図である。 1・・・基板アイランド、2・・・絶縁配線基板、3゜
3”、3’・・・半導体チップ、4・・・絶縁性接着剤
、5・・・配線パターン、6・・・ワイヤ、7・・・リ
ードフレーム、8・・・樹脂、9・・・導電性接着剤。 第 1 図 出願人代理人 弁理士 鈴 江 武 彦第 2 図 第 図 第 図
Claims (1)
- 基板アイランド上に設けられた配線パターンを有する絶
縁配線基板と、基板アイランド上に設けられた少なくと
も一つの半導体チップとを具備する半導体装置パッケー
ジにおいて、前記基板アイランドと前記配線パターンを
有する絶縁配線基板との接着、および前記基板アイラン
ドと前記少なくとも一つの半導体チップとの接着を夫々
絶縁性の接着剤にて行なうことを特徴とした半導体装置
パッケージ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1020213A JPH02201948A (ja) | 1989-01-30 | 1989-01-30 | 半導体装置パッケージ |
| US07/460,630 US5124783A (en) | 1989-01-30 | 1990-01-03 | Semiconductor device having insulating substrate adhered to conductive substrate |
| EP19900300813 EP0381383A3 (en) | 1989-01-30 | 1990-01-25 | Semiconductor device having insulating substrate adhered to conductive substrate |
| KR1019900001011A KR930002812B1 (ko) | 1989-01-30 | 1990-01-30 | 반도체장치 패키지 및 그 패키지의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1020213A JPH02201948A (ja) | 1989-01-30 | 1989-01-30 | 半導体装置パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02201948A true JPH02201948A (ja) | 1990-08-10 |
Family
ID=12020885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1020213A Pending JPH02201948A (ja) | 1989-01-30 | 1989-01-30 | 半導体装置パッケージ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5124783A (ja) |
| EP (1) | EP0381383A3 (ja) |
| JP (1) | JPH02201948A (ja) |
| KR (1) | KR930002812B1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04233258A (ja) * | 1990-07-23 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | 超小型電子回路パッケージ |
| IT1247304B (it) * | 1991-04-30 | 1994-12-12 | Sgs Thomson Microelectronics | Complesso circuitale di potenza a struttura modulare ad elevata compattezza e ad alta efficienza di dissipazione termica |
| US5367196A (en) * | 1992-09-17 | 1994-11-22 | Olin Corporation | Molded plastic semiconductor package including an aluminum alloy heat spreader |
| TW238419B (ja) * | 1992-08-21 | 1995-01-11 | Olin Corp | |
| US5608267A (en) * | 1992-09-17 | 1997-03-04 | Olin Corporation | Molded plastic semiconductor package including heat spreader |
| US5305186A (en) * | 1993-01-27 | 1994-04-19 | International Business Machines Corporation | Power carrier with selective thermal performance |
| US5360942A (en) * | 1993-11-16 | 1994-11-01 | Olin Corporation | Multi-chip electronic package module utilizing an adhesive sheet |
| US5455387A (en) * | 1994-07-18 | 1995-10-03 | Olin Corporation | Semiconductor package with chip redistribution interposer |
| US5545850A (en) * | 1995-01-13 | 1996-08-13 | Olin Corporation | Guard ring for integrated circuit package |
| US5719436A (en) * | 1995-03-13 | 1998-02-17 | Intel Corporation | Package housing multiple semiconductor dies |
| KR0179834B1 (ko) * | 1995-07-28 | 1999-03-20 | 문정환 | 컬럼형 패키지 |
| JP3429921B2 (ja) * | 1995-10-26 | 2003-07-28 | 三菱電機株式会社 | 半導体装置 |
| DE19703639A1 (de) * | 1997-01-31 | 1998-08-06 | Bosch Gmbh Robert | Verfahren zur Herstellung von Bonddrahtverbindungen |
| US6258629B1 (en) * | 1999-08-09 | 2001-07-10 | Amkor Technology, Inc. | Electronic device package and leadframe and method for making the package |
| KR20010064907A (ko) * | 1999-12-20 | 2001-07-11 | 마이클 디. 오브라이언 | 와이어본딩 방법 및 이를 이용한 반도체패키지 |
| US6707149B2 (en) * | 2000-09-29 | 2004-03-16 | Tessera, Inc. | Low cost and compliant microelectronic packages for high i/o and fine pitch |
| US6686651B1 (en) | 2001-11-27 | 2004-02-03 | Amkor Technology, Inc. | Multi-layer leadframe structure |
| US6908843B2 (en) * | 2001-12-28 | 2005-06-21 | Texas Instruments Incorporated | Method and system of wire bonding using interposer pads |
| JP3879688B2 (ja) * | 2003-03-26 | 2007-02-14 | 株式会社デンソー | 半導体装置 |
| US8951847B2 (en) | 2012-01-18 | 2015-02-10 | Intersil Americas LLC | Package leadframe for dual side assembly |
| US9324639B2 (en) | 2014-07-03 | 2016-04-26 | Stmicroelectronics S.R.L. | Electronic device comprising an improved lead frame |
| CN107078067A (zh) * | 2015-03-30 | 2017-08-18 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5797634A (en) * | 1980-12-11 | 1982-06-17 | Canon Inc | Hybrid integrated circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936866A (en) * | 1974-06-14 | 1976-02-03 | Northrop Corporation | Heat conductive mounting and connection of semiconductor chips in micro-circuitry on a substrate |
| US4314270A (en) * | 1977-12-02 | 1982-02-02 | Mitsubishi Denki Kabushiki Kaisha | Hybrid thick film integrated circuit heat dissipating and grounding assembly |
| US4200880A (en) * | 1978-03-28 | 1980-04-29 | Microwave Semiconductor Corp. | Microwave transistor with distributed output shunt tuning |
| US4459166A (en) * | 1982-03-08 | 1984-07-10 | Johnson Matthey Inc. | Method of bonding an electronic device to a ceramic substrate |
| GB2144907A (en) * | 1983-08-09 | 1985-03-13 | Standard Telephones Cables Ltd | Mounting integrated circuit devices |
| JPS6041249A (ja) * | 1983-08-17 | 1985-03-04 | Nec Corp | 混成集積回路装置 |
| DE3679627D1 (de) * | 1985-09-24 | 1991-07-11 | Contraves Ag | Mehrschichtige gedruckte schaltungsplatte. |
| JP2502511B2 (ja) * | 1986-02-06 | 1996-05-29 | 日立マクセル株式会社 | 半導体装置の製造方法 |
| US4774635A (en) * | 1986-05-27 | 1988-09-27 | American Telephone And Telegraph Company At&T Bell Laboratories | Semiconductor package with high density I/O lead connection |
| JPH0199247A (ja) * | 1987-10-13 | 1989-04-18 | Mitsubishi Electric Corp | リードフレーム |
| JPH02184054A (ja) * | 1989-01-11 | 1990-07-18 | Toshiba Corp | ハイブリッド型樹脂封止半導体装置 |
-
1989
- 1989-01-30 JP JP1020213A patent/JPH02201948A/ja active Pending
-
1990
- 1990-01-03 US US07/460,630 patent/US5124783A/en not_active Expired - Fee Related
- 1990-01-25 EP EP19900300813 patent/EP0381383A3/en not_active Withdrawn
- 1990-01-30 KR KR1019900001011A patent/KR930002812B1/ko not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5797634A (en) * | 1980-12-11 | 1982-06-17 | Canon Inc | Hybrid integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930002812B1 (ko) | 1993-04-10 |
| US5124783A (en) | 1992-06-23 |
| KR900012352A (ko) | 1990-08-03 |
| EP0381383A2 (en) | 1990-08-08 |
| EP0381383A3 (en) | 1991-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02201948A (ja) | 半導体装置パッケージ | |
| CA1217876A (en) | Semiconductor device and a method for fabricating the same | |
| KR100333388B1 (ko) | 칩 사이즈 스택 패키지 및 그의 제조 방법 | |
| US6198165B1 (en) | Semiconductor device | |
| US5710064A (en) | Method for manufacturing a semiconductor package | |
| KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| KR940006083B1 (ko) | Loc 패키지 및 그 제조방법 | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| KR19980042617A (ko) | 웨이퍼 레벨 패키징 | |
| US20060006510A1 (en) | Plastic encapsulated semiconductor device with reliable down bonds | |
| CN111987002A (zh) | 一种封装体成型方法 | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| US6201294B1 (en) | Ball grid array semiconductor package comprised of two lead frames | |
| US6211563B1 (en) | Semiconductor package with an improved leadframe | |
| JP2000286378A (ja) | 樹脂封止型半導体装置 | |
| JP2000049272A5 (ja) | ||
| JP3938525B2 (ja) | 半導体装置の製造方法 | |
| JP3136274B2 (ja) | 半導体装置 | |
| KR100221918B1 (ko) | 칩 스케일 패키지 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| KR100221917B1 (ko) | 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법 | |
| KR0183653B1 (ko) | 엘오씨 패키지 | |
| KR20000007325A (ko) | 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법 | |
| JPH0448769A (ja) | 半導体装置 |