JPH0423333A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPH0423333A JPH0423333A JP2123692A JP12369290A JPH0423333A JP H0423333 A JPH0423333 A JP H0423333A JP 2123692 A JP2123692 A JP 2123692A JP 12369290 A JP12369290 A JP 12369290A JP H0423333 A JPH0423333 A JP H0423333A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- floating diffusion
- charge transfer
- phir
- source follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims 4
- 238000002347 injection Methods 0.000 abstract description 9
- 239000007924 injection Substances 0.000 abstract description 9
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、電荷転送装置に関し、特に、出力回路にフロ
ーティングディフュージョン型電荷検出回路（以下、Ｆ
ＤＡと記す）を有する電荷転送装置に関する。
ーティングディフュージョン型電荷検出回路（以下、Ｆ
ＤＡと記す）を有する電荷転送装置に関する。
［従来の技術］
第５図は、従来のＦＤＡの接続回路図である。
同図において、１は後述するＭＯＳ）ランジスタＱ１の
ソースであるフローティングディフュージョン、２は信
号電荷が転送される電荷転送領域、３は転送りロックφ
□が印加される転送電極、４は一定の出力ゲート電圧Ｖ
ｏｏが印加される出力ゲート、Ｑｌはドレインにリセッ
トドレイン電圧ＶＲＤが印加され、ゲートにリセットパ
ルスφＲが印加されるデイプリージョン型のＭＯＳトラ
ンジスタ（以下、ＭＯＳＴｒと記す）、Ｑ２、Ｑ４はソ
−ス・フォロワの駆動トランジスタであるエンハンスメ
ント型のＭＯＳＴｒ、Ｑ３、Ｑ５はソースフォロワの負
荷トランジスタであるデイプリージョン型のＭＯＳＴｒ
である。また、Ｐは電荷転送領域２内を転送されてきた
信号電荷のフローティングディフュージョン１への注入
点である。
ソースであるフローティングディフュージョン、２は信
号電荷が転送される電荷転送領域、３は転送りロックφ
□が印加される転送電極、４は一定の出力ゲート電圧Ｖ
ｏｏが印加される出力ゲート、Ｑｌはドレインにリセッ
トドレイン電圧ＶＲＤが印加され、ゲートにリセットパ
ルスφＲが印加されるデイプリージョン型のＭＯＳトラ
ンジスタ（以下、ＭＯＳＴｒと記す）、Ｑ２、Ｑ４はソ
−ス・フォロワの駆動トランジスタであるエンハンスメ
ント型のＭＯＳＴｒ、Ｑ３、Ｑ５はソースフォロワの負
荷トランジスタであるデイプリージョン型のＭＯＳＴｒ
である。また、Ｐは電荷転送領域２内を転送されてきた
信号電荷のフローティングディフュージョン１への注入
点である。
次に、第６図に示すタイミングチャートを参照して、第
５図の従来例回路の動作について説明する。時刻１．に
おいて、リセットパルスφＲをハイレベルとし、ＭＯ８
ＴｒＱ１を導通させ、ＭＯ３ＴｒＱ１のソース電位であ
るＶＰをＱｌのドレイン電圧ｖＲＤと同電位に設定する
。時刻ｔ２にてリセットパルスφＲがローレベルとなる
と、電荷注入点Ｐはフローティング状態となる。この状
態にした後に、時刻ｔ３において、転送りロックφ１が
ローレベルとなると、転送電極３下に蓄積されていた電
荷（電子）は出力ゲート４下のチャネルを通って電荷注
入点Ｐへ流入する。この流入電荷による注入点Ｐの電位
変化ΔＶｏｕｔは、ＭＯ３ＴｒＱ２〜Ｑ５により構成さ
れる２段のソース・フォロワを介して出力端子○ｕｔか
ら出力される。
５図の従来例回路の動作について説明する。時刻１．に
おいて、リセットパルスφＲをハイレベルとし、ＭＯ８
ＴｒＱ１を導通させ、ＭＯ３ＴｒＱ１のソース電位であ
るＶＰをＱｌのドレイン電圧ｖＲＤと同電位に設定する
。時刻ｔ２にてリセットパルスφＲがローレベルとなる
と、電荷注入点Ｐはフローティング状態となる。この状
態にした後に、時刻ｔ３において、転送りロックφ１が
ローレベルとなると、転送電極３下に蓄積されていた電
荷（電子）は出力ゲート４下のチャネルを通って電荷注
入点Ｐへ流入する。この流入電荷による注入点Ｐの電位
変化ΔＶｏｕｔは、ＭＯ３ＴｒＱ２〜Ｑ５により構成さ
れる２段のソース・フォロワを介して出力端子○ｕｔか
ら出力される。
［発明が解決しようとする課題〕
前記した従来のＦＤＡでは、第５図におけるＭＯ８Ｔｒ
Ｑ１のリセットゲートと電荷注入点Ｐとの間にはカップ
リング容量ＣＲが存在するため、第６図に示すように、
リセットパルスφＲがハイレベルからローレベルへ変化
する時点において、電荷注入点Ｐの電位はリセットフィ
ードスルーノイズと呼ばれるΔφＲの電位変動をうける
。この電位変動は通常数百ｍＶと、正味の信号出力△Ｖ
ｏｕｔが数十〜数百ｍＶであるのに対して非常に大きな
ものとなっている。出力端子Ｏｕｔから出力されるこの
信号出力は、サンプルホールドされた後Ａ／Ｄコンバー
タに入力されるが、その際、Ａ／Ｄコンバータの入力レ
ベルに合わせるために増幅される。この場合、信号出力
ΔＶ ｏｕｔが数十ｒｎＶであるときには数十倍に増幅
されるが、その際リセットフィードスルーノイズΔφ８
のレベルも数十倍に増幅されるため、Δφハは数１０Ｖ
のレベルになる。而して、ここに使用される増幅器には
広いダイナミックレンジと優れた周波数特性が求められ
るので、このような大信号を扱う場合にはかなりのコス
トアップとなるため、実際においては、増幅器の増幅度
を数倍の範囲内にとどめさるをえない。ところが、信号
出力のレベルかＡ／Ｄコンバータの基準電圧に対し低い
場合には、量子化誤差が増大してＳ／Ｎが劣化する。こ
れに対して、Ａ／Ｄコンバータの基準電圧を下げること
も考えられるが、その場合にはＡ／Ｄコンバータの精度
が下がるのでやはりＳ／Ｎが劣化する。
Ｑ１のリセットゲートと電荷注入点Ｐとの間にはカップ
リング容量ＣＲが存在するため、第６図に示すように、
リセットパルスφＲがハイレベルからローレベルへ変化
する時点において、電荷注入点Ｐの電位はリセットフィ
ードスルーノイズと呼ばれるΔφＲの電位変動をうける
。この電位変動は通常数百ｍＶと、正味の信号出力△Ｖ
ｏｕｔが数十〜数百ｍＶであるのに対して非常に大きな
ものとなっている。出力端子Ｏｕｔから出力されるこの
信号出力は、サンプルホールドされた後Ａ／Ｄコンバー
タに入力されるが、その際、Ａ／Ｄコンバータの入力レ
ベルに合わせるために増幅される。この場合、信号出力
ΔＶ ｏｕｔが数十ｒｎＶであるときには数十倍に増幅
されるが、その際リセットフィードスルーノイズΔφ８
のレベルも数十倍に増幅されるため、Δφハは数１０Ｖ
のレベルになる。而して、ここに使用される増幅器には
広いダイナミックレンジと優れた周波数特性が求められ
るので、このような大信号を扱う場合にはかなりのコス
トアップとなるため、実際においては、増幅器の増幅度
を数倍の範囲内にとどめさるをえない。ところが、信号
出力のレベルかＡ／Ｄコンバータの基準電圧に対し低い
場合には、量子化誤差が増大してＳ／Ｎが劣化する。こ
れに対して、Ａ／Ｄコンバータの基準電圧を下げること
も考えられるが、その場合にはＡ／Ｄコンバータの精度
が下がるのでやはりＳ／Ｎが劣化する。
よって、本発明の目的とするところは、上記リセットフ
ィードスルーノイズΔφ８のレベルを十分低減すること
により、電荷転送装置の出力信号ΔＶｏｕｔが数十ｍＶ
と小さい場合においても、増幅器の増幅率を数十倍とす
ることが可能となり、十分高いＳ／Ｎを確保することが
できるようにすることである。
ィードスルーノイズΔφ８のレベルを十分低減すること
により、電荷転送装置の出力信号ΔＶｏｕｔが数十ｍＶ
と小さい場合においても、増幅器の増幅率を数十倍とす
ることが可能となり、十分高いＳ／Ｎを確保することが
できるようにすることである。
［課題を解決するための手段］
本発明の電荷転送装置は、電荷転送部の後段に信号電荷
が注入されるフローティングディフュージョンを設け、
該フローティングディフュージョンの電位変化をソース
・フォロワを介して取り出すものであり、前記ソース・
フォロワには、フローティングディフュージョンの電位
をリセットする際にフローティングディフュージョンに
あられれるリセットパルス信号成分を減縮またはキャン
セルする機能が付加されている。
が注入されるフローティングディフュージョンを設け、
該フローティングディフュージョンの電位変化をソース
・フォロワを介して取り出すものであり、前記ソース・
フォロワには、フローティングディフュージョンの電位
をリセットする際にフローティングディフュージョンに
あられれるリセットパルス信号成分を減縮またはキャン
セルする機能が付加されている。
［実施例］
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図は、本発明の第１の実施例を示す回路図である。
同図において、第５図の従来例の部分と共通する部分に
ついては同一の記号が付されているので、重複する説明
は省略する。本実施例の、第５図に示した従来例と相違
する点は、ＭＯ３ＴｒＱ２、Ｑ３よりなる初段のソース
・フォロワの出力節点とＧＮＤとの間にゲートにリセッ
トパルスφＲが入力されるエンハンスメント型のＭＯ３
ＴｒＱ６が挿入されている点である。
ついては同一の記号が付されているので、重複する説明
は省略する。本実施例の、第５図に示した従来例と相違
する点は、ＭＯ３ＴｒＱ２、Ｑ３よりなる初段のソース
・フォロワの出力節点とＧＮＤとの間にゲートにリセッ
トパルスφＲが入力されるエンハンスメント型のＭＯ３
ＴｒＱ６が挿入されている点である。
次に、この実施例の回路の動作について、第２図に示す
初段のソース・フォロワの入出力特性図を用いて説明す
る。第２図において、曲線Ａは、リセットパルスφＲが
ローレベルてＭＯ３ＴｒＱ６がオフ状態にあるときのＭ
Ｏ５ＴｒＱ２、Ｑ３から構成される初段のソース・フォ
ロワの入力電圧■２に対する出力電圧■２の特性曲線で
あり、また、曲線Ｂは、リセットパルスφ大がハイレベ
ルでＭＯ３ＴｒＱ６がオンしているときの入出力特性曲
線である。ＭＯ８ＴｒＱ６がオンした場合には、ＭＯ３
ＴｒＱ２に対するロードはＭＯ８ＴｒＱ３とＱ６の並列
回路となるため、ロードに流れる全電流が増加して、そ
の結果、第２図に示されるように、オフセット電圧が低
下する。
初段のソース・フォロワの入出力特性図を用いて説明す
る。第２図において、曲線Ａは、リセットパルスφＲが
ローレベルてＭＯ３ＴｒＱ６がオフ状態にあるときのＭ
Ｏ５ＴｒＱ２、Ｑ３から構成される初段のソース・フォ
ロワの入力電圧■２に対する出力電圧■２の特性曲線で
あり、また、曲線Ｂは、リセットパルスφ大がハイレベ
ルでＭＯ３ＴｒＱ６がオンしているときの入出力特性曲
線である。ＭＯ８ＴｒＱ６がオンした場合には、ＭＯ３
ＴｒＱ２に対するロードはＭＯ８ＴｒＱ３とＱ６の並列
回路となるため、ロードに流れる全電流が増加して、そ
の結果、第２図に示されるように、オフセット電圧が低
下する。
いま、リセットパルスφＲがハイレベルとなっているも
のとすると、入力電圧ＶｐにはφＲと同期したリセット
フィードスルーノイズがあられれるが、この期間では、
ＭＯ３ＴｒＱ６が導通して初段のソース・フォロワは第
２図の曲線Ｂ上の■の点が動作点となっている。次に、
リセットパルスφａがローレベルとなり、ＭＯ３ＴｒＱ
６がオフ状態となると、動作点は、第２図の曲線Ａの■
−■間に移動する。リセットパルスφ凡がハイレベルで
あるときにのみオフセット電圧が低下するので、第２図
に示されるように、出力電圧Ｖ２に表われるリセットフ
ィートスルーツイスΔφＲ成分は、電荷注入点にあられ
れる入力電圧■Ｐのそれに比べ低いものとすることがで
きる。
のとすると、入力電圧ＶｐにはφＲと同期したリセット
フィードスルーノイズがあられれるが、この期間では、
ＭＯ３ＴｒＱ６が導通して初段のソース・フォロワは第
２図の曲線Ｂ上の■の点が動作点となっている。次に、
リセットパルスφａがローレベルとなり、ＭＯ３ＴｒＱ
６がオフ状態となると、動作点は、第２図の曲線Ａの■
−■間に移動する。リセットパルスφ凡がハイレベルで
あるときにのみオフセット電圧が低下するので、第２図
に示されるように、出力電圧Ｖ２に表われるリセットフ
ィートスルーツイスΔφＲ成分は、電荷注入点にあられ
れる入力電圧■Ｐのそれに比べ低いものとすることがで
きる。
第３図は、本発明の第２の実施例を示す回路図である。
この実施例の第１図の第１の実施例と相違する点は、初
段のソース・フォロワの出力点に接続されていたＭＯ５
ＴｒＱ６が除去され、初段のソース・フォロワの駆動側
のＭＯ８ＴｒＱ２のドレインと電源端子間に、ゲートに
リセットパルスφにと逆相のパルスが印加されるデイプ
リージョン型のＭＯＳＴｒＱ７が挿入されている点であ
る。この回路構成により、リセットパルスφＲがハイレ
ベル時には（’ＪｆＬがローレベル時には）、ＭＯ５Ｔ
ｒＱ７の抵抗値が上がり、ＭＯ５ＴｒＱ２、Ｑ３よりな
るソース・フォロワのオフセット電圧が低下し、逆にリ
セットパルスφＲがローレベル（ＪＲがハイレベル）と
なると、ＭＯ５ＴｒＱ７の抵抗値が下がり、オフセット
電圧が上昇するのて、先の実施例と同様の効果を奏する
ことができる。
段のソース・フォロワの出力点に接続されていたＭＯ５
ＴｒＱ６が除去され、初段のソース・フォロワの駆動側
のＭＯ８ＴｒＱ２のドレインと電源端子間に、ゲートに
リセットパルスφにと逆相のパルスが印加されるデイプ
リージョン型のＭＯＳＴｒＱ７が挿入されている点であ
る。この回路構成により、リセットパルスφＲがハイレ
ベル時には（’ＪｆＬがローレベル時には）、ＭＯ５Ｔ
ｒＱ７の抵抗値が上がり、ＭＯ５ＴｒＱ２、Ｑ３よりな
るソース・フォロワのオフセット電圧が低下し、逆にリ
セットパルスφＲがローレベル（ＪＲがハイレベル）と
なると、ＭＯ５ＴｒＱ７の抵抗値が下がり、オフセット
電圧が上昇するのて、先の実施例と同様の効果を奏する
ことができる。
第４図は、本発明の第３の実施例を示す回路接続図であ
る。本実施例では、初段のソース・フォロワの・出力点
に、コンデンサＣとデイプリージョン型のＭ○５ＴｒＱ
８との直列回路を接続し、コンデンサ側から、リセット
パルスφ３と逆相のパルスを入力している。このように
構成することにより、初段のソース・フォロワの入力点
にあられれるリセットフィードスルーノイズをその出力
点においてキャンセルすることができる。
る。本実施例では、初段のソース・フォロワの・出力点
に、コンデンサＣとデイプリージョン型のＭ○５ＴｒＱ
８との直列回路を接続し、コンデンサ側から、リセット
パルスφ３と逆相のパルスを入力している。このように
構成することにより、初段のソース・フォロワの入力点
にあられれるリセットフィードスルーノイズをその出力
点においてキャンセルすることができる。
［発明の効果］
以上説明したように、本発明は、フローティングディフ
ュージョンにあられれるリセットフィートスルーノイズ
を、フローティングディフュージョンの電位変化を検出
するソース・フォロワにおいて減縮またはキャンセルす
るものであるので、本発明によれば、ソース・フォロワ
の出力にあられれるリセットフィードスルーノイズ分を
十分に低いレベルとすることができる。したかつて、本
発明によれば、ソース フォロワの出力電圧をＡ／Ｄコ
ンバータの入カレベルに合致するまでに増幅する増幅器
を低コストで実現でき、電荷転送装置の出力信号を低ノ
イズのものとすることかできる。
ュージョンにあられれるリセットフィートスルーノイズ
を、フローティングディフュージョンの電位変化を検出
するソース・フォロワにおいて減縮またはキャンセルす
るものであるので、本発明によれば、ソース・フォロワ
の出力にあられれるリセットフィードスルーノイズ分を
十分に低いレベルとすることができる。したかつて、本
発明によれば、ソース フォロワの出力電圧をＡ／Ｄコ
ンバータの入カレベルに合致するまでに増幅する増幅器
を低コストで実現でき、電荷転送装置の出力信号を低ノ
イズのものとすることかできる。
第１図、第３図、第４図は、それぞれ本発明の実施例を
示す回路図、第２図は、第１図の実施例の動作説明図、
第５図は、従来例の回路図、第６図は、その動作説明図
である。 １・・・フローティングディフュージョン、 ２・・・
電荷転送領域、 ３・・転送電極、 ４・・・出力ゲー
ト、 Ｑｌ、Ｑ３、Ｑ５、Ｑｌ、Ｑ８・・・デイプリー
ジョン型ＭＯ３）ランジスタ、 Ｑ２、Ｑ４、Ｑ６・・
・エンハンス型ＭＯＳトランジスタ、 ○ｕｔ・・出力
端子、 Ｐ・・電荷注入点。
示す回路図、第２図は、第１図の実施例の動作説明図、
第５図は、従来例の回路図、第６図は、その動作説明図
である。 １・・・フローティングディフュージョン、 ２・・・
電荷転送領域、 ３・・転送電極、 ４・・・出力ゲー
ト、 Ｑｌ、Ｑ３、Ｑ５、Ｑｌ、Ｑ８・・・デイプリー
ジョン型ＭＯ３）ランジスタ、 Ｑ２、Ｑ４、Ｑ６・・
・エンハンス型ＭＯＳトランジスタ、 ○ｕｔ・・出力
端子、 Ｐ・・電荷注入点。
Claims (1)
- 半導体領域内に設けられた電荷転送領域と、前記電荷
転送領域上に絶縁膜を介して形成された転送電極と、前
記電荷転送領域の後段の前記半導体領域内に設けられた
フローティングディフュージョンと、該フローティング
ディフュージョンの後段の前記半導体領域内に設けられ
たリセットドレインと、前記フローティングディフュー
ジョンと前記リセットドレインとの間の前記半導体領域
上に絶縁膜を介して形成されたリセットゲートと、前記
フローティングディフュージョンの電位変化を検出する
増幅器とを備えた電荷転送装置において、前記増幅器は
、前記リセットゲートに印加されるリセットパルスの前
記フローティングディフュージョンにあらわれる成分を
減縮またはキャンセルする機能を有していることを特徴
とする電荷転送装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2123692A JP2666522B2 (ja) | 1990-05-14 | 1990-05-14 | 電荷転送装置 |
| DE69122543T DE69122543T2 (de) | 1990-05-14 | 1991-05-14 | Ladungsabfühlschaltung des schwebenden Diffusion Typus zur Verwendung in einer Ladungsübertragungsanordnung |
| EP91107783A EP0457270B1 (en) | 1990-05-14 | 1991-05-14 | Floating diffusion type charge detection circuit for use in charge transfer device |
| US07/699,836 US5276723A (en) | 1990-05-14 | 1991-05-14 | Floating diffusion type charge detection circuit for use in charge transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2123692A JP2666522B2 (ja) | 1990-05-14 | 1990-05-14 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0423333A true JPH0423333A (ja) | 1992-01-27 |
| JP2666522B2 JP2666522B2 (ja) | 1997-10-22 |
Family
ID=14866966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2123692A Expired - Fee Related JP2666522B2 (ja) | 1990-05-14 | 1990-05-14 | 電荷転送装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5276723A (ja) |
| EP (1) | EP0457270B1 (ja) |
| JP (1) | JP2666522B2 (ja) |
| DE (1) | DE69122543T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105954A (ja) * | 2009-01-26 | 2009-05-14 | Sony Corp | 固体撮像装置の駆動方法および固体撮像装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2707440B1 (fr) * | 1993-07-09 | 1995-08-18 | Thomson Csf Semiconducteurs | Convertisseur charge-tension à rétroaction commandée. |
| JP3182303B2 (ja) * | 1994-11-28 | 2001-07-03 | 三洋電機株式会社 | 固体撮像素子及びこれを用いた撮像装置 |
| FR2732848B1 (fr) * | 1995-04-04 | 1997-05-16 | Thomson Csf Semiconducteurs | Amplificateur de lecture de registre ccd |
| JP3529022B2 (ja) * | 1998-01-30 | 2004-05-24 | シャープ株式会社 | 電荷転送素子 |
| JP3711072B2 (ja) * | 2001-12-27 | 2005-10-26 | 富士写真フイルム株式会社 | 撮像装置 |
| US7382008B2 (en) * | 2006-05-02 | 2008-06-03 | Eastman Kodak Company | Ultra-small CMOS image sensor pixel using a photodiode potential technique |
| WO2008088877A2 (en) * | 2007-01-19 | 2008-07-24 | Kenet, Inc. | Charge-domain pipelined analog-to-digital converter |
| CN101622602B (zh) * | 2007-01-23 | 2012-01-04 | 肯耐特股份有限公司 | 用于流水线化电荷畴a/d转换器的模拟纠错 |
| JP4920610B2 (ja) * | 2008-01-31 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | Ｃｃｄ装置及び駆動方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61129963A (ja) * | 1984-11-29 | 1986-06-17 | Fuji Photo Film Co Ltd | 電荷転送装置の信号出力回路 |
| JPH03198297A (ja) * | 1989-12-25 | 1991-08-29 | Mitsubishi Electric Corp | Ｃｃｄ用フローテイング・デイフユージヨン・アンプ |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3623132A (en) * | 1970-12-14 | 1971-11-23 | North American Rockwell | Charge sensing circuit |
| DE2602520B2 (de) * | 1976-01-23 | 1978-02-02 | Linearer ausgangsverstaerker fuer ladungsgekoppelte elemente | |
| FR2444367A1 (fr) * | 1978-12-12 | 1980-07-11 | Thomson Csf | Procede de filtrage d'un signal electrique par transfert de charges dans un semi-conducteur et filtre a capacites commutees utilisant un tel procede |
| JPS58128095A (ja) * | 1982-01-25 | 1983-07-30 | Toshiba Corp | 電荷転送デバイス |
| US4508975A (en) * | 1982-09-28 | 1985-04-02 | Rca Corporation | Pulse duration modulator using charge coupled devices |
| JPS59185094A (ja) * | 1983-04-05 | 1984-10-20 | Sony Corp | 電荷結合素子における信号出力段の駆動方法 |
| EP0143600B1 (en) * | 1983-11-21 | 1991-02-20 | Nec Corporation | A circuit for detecting signal charges transferred in a charge transfer device |
| US4814648A (en) * | 1987-09-24 | 1989-03-21 | Texas Instruments Incorporated | Low 1/f noise amplifier for CCD imagers |
| JPH084137B2 (ja) * | 1988-01-12 | 1996-01-17 | 日本電気株式会社 | 電荷転送装置の出力回路 |
| JPH0230747A (ja) * | 1988-07-18 | 1990-02-01 | Olympus Optical Co Ltd | プラスチック基板への成膜方法 |
| JPH02262344A (ja) * | 1989-03-31 | 1990-10-25 | Sony Corp | 出力回路 |
| JPH02303000A (ja) * | 1989-05-16 | 1990-12-14 | Mitsubishi Electric Corp | Ｃｃｄ出力レベルシフト回路 |
-
1990
- 1990-05-14 JP JP2123692A patent/JP2666522B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-14 DE DE69122543T patent/DE69122543T2/de not_active Expired - Fee Related
- 1991-05-14 US US07/699,836 patent/US5276723A/en not_active Expired - Lifetime
- 1991-05-14 EP EP91107783A patent/EP0457270B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61129963A (ja) * | 1984-11-29 | 1986-06-17 | Fuji Photo Film Co Ltd | 電荷転送装置の信号出力回路 |
| JPH03198297A (ja) * | 1989-12-25 | 1991-08-29 | Mitsubishi Electric Corp | Ｃｃｄ用フローテイング・デイフユージヨン・アンプ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009105954A (ja) * | 2009-01-26 | 2009-05-14 | Sony Corp | 固体撮像装置の駆動方法および固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2666522B2 (ja) | 1997-10-22 |
| DE69122543T2 (de) | 1997-02-27 |
| US5276723A (en) | 1994-01-04 |
| EP0457270A2 (en) | 1991-11-21 |
| EP0457270B1 (en) | 1996-10-09 |
| DE69122543D1 (de) | 1996-11-14 |
| EP0457270A3 (en) | 1992-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410195A (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| US6861839B2 (en) | Magnetic field sensor | |
| US4075509A (en) | Cmos comparator circuit and method of manufacture | |
| US4748418A (en) | Quasi auto-zero circuit for sampling amplifiers | |
| JPH0927883A (ja) | 画像読取信号処理装置 | |
| US4255715A (en) | Offset correction circuit for differential amplifiers | |
| EP0509585A1 (en) | Clocked comparator with offset-voltage compensation | |
| EP0049024A2 (en) | Switched capacitor comparator and method for eliminating the effects of inherent offset voltages when using, as a comparator, an opamp | |
| TW200300557A (en) | Sampling and hold circuit | |
| JP2666522B2 (ja) | 電荷転送装置 | |
| Ong et al. | A method for reducing the variation in" on" resistance of a MOS sampling switch | |
| JP2575964B2 (ja) | 固体撮像装置 | |
| US5033068A (en) | Charge transfer device | |
| EP0926816B1 (en) | Operational amplifier arrangement | |
| US4700085A (en) | Circuit for detecting signal charges transferred in a charge transfer device | |
| JPH0414885B2 (ja) | ||
| JP4498507B2 (ja) | 差動増幅回路および高温用増幅回路 | |
| JPS6365172B2 (ja) | ||
| US7719456B2 (en) | Analog error correction for a pipelined charge-domain A/D converter | |
| EP0145100A2 (en) | Offset reduction for fast comparators employing series-connected, single-ended gain stages | |
| CA1091349A (en) | Device for reproducing the charge stored in an input capacitor in a plurality of output capacitors | |
| JP3701037B2 (ja) | サンプル・ホールド回路 | |
| US5113091A (en) | Apparatus and method for comparing signals | |
| JP2003134303A (ja) | 画像読取信号処理装置 | |
| JPS6337711A (ja) | アナログ演算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |