JPH0423345B2 - - Google Patents

Info

Publication number
JPH0423345B2
JPH0423345B2 JP57108409A JP10840982A JPH0423345B2 JP H0423345 B2 JPH0423345 B2 JP H0423345B2 JP 57108409 A JP57108409 A JP 57108409A JP 10840982 A JP10840982 A JP 10840982A JP H0423345 B2 JPH0423345 B2 JP H0423345B2
Authority
JP
Japan
Prior art keywords
transistor
signal
circuit
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57108409A
Other languages
Japanese (ja)
Other versions
JPS592207A (en
Inventor
Yoshinori Okada
Himio Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57108409A priority Critical patent/JPS592207A/en
Publication of JPS592207A publication Critical patent/JPS592207A/en
Publication of JPH0423345B2 publication Critical patent/JPH0423345B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02Analogue recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 本発明は、映像信号を記録・再生する磁気記録
再生装置(以下、VTRと略す)に用いられてい
る自動利得制御(以下、AGCと略す)回路に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an automatic gain control (hereinafter abbreviated as AGC) circuit used in a magnetic recording and reproducing device (hereinafter abbreviated as VTR) for recording and reproducing video signals.

従来の家庭用VTRでは、AGC回路を設け、振
幅の変動している入力映像信号から一定振幅の映
像信号を得て、入力映像信号をそのままテレビに
モニタ出来るとともに、輝度信号の良好な周波数
変調記録を可能にしている。
Conventional home VTRs are equipped with an AGC circuit to obtain a constant amplitude video signal from an input video signal whose amplitude is fluctuating, and can monitor the input video signal as it is on the TV, as well as recording good frequency modulation of the luminance signal. is possible.

第1図にAGC回路を具備した従来のVTRの回
路図、第2図,第3図に第1図の動作を説明する
ための波形図を示す。第1図において、まず記録
時の動作を説明する。
FIG. 1 shows a circuit diagram of a conventional VTR equipped with an AGC circuit, and FIGS. 2 and 3 show waveform diagrams for explaining the operation of FIG. 1. In FIG. 1, the operation during recording will first be explained.

入力された映像信号1は、AGC増幅回路2を
経由して振幅が一定レベルに制御される。次に色
信号除去用の低域通過フイルタ(以下、LPFと
略す)3を通過して、バツフア増幅器4の出力端
に第2図aに示した輝度信号5が得られる。上記
輝度信号5は、再生と記録によつて切換わるスイ
ツチ回路6を介して同期信号分離回路7に供給さ
れ、上記同期信号分離回路7の出力端に第2図b
に示すような同期信号8が得られる。
The input video signal 1 passes through the AGC amplifier circuit 2, and its amplitude is controlled to a constant level. Next, it passes through a low-pass filter (hereinafter abbreviated as LPF) 3 for color signal removal, and the luminance signal 5 shown in FIG. 2a is obtained at the output end of the buffer amplifier 4. The luminance signal 5 is supplied to a synchronizing signal separating circuit 7 via a switch circuit 6 which is switched depending on playback and recording, and is sent to the output terminal of the synchronizing signal separating circuit 7 as shown in FIG.
A synchronizing signal 8 as shown in FIG.

一方上記輝度信号5はクランプ回路9に供給さ
れる。クランプ回路9では、上記同期信号8をキ
ーパルスとして、第2図cに示すように、輝度信
号5の同期部先端が所定直流電圧10に固定され
るように作動する。このようにして、直流レベル
が規定された輝度信号を必要とする電圧一周波数
変換器からなる周波数変調回路11及び被検波信
号発生回路12には、上記クランプ回路9の出力
信号13が供給され、該周波数変調回路11およ
び被検波信号発生回路12は正常に動作する。
On the other hand, the luminance signal 5 is supplied to a clamp circuit 9. The clamp circuit 9 operates using the synchronization signal 8 as a key pulse so that the tip of the synchronization part of the luminance signal 5 is fixed at a predetermined DC voltage 10, as shown in FIG. 2c. In this way, the output signal 13 of the clamp circuit 9 is supplied to the frequency modulation circuit 11 and the test wave signal generation circuit 12, which are comprised of a voltage-to-frequency converter and which require a luminance signal with a specified DC level. The frequency modulation circuit 11 and the test wave signal generation circuit 12 operate normally.

ここで遅延パルス発生器14は、第2図dに示
すように、入力された同期信号8の後縁から一定
時間15だけ遅延した遅延パルス16を発生す
る。また上記被検波信号発生回路12では、上記
遅延パルス16が入力されている期間だけ入力輝
度信号13が同期部先端とのレベル差の所定倍
(NTSC信号の場合140/40倍)に増幅されるよう
に作動する。ところで、上記遅延パルス16はバ
ツクポーチ期間にあるため、入力輝度信号13の
同期部レベル17が140/40倍に増幅される。この
140/40倍に増幅された同期部レベルは、正規の
NTSC信号の場合、100%白レベルとなる。した
がつて、上記被検波信号発生回路12からは、
100%白レベルの同期部レベルが上記信号13に
付加された、第2図eに示すような被検波信号1
8が出力される。
Here, the delayed pulse generator 14 generates a delayed pulse 16 delayed by a predetermined time 15 from the trailing edge of the input synchronizing signal 8, as shown in FIG. 2d. In addition, in the test wave signal generation circuit 12, the input luminance signal 13 is amplified to a predetermined times (140/40 times in the case of an NTSC signal) the level difference with the tip of the synchronization part only during the period when the delayed pulse 16 is input. It works like this. By the way, since the delayed pulse 16 is in the back porch period, the synchronization part level 17 of the input luminance signal 13 is amplified 140/40 times. This 140/40 times amplified synchronization section level is
For NTSC signals, the level is 100% white. Therefore, from the test wave signal generation circuit 12,
A test wave signal 1 as shown in FIG.
8 is output.

なお、前記の被検波信号発生回路12は周知で
あり、例えば、日立リニアIC、HA11725、
HA11745等を使用することができる。
Note that the above-mentioned test wave signal generation circuit 12 is well-known, and includes, for example, Hitachi linear IC, HA11725,
HA11745 etc. can be used.

次に上記被検波信号18は、AGC検波回路1
9にて検波され、AGC制御信号20としてAGC
増幅回路2に入力される。
Next, the test wave signal 18 is transmitted to the AGC detection circuit 1
9, and the AGC control signal 20 is detected.
The signal is input to the amplifier circuit 2.

上記のような従来のAGC回路においては、入
力映像信号1の振幅が大きくなると、上記付加パ
ルスの電圧は高くなり、AGC制御信号20が高
くなつて、AGC増幅回路2の利得は小さくなる
ように負帰還制御される。また、逆に入力映像信
号1の振幅が小さくなると、上記付加パルスの電
圧は低くなり、AGC制御信号20が低くなつて、
AGC増幅回路2の利得は大きくなるように制御
される。而して、常に映像信号の同期部レベルが
一定振幅になるか、あるいは同期部レベルが所定
比より小さいときは映像信号の振幅が一定になる
ように制御される。
In the conventional AGC circuit as described above, as the amplitude of the input video signal 1 increases, the voltage of the additional pulse increases, the AGC control signal 20 increases, and the gain of the AGC amplifier circuit 2 decreases. Negative feedback control. Conversely, when the amplitude of the input video signal 1 becomes smaller, the voltage of the additional pulse becomes lower, and the AGC control signal 20 becomes lower.
The gain of the AGC amplifier circuit 2 is controlled to be large. Thus, the synchronization part level of the video signal is always controlled to have a constant amplitude, or when the synchronization part level is smaller than a predetermined ratio, the amplitude of the video signal is controlled to be constant.

そして、このようなAGC動作を行なうことに
より、上記周波数変調回路11は、映像信号の各
レベルと対応した周波数を所定帯域内に発生する
ことができ、良好な輝度信号周波数変調記録を可
能にしている。
By performing such an AGC operation, the frequency modulation circuit 11 can generate frequencies corresponding to each level of the video signal within a predetermined band, making it possible to record good brightness signal frequency modulation. There is.

また上記AGC増幅回路2の出力21は、記
録・再生で切換わるスイツチ回路22、RFコン
バータ23を経由して、外部のテレビに供給さ
れ、該テレビでモニタされる。
Further, the output 21 of the AGC amplifier circuit 2 is supplied to an external television via a switch circuit 22 that switches between recording and reproduction, and an RF converter 23, and is monitored on the television.

一方、再生時には、供給された再生輝度信号2
4と再生色信号25がミキサ回路26で重畳され
て再生映像信号27となり、上記スイツチ回路2
2、上記RFコンバータ23を経由してテレビで
観測される。また再生輝度信号24は、上記スイ
ツチ回路6を介して同期信号分離回路7に供給さ
れ同期信号を得ている。なお、再生時には、スイ
ツチ回路6と22は、第1図の上側の接点に接続
されている。
On the other hand, during reproduction, the supplied reproduction luminance signal 2
4 and the reproduced color signal 25 are superimposed by the mixer circuit 26 to form the reproduced video signal 27, which is then output to the switch circuit 2.
2. It is observed on a television via the RF converter 23. The reproduced luminance signal 24 is also supplied to the synchronization signal separation circuit 7 via the switch circuit 6 to obtain a synchronization signal. Note that during playback, the switch circuits 6 and 22 are connected to the upper contacts in FIG.

ところで、このような従来技術においては、再
生時から記録時に切換わつた時RFコンバータ2
3に入力される映像信号が大振幅となり、画面が
全体的に白くなつたり、テレビで過変調となりバ
ズ音を発生したりするという欠点があつた。
By the way, in such conventional technology, when switching from playback to recording, the RF converter 2
The disadvantages were that the video signal input to 3 had a large amplitude, causing the entire screen to turn white and causing overmodulation on the television, producing buzzing noise.

以下、第3図を用いて、このような欠点が生ず
る理由を詳細に説明する。第3図において、時間
t0〜t1は再生時で、時刻t1以降は記録時を表わし
ている。再生映像信号27は、第3図aに示すよ
うに再生時のみ生じている。ところで再生画へ記
録用映像信号がもれこまないようにまた低電力化
の一策として、AGC検波回路19、被検波発生
回路12等の再生時に不用な回路は不動作状態に
なつている。このためAGC制御信号200は、
第3図bに示すように、再生時に発生しておら
ず、再生時から記録時への切換え時にはAGC検
波回路の時定数にしたがつてゆつくり上昇するこ
ととなる。したがつてAGC増幅回路2の出力で
あるモニタ用映像信号21は、第3図cに示すよ
うに、上記AGC制御信号20に応じて振幅が変
化する。そして、RFコンバータ23の入力信号
は、第3図dに示すように、切換時に大幅な振幅
変化が生じることとなる。
The reason why such a defect occurs will be explained in detail below with reference to FIG. In Figure 3, time
Time from t 0 to t 1 represents the time of reproduction, and time after time t 1 represents the time of recording. The reproduced video signal 27 is generated only during reproduction, as shown in FIG. 3a. By the way, in order to prevent the recording video signal from leaking into the reproduced image and as a measure to reduce power consumption, circuits that are not used during reproduction, such as the AGC detection circuit 19 and the detected wave generation circuit 12, are rendered inactive. Therefore, the AGC control signal 200 is
As shown in FIG. 3b, it does not occur during reproduction, but increases slowly in accordance with the time constant of the AGC detection circuit when switching from reproduction to recording. Therefore, the amplitude of the monitor video signal 21 that is the output of the AGC amplifier circuit 2 changes in accordance with the AGC control signal 20, as shown in FIG. 3c. Then, the input signal of the RF converter 23 undergoes a significant amplitude change at the time of switching, as shown in FIG. 3d.

なおAGC検波回路19等を再生時不動作にせ
ずに上記欠点を解消しようとしても、再生時には
同期分離回路7から入力映像信号1に応じた同期
信号8が得られず、正常にAGC動作を行なうこ
とができないため、良好な画面切換が実現できな
い。
Note that even if an attempt is made to eliminate the above drawback without making the AGC detection circuit 19 etc. inoperative during playback, the synchronization signal 8 corresponding to the input video signal 1 cannot be obtained from the synchronization separation circuit 7 during playback, and the AGC operation cannot be performed normally. Therefore, good screen switching cannot be achieved.

本発明の目的は、上記した従来技術の欠点をな
くし、再生状態から記録状態に切換わるときに
も、バズ音が発生せず、良好な画面が得られる磁
気記録再生装置のAGC回路を提供することにあ
る。
An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art and provide an AGC circuit for a magnetic recording and reproducing device that does not generate buzzing noise and provides a good screen even when switching from a reproducing state to a recording state. There is a particular thing.

本発明の特徴は、AGC増幅回路の制御信号と
して、記録時にはAGC検波回路の出力を供給し
AGC動作を行なうとともに、再生時にはある一
定電圧の信号を供給して、再生から記録への切換
え時の上記制御信号変動を大幅に低減するように
した点にある。
A feature of the present invention is that the output of the AGC detection circuit is supplied as the control signal for the AGC amplifier circuit during recording.
In addition to performing AGC operation, a signal of a certain constant voltage is supplied during reproduction, thereby significantly reducing the fluctuation in the control signal when switching from reproduction to recording.

以下に、本発明を実施例により説明する。第4
図は本発明の一実施例のブロツク図を示し、第5
図は第4図に示した実施例の動作を説明するため
の前記ブロツク図の主要部の信号の波形図であ
る。第4図において、28は、記録・再生で切換
わるスイツチ回路、29は基準電圧源であり、他
の符号は第1図と同じ物又は同等物を示す。
The present invention will be explained below using examples. Fourth
The figure shows a block diagram of one embodiment of the present invention.
This figure is a signal waveform diagram of the main part of the block diagram for explaining the operation of the embodiment shown in FIG. 4. In FIG. 4, numeral 28 is a switch circuit that is switched for recording/reproduction, 29 is a reference voltage source, and other symbols are the same as or equivalent to those in FIG. 1.

次に、本実施例の動作を説明する。記録時に
は、上記AGC検波回路19の出力20が上記ス
イツチ回路28で選択されて、従来と同様に、
AGC増幅回路2に供給され正常なAGC動作を行
なう。
Next, the operation of this embodiment will be explained. During recording, the output 20 of the AGC detection circuit 19 is selected by the switch circuit 28, and as in the conventional case,
The signal is supplied to the AGC amplifier circuit 2 and performs normal AGC operation.

一方再生時には、基準電圧源29が上記スイツ
チ回路28で選択され、AGC増幅回路2に供給
される。上記基準電圧源29の電圧は、記録時に
AGC検波回路から出力される電圧の略平均値が
与えられている。したがつて、再生状態から記録
状態に切換わつても、AGC制御電圧変動は従来
より大幅に小さくなるので、RFコンバータ23
へ入力される映像信号の振幅変化も切換え時に小
さくなる。
On the other hand, during reproduction, the reference voltage source 29 is selected by the switch circuit 28 and supplied to the AGC amplifier circuit 2. The voltage of the reference voltage source 29 is
The approximate average value of the voltage output from the AGC detection circuit is given. Therefore, even when switching from the playback state to the recording state, the AGC control voltage fluctuation is much smaller than before, so the RF converter 23
The change in amplitude of the video signal input to the switch also becomes smaller at the time of switching.

第5図の波形図を用いて、さらに本実施例の動
作を詳細に説明する。第5図は、AGC制御電圧
信号20及びRFコンバータ入力30が再生状態
から記録状態に切換わる状況を示している。第5
図a,b,cは、各々該切換え時点における入力
映像信号1の振幅が平均より小さい場合、平均的
な場合、平均より大きい場合である。
The operation of this embodiment will be further explained in detail using the waveform diagram shown in FIG. FIG. 5 shows a situation where the AGC control voltage signal 20 and the RF converter input 30 are switched from the playback state to the record state. Fifth
Figures a, b, and c show cases in which the amplitude of the input video signal 1 at the switching point is smaller than the average, average, and larger than the average, respectively.

AGC検波回路19の出力が上記基準電圧源2
9と等しい場合には、第5図bに示すように、切
換え時のAGC増幅回路2の利得は変化しない。
したがつてスムーズに画面が切りかわることとな
る。
The output of the AGC detection circuit 19 is the reference voltage source 2
9, the gain of the AGC amplifier circuit 2 at the time of switching does not change, as shown in FIG. 5b.
Therefore, the screen changes smoothly.

入力映像信号が平均より小さいあるいは大きい
場合には、第5図a,cに示すように、切換え時
多少の利得変化が生じる。しかし、AGC制御電
圧20の変化は従来よりかなり小さく、RFコン
バータ入力30に現われるレベル変化は、従来よ
り大幅に低減される。
When the input video signal is smaller or larger than the average, some gain changes occur during switching, as shown in FIGS. 5a and 5c. However, the changes in AGC control voltage 20 are much smaller than in the past, and the level changes appearing at the RF converter input 30 are significantly reduced than in the past.

第6図に集積化に好適なAGC検波回路19と
スイツチ回路28と基準電圧源29の一具体例を
示す。31は集積化範囲を示している。32〜4
3はトランジスタ、44〜50は抵抗、51は外
付容量であり、32〜52によりAGC検波回路
19、基準電圧源29、及びスイツチ回路28を
構成している。なお52は回路を駆動する電源電
圧ライン、53は再生時ローレベル、記録時ハイ
レベルの信号である。
FIG. 6 shows a specific example of the AGC detection circuit 19, switch circuit 28, and reference voltage source 29 suitable for integration. 31 indicates an integration range. 32-4
3 is a transistor, 44 to 50 are resistors, and 51 is an external capacitor. 32 to 52 constitute an AGC detection circuit 19, a reference voltage source 29, and a switch circuit 28. Note that 52 is a power supply voltage line for driving the circuit, and 53 is a low level signal during reproduction and a high level signal during recording.

この回路において、再生時には、信号53はロ
ーレベルであるため、トランジスタ39はオフに
なる。したがつて、トランジスタ33が導通して
被検波信号発生回路12から出力された被検波信
号18がアースに短絡される。また、トランジス
タ40,42が導通、トランジスタ41がしや断
して抵抗45,46に応じて決められる所定の電
圧が、AGC増幅回路2に入力される。すなわち、
基準電圧がAGC増幅回路2に入力される。
In this circuit, during reproduction, the signal 53 is at a low level, so the transistor 39 is turned off. Therefore, the transistor 33 becomes conductive and the test wave signal 18 output from the test wave signal generation circuit 12 is short-circuited to ground. Further, the transistors 40 and 42 are turned on and the transistor 41 is turned off, and a predetermined voltage determined according to the resistors 45 and 46 is input to the AGC amplifier circuit 2. That is,
A reference voltage is input to the AGC amplifier circuit 2.

一方記録時には、信号53はハイレベルである
ため、トランジスタ39はオンになる。したがつ
て、トランジスタ33,40,42がしや断、ト
ランジスタ32,41が導通して、被検波信号1
8が容量51で平滑され、AGC制御電圧として、
AGC増幅回路2に供給される。
On the other hand, during recording, the signal 53 is at a high level, so the transistor 39 is turned on. Therefore, the transistors 33, 40, and 42 are turned off, and the transistors 32 and 41 are turned on, so that the test wave signal 1
8 is smoothed by capacitor 51, and as AGC control voltage,
The signal is supplied to the AGC amplifier circuit 2.

第6図に示すように、本具体例は集積化に適し
た構成であり、小型・軽量・低コスト化を実現で
きるものである。
As shown in FIG. 6, this specific example has a configuration suitable for integration, and can realize small size, light weight, and low cost.

以上のように、本発明によれば、再生から記録
状態に切換わる時AGC制御信号の変化を大幅に
小さくできるので、切換え時に生じる映像信号の
振幅変動を著しく低減でき、バズ音の発生,画面
の劣化を解消できるという効果がある。
As described above, according to the present invention, it is possible to significantly reduce the change in the AGC control signal when switching from the playback state to the recording state, so it is possible to significantly reduce the amplitude fluctuation of the video signal that occurs at the time of switching, and the generation of buzzing noise and screen It has the effect of eliminating the deterioration of

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のVTRのAGC回路、第2図,第
3図は第1図の従来回路の動作を説明するための
波形図、第4図は本発明の一実施例を示すVTR
のAGC回路図、第5図は第4図の本発明実施例
の動作を説明する波形図、第6図は本発明の
AGC検波回路とスイツチ回路と基準電圧源の一
具体例を示す回路図である。 1…入力映像信号、2…AGC増幅回路、3…
LPF、4…バツフア増幅器、7…同期信号分離
回路、9……クランプ回路、11…FM変調回
路、12…被検信号発生回路、14…遅延パルス
発生器、19…AGC検波回路、6,22,28
…スイツチ回路、29…基準電圧源、23…RF
コンバータ、24…再生映像信号。
Figure 1 is a conventional VTR AGC circuit, Figures 2 and 3 are waveform diagrams for explaining the operation of the conventional circuit in Figure 1, and Figure 4 is a VTR showing an embodiment of the present invention.
5 is a waveform diagram explaining the operation of the embodiment of the present invention shown in FIG. 4, and FIG. 6 is an AGC circuit diagram of the present invention.
FIG. 2 is a circuit diagram showing a specific example of an AGC detection circuit, a switch circuit, and a reference voltage source. 1...Input video signal, 2...AGC amplifier circuit, 3...
LPF, 4... Buffer amplifier, 7... Synchronous signal separation circuit, 9... Clamp circuit, 11... FM modulation circuit, 12... Test signal generation circuit, 14... Delay pulse generator, 19... AGC detection circuit, 6, 22 ,28
...Switch circuit, 29...Reference voltage source, 23...RF
Converter, 24...playback video signal.

Claims (1)

【特許請求の範囲】 1 記録又は再生される映像信号を増幅する可変
利得増幅器2と、 上記可変利得増幅器により増幅された映像信号
を波形処理して被検波信号を発生する被検波信号
発生回路12と、 上記被検波信号が供給されるベースとピーク検
波用容量が接続されたエミツタとを有する第1ト
ランジスタ41、 上記ピーク検波用容量に対して並列接続された
コレクタ・エミツタ径路を有し、この容量に対す
る放電径路を形成する第2トランジスタ42と、 コレクタ・エミツタ径路が上記第1トランジス
タのコレクタ・エミツタ径路と並列に接続され、
ベースが第2トランジスタのベースに直流的に接
続された第3トランジスタ40、 上記第2および第3トランジスタのベースに接
続され、ベース電位を記録時には低く、再生時に
は高くするよう制御する制御手段39および 上記ベース電位の低下にともない上記第1トラ
ンジスタのベース電位を低下させる手段33とか
らなり、 記録時においては上記第2、第3トランジスタ
がオフして上記第1トランジスタがピーク検波動
作をし、再生時には、上記第2、第3トランジス
タがオンして上記第1トランジスタのエミツタ電
位を固定し、このエミツタ電位により上記可変利
得増幅器の利得制御する利得制御手段とからなる ことを特徴とする磁気記録再生装置の自動利得
制御回路。 2 再生時において固定される第1トランジスタ
のエミツタ電位は、記録時における第1トランジ
スタのエミツタ電位の略平均値であるように、再
生時における第2および第3トランジスタのベー
ス電位が定められることを特徴とする特許請求の
範囲第1項記載の磁気記録再生装置の自動利得制
御回路。
[Claims] 1. A variable gain amplifier 2 that amplifies a video signal to be recorded or reproduced; and a test wave signal generation circuit 12 that performs waveform processing on the video signal amplified by the variable gain amplifier to generate a test wave signal. a first transistor 41 having a base to which the signal to be detected is supplied and an emitter to which a peak detection capacitor is connected; a collector-emitter path connected in parallel to the peak detection capacitor; a second transistor 42 forming a discharge path for the capacitance, and a collector-emitter path connected in parallel with the collector-emitter path of the first transistor;
a third transistor 40 whose base is directly connected to the base of the second transistor; a control means 39 which is connected to the bases of the second and third transistors and controls the base potential to be low during recording and high during reproduction; means 33 for lowering the base potential of the first transistor as the base potential decreases; during recording, the second and third transistors are turned off and the first transistor performs a peak detection operation, and for reproduction. A magnetic recording and reproducing device characterized in that the second and third transistors are sometimes turned on to fix the emitter potential of the first transistor, and gain control means controls the gain of the variable gain amplifier using the emitter potential. Automatic gain control circuit of the device. 2. The base potentials of the second and third transistors during reproduction are determined such that the emitter potential of the first transistor, which is fixed during reproduction, is approximately the average value of the emitter potential of the first transistor during recording. An automatic gain control circuit for a magnetic recording/reproducing apparatus according to claim 1.
JP57108409A 1982-06-25 1982-06-25 Automatic gain control circuit of magnetic recording and reproducing device Granted JPS592207A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57108409A JPS592207A (en) 1982-06-25 1982-06-25 Automatic gain control circuit of magnetic recording and reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57108409A JPS592207A (en) 1982-06-25 1982-06-25 Automatic gain control circuit of magnetic recording and reproducing device

Publications (2)

Publication Number Publication Date
JPS592207A JPS592207A (en) 1984-01-07
JPH0423345B2 true JPH0423345B2 (en) 1992-04-22

Family

ID=14484019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57108409A Granted JPS592207A (en) 1982-06-25 1982-06-25 Automatic gain control circuit of magnetic recording and reproducing device

Country Status (1)

Country Link
JP (1) JPS592207A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49140022U (en) * 1973-03-29 1974-12-03

Also Published As

Publication number Publication date
JPS592207A (en) 1984-01-07

Similar Documents

Publication Publication Date Title
CA1056947A (en) Color video signal recording and/or reproducing system
US3909518A (en) Signal switching apparatus for compensating record defects
US3795762A (en) Plural operating mode television receivers
US4430674A (en) Color video signal processing circuit
KR950002653B1 (en) Video signal recording device
JPH0423345B2 (en)
US4433255A (en) Signal sampling gate circuit
JPH0634521B2 (en) Magnetic recording / reproducing circuit
US4500931A (en) Signal sampling gate circuit
JP2726573B2 (en) Control circuit
JP3861439B2 (en) Signal synchronization circuit and color signal reproduction circuit using the same
US6118919A (en) Video signal processor
JP3077154B2 (en) Enhancer circuit
JPH0748833B2 (en) Image synthesizer
KR880004359Y1 (en) Mode Automatic Switching Signal Generation Circuit of Video Tape Recorder
JPH0132449Y2 (en)
KR910000067B1 (en) Audio and video noise processing circuit of video tape recorder
JP2941616B2 (en) Frequency dropout compensation circuit and method
KR960007566Y1 (en) Voice signal processing circuit
JP2702250B2 (en) Magnetic recording / reproducing device
KR890005751Y1 (en) Picture signal control circuit
JPS60103559A (en) Video signal reproducing device
JPH0417485A (en) Video signal processing unit
JPH0126595B2 (en)
JPH0723417A (en) Recording current correction device