JPH04234141A - Ｔａｂフレームおよびその基板への接続方法 - Google Patents
Ｔａｂフレームおよびその基板への接続方法Info
- Publication number
- JPH04234141A JPH04234141A JP3244408A JP24440891A JPH04234141A JP H04234141 A JPH04234141 A JP H04234141A JP 3244408 A JP3244408 A JP 3244408A JP 24440891 A JP24440891 A JP 24440891A JP H04234141 A JPH04234141 A JP H04234141A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- pattern
- frame
- traces
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/453—Leadframes comprising flexible metallic tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、一般にテープ・オート
メーテッド・ボンディング（ＴＡＢ）に関しており、特
に整列したアセンブリおよび整列装置および方法に関し
ている。
メーテッド・ボンディング（ＴＡＢ）に関しており、特
に整列したアセンブリおよび整列装置および方法に関し
ている。
【０００２】
【従来技術および発明が解決しようとする課題】エレク
トロニクス業界では、ＩＣチップの実装を最小にし、チ
ップ間の相互接続長さを最小にすることが常に存在する
目標である。該目標に向けてマルチチップ・モジュール
が設計された。マルチチップ・モジュールは、多数のチ
ップを機能的関係で実装および相互接続する。マルチチ
ップ・モジュールの利点は、主として実装密度および動
作速度に関している。主な短所は、該モジュールの製造
費に関係する。
トロニクス業界では、ＩＣチップの実装を最小にし、チ
ップ間の相互接続長さを最小にすることが常に存在する
目標である。該目標に向けてマルチチップ・モジュール
が設計された。マルチチップ・モジュールは、多数のチ
ップを機能的関係で実装および相互接続する。マルチチ
ップ・モジュールの利点は、主として実装密度および動
作速度に関している。主な短所は、該モジュールの製造
費に関係する。
【０００３】マルチチップ・モジュールの高コストの理
由のうちには、モジュールの比較的低い製造歩留りがあ
る。パッケージ内のＩＣチップ数が増加するにつれて、
パッケージ内の欠陥の可能性も増大する。一般に、個々
のチップは、マルチチップ・モジュールと相互接続する
前に、試験することができない。モジュール内の不良チ
ップが後で検出されると、モジュール全体を廃棄しなけ
ればならなくなる。
由のうちには、モジュールの比較的低い製造歩留りがあ
る。パッケージ内のＩＣチップ数が増加するにつれて、
パッケージ内の欠陥の可能性も増大する。一般に、個々
のチップは、マルチチップ・モジュールと相互接続する
前に、試験することができない。モジュール内の不良チ
ップが後で検出されると、モジュール全体を廃棄しなけ
ればならなくなる。
【０００４】チップの予試験を可能とする相互接続手法
を、“テープ・オートメーテッド・ボンディング（ＴＡ
Ｂ）”と呼ぶ。この組立手順では、写真フィルムと類似
した連続絶縁テープを用いて、テープの個々の区分また
はフレームに取り付けられるチップに平面基板を与える
。クモのような導電トレースの金属パターンが、各フレ
ームにエッチングされる。トレースは、“ファンアウト
（ｆａｎｏｕｔ）”、すなわちフレームの中心から４つ
の縁に放射状に伸びるものか、各組がチップの１つの縁
から垂直に伸びる４組の平行線にすることができる。 チップはフレームの中心上に入念に整列されるので、チ
ップの接点は、フレーム中央部の対応する導電トレース
に正確に配置される。チップは、次にＴＡＢフレームに
取り付けられる。チップ接点のフレーム内部への接続は
、“内部リード・ボンディング（ｉｎｎｅｒ ｌｅａ
ｄ ｂｏｎｄｉｎｇ）”と呼ばれる。
を、“テープ・オートメーテッド・ボンディング（ＴＡ
Ｂ）”と呼ぶ。この組立手順では、写真フィルムと類似
した連続絶縁テープを用いて、テープの個々の区分また
はフレームに取り付けられるチップに平面基板を与える
。クモのような導電トレースの金属パターンが、各フレ
ームにエッチングされる。トレースは、“ファンアウト
（ｆａｎｏｕｔ）”、すなわちフレームの中心から４つ
の縁に放射状に伸びるものか、各組がチップの１つの縁
から垂直に伸びる４組の平行線にすることができる。 チップはフレームの中心上に入念に整列されるので、チ
ップの接点は、フレーム中央部の対応する導電トレース
に正確に配置される。チップは、次にＴＡＢフレームに
取り付けられる。チップ接点のフレーム内部への接続は
、“内部リード・ボンディング（ｉｎｎｅｒ ｌｅａ
ｄ ｂｏｎｄｉｎｇ）”と呼ばれる。
【０００５】内部リード・ボンディングを行った後で、
ＩＣチップを試験することができる。チップは、電気的
に完全に作動させることができる。チップを試験した後
で、フレームの外部リード線は、基板上のパッドにマイ
クロボンドされる。フレーム導電トレースの基板パッド
への取付は、“外部リード・ボンディング（ｏｕｔｅｒ
ｌｅａｄ ｂｏｎｄｉｎｇ）”と呼ぶ。この基板
は、フレームにより支持されるチップ間の電気的接続の
ために、２つ以上のリード・フレームを取り付けること
のできるマルチチップ・モジュールの当該部分である。
ＩＣチップを試験することができる。チップは、電気的
に完全に作動させることができる。チップを試験した後
で、フレームの外部リード線は、基板上のパッドにマイ
クロボンドされる。フレーム導電トレースの基板パッド
への取付は、“外部リード・ボンディング（ｏｕｔｅｒ
ｌｅａｄ ｂｏｎｄｉｎｇ）”と呼ぶ。この基板
は、フレームにより支持されるチップ間の電気的接続の
ために、２つ以上のリード・フレームを取り付けること
のできるマルチチップ・モジュールの当該部分である。
【０００６】外部リード・ボンディング中の、リード・
フレームの基板との正しい整列が重要である。リード・
フレームの導電トレースは、密接した間隔に配置される
。導電トレース間の中心間距離すなわち“ピッチ”は４
ミルにすることができる。ファインライン（細線）・Ｔ
ＡＢ・フレームは、電気的短絡および非整列から引き起
こる電気的故障の可能性を増大させる。
フレームの基板との正しい整列が重要である。リード・
フレームの導電トレースは、密接した間隔に配置される
。導電トレース間の中心間距離すなわち“ピッチ”は４
ミルにすることができる。ファインライン（細線）・Ｔ
ＡＢ・フレームは、電気的短絡および非整列から引き起
こる電気的故障の可能性を増大させる。
【０００７】ＵＳＰ ４，６９６，５２６号（ニュー
トン：Ｎｅｗｔｏｎ他）は、ベース・ユニットに対する
ＴＡＢ・ＩＣチップの正しい位置決めを確実にするため
に、ＴＡＢフレームの孔に噛み合う整列ポストの使用を
開示している。ポストを正確に取り付けたり孔を正確に
明けるための方法は、ＴＡＢフレームを整列させる大部
分のアプリケーションにおいてうまくいっている。しか
し、４ミルほどの小さなピッチに及ぶ細線フレームでは
、該方法により必要な精度を達成することはずっと困難
になる。リード・フレームの外部リード線と、基板の接
続箇所との８０％重ね合わせを達成するためには、０．
３ミルの精度が必要である。さらに、精密取付植込ボル
トを精密穴明け孔と噛み合わせる方法は高くつく。 ＴＡＢの技術で使用する一般的な材料は、アルミナおよ
び窒化アルミニウムである。該材料に整列ポストを通し
て配置することは、容易に達成されないし、製造歩留り
が低くなることがある。０の問題は、ポストおよび孔の
配置により応力点が作り出され、構造全体を弱くするこ
とである。
トン：Ｎｅｗｔｏｎ他）は、ベース・ユニットに対する
ＴＡＢ・ＩＣチップの正しい位置決めを確実にするため
に、ＴＡＢフレームの孔に噛み合う整列ポストの使用を
開示している。ポストを正確に取り付けたり孔を正確に
明けるための方法は、ＴＡＢフレームを整列させる大部
分のアプリケーションにおいてうまくいっている。しか
し、４ミルほどの小さなピッチに及ぶ細線フレームでは
、該方法により必要な精度を達成することはずっと困難
になる。リード・フレームの外部リード線と、基板の接
続箇所との８０％重ね合わせを達成するためには、０．
３ミルの精度が必要である。さらに、精密取付植込ボル
トを精密穴明け孔と噛み合わせる方法は高くつく。 ＴＡＢの技術で使用する一般的な材料は、アルミナおよ
び窒化アルミニウムである。該材料に整列ポストを通し
て配置することは、容易に達成されないし、製造歩留り
が低くなることがある。０の問題は、ポストおよび孔の
配置により応力点が作り出され、構造全体を弱くするこ
とである。
【０００８】外部リード線を基板に整列させる別の方法
については、ＵＳＰ ４，８９９，２０７号（ハロウ
ェル：Ｈａｌｌｏｗｅｌｌ他）に記述されている。外部
リード線を正しい位置に固定して、基板の接続箇所と整
列させるために、サポート・リングが用いられる。サポ
ート・リングは、結合中の外部リード線のｘ−ｙすべり
を防止し、リード線のカーリングを防止する。しかし、
サポート・リングは、外部リード線が基板の接続箇所と
正しく整列した後ではじめて使用する。すなわち、サポ
ート・リングは、厳密な整列を達成した後で、整列を維
持するために用いる。
については、ＵＳＰ ４，８９９，２０７号（ハロウ
ェル：Ｈａｌｌｏｗｅｌｌ他）に記述されている。外部
リード線を正しい位置に固定して、基板の接続箇所と整
列させるために、サポート・リングが用いられる。サポ
ート・リングは、結合中の外部リード線のｘ−ｙすべり
を防止し、リード線のカーリングを防止する。しかし、
サポート・リングは、外部リード線が基板の接続箇所と
正しく整列した後ではじめて使用する。すなわち、サポ
ート・リングは、厳密な整列を達成した後で、整列を維
持するために用いる。
【０００９】本発明の目的は、ＴＡＢフレームの外部リ
ード線を、基板上の接続箇所に正確に整列するためのシ
ステムおよび方法をもたらすことである。別の目的は、
信頼性があり費用有効的であるシステムおよび方法をも
たらすことである。
ード線を、基板上の接続箇所に正確に整列するためのシ
ステムおよび方法をもたらすことである。別の目的は、
信頼性があり費用有効的であるシステムおよび方法をも
たらすことである。
【００１０】
【課題を解決するための手段】該目的は、フレームまた
は基板の製造に別のステップを追加することなく、ＴＡ
Ｂフレームおよび基板上に、整列機能（ａｌｉｇｎｍｅ
ｎｔ ｆｅａｔｕｒｅｓ）を組み込むことにより満た
される。整列機能は、フレームのリード線および基板の
接続箇所と同時かつ同様にして、写真石版的にパターン
化およびエッチングすることができる。該フレームには
、基板上の位置決めパッドの位置および寸法と正確に対
応する整列トレースのパターンを含む。
は基板の製造に別のステップを追加することなく、ＴＡ
Ｂフレームおよび基板上に、整列機能（ａｌｉｇｎｍｅ
ｎｔ ｆｅａｔｕｒｅｓ）を組み込むことにより満た
される。整列機能は、フレームのリード線および基板の
接続箇所と同時かつ同様にして、写真石版的にパターン
化およびエッチングすることができる。該フレームには
、基板上の位置決めパッドの位置および寸法と正確に対
応する整列トレースのパターンを含む。
【００１１】技術上標準的な方法では、導電性材料、例
えば銅は、内部リード線から外部リード線に半径方向側
に伸びる写真石版的にパターン化およびエッチングされ
た信号リード線を形成する。内部リード線はＩＣチップ
に結合され、その後でチップを試験することができる。 該エッチング・プロセス中に、整列トレースが導電性材
料から形成される。整列トレースは、正確な寸法に作ら
れ、信号リード線のパターンとだけでなくお互いに正確
な間隔で配置される。
えば銅は、内部リード線から外部リード線に半径方向側
に伸びる写真石版的にパターン化およびエッチングされ
た信号リード線を形成する。内部リード線はＩＣチップ
に結合され、その後でチップを試験することができる。 該エッチング・プロセス中に、整列トレースが導電性材
料から形成される。整列トレースは、正確な寸法に作ら
れ、信号リード線のパターンとだけでなくお互いに正確
な間隔で配置される。
【００１２】基板も、写真石版的にパターン化およびエ
ッチングされ、信号リード線を含む。ＴＡＢフレームの
信号リード線は、基板の信号リード線と対応している。 位置決めパッドも基板にエッチングされている。位置決
めパッドは、ＴＡＢフレームの整列トレースに空間的お
よび寸法的に正確に対応している。
ッチングされ、信号リード線を含む。ＴＡＢフレームの
信号リード線は、基板の信号リード線と対応している。 位置決めパッドも基板にエッチングされている。位置決
めパッドは、ＴＡＢフレームの整列トレースに空間的お
よび寸法的に正確に対応している。
【００１３】本書では、フレームの信号リード線のパタ
ーンを基板の信号リード線と整列させることを重視する
のではなく、位置決めパッドおよび整列トレースの整列
に重点を置く。整列トレースは信号リード線よりも著し
く大きいので、正しい位置決めがずっと容易に達成され
る。整列トレースは、次に位置決めパッドにハンダ付け
することができ、それにより電気的接続用信号リード線
の２つのパターンを固定する。
ーンを基板の信号リード線と整列させることを重視する
のではなく、位置決めパッドおよび整列トレースの整列
に重点を置く。整列トレースは信号リード線よりも著し
く大きいので、正しい位置決めがずっと容易に達成され
る。整列トレースは、次に位置決めパッドにハンダ付け
することができ、それにより電気的接続用信号リード線
の２つのパターンを固定する。
【００１４】フレームおよび基板の信号リード線の整列
パターンは、一緒にハンダ付けすることができる。その
代りに、ＴＡＢフレームの外部リード線に圧縮力を加え
て、信号リード線の２つのパターンの正しい接触を確実
にすることができる。
パターンは、一緒にハンダ付けすることができる。その
代りに、ＴＡＢフレームの外部リード線に圧縮力を加え
て、信号リード線の２つのパターンの正しい接触を確実
にすることができる。
【００１５】本発明の利点は、整列トレースおよび位置
決めパッドで形成するプロセスが、高い精度で、コスト
の高くないことである。５ミクロン以上の精度が一般的
である。別の利点は、数百の信号リード線を含むパター
ンの整列ではなく、限定数のパッドの整列が重視されて
いることである。さらに、すでに述べたようにパッドは
信号リード線よりも著しく大きい。
決めパッドで形成するプロセスが、高い精度で、コスト
の高くないことである。５ミクロン以上の精度が一般的
である。別の利点は、数百の信号リード線を含むパター
ンの整列ではなく、限定数のパッドの整列が重視されて
いることである。さらに、すでに述べたようにパッドは
信号リード線よりも著しく大きい。
【００１６】別の利点は、予備位置決めパッドを基板に
形成して、不良ＴＡＢフレームの交換を容易にできるこ
とである。例えば、信号リード線を圧縮力により接続す
る場合、その交換作業では、圧縮力を除去し、不良フレ
ームの整列トレースを剥し、交換フレームの整列トレー
スを予備位置決めパッドにハンダ付けし、圧縮力を再び
加えることだけしか要求されない。
形成して、不良ＴＡＢフレームの交換を容易にできるこ
とである。例えば、信号リード線を圧縮力により接続す
る場合、その交換作業では、圧縮力を除去し、不良フレ
ームの整列トレースを剥し、交換フレームの整列トレー
スを予備位置決めパッドにハンダ付けし、圧縮力を再び
加えることだけしか要求されない。
【００１７】
【実施例】図１を参照するが、ＴＡＢフレーム１０は、
多数の導電性信号トレース１２を有するものとして示し
てある。信号トレース１２には、半導体チップ１６に接
続された内部リード線１４がある。典型的構成は、４０
８の接続箇所を有する半導体チップ１６であり、各内部
リード線１４は各接続箇所に接続される内部リード線１
４は、熱圧着または金−スズ共晶法により、チップ上の
バンプに同時に結合される。バンプは、熱圧着のための
良好な表面を確実にもたらすための、アルミニウム・パ
ン上に蒸着される金バンプである。しかし、この”内部
リード・ボンディング”方法は、本発明において決定的
に重要なものではない。
多数の導電性信号トレース１２を有するものとして示し
てある。信号トレース１２には、半導体チップ１６に接
続された内部リード線１４がある。典型的構成は、４０
８の接続箇所を有する半導体チップ１６であり、各内部
リード線１４は各接続箇所に接続される内部リード線１
４は、熱圧着または金−スズ共晶法により、チップ上の
バンプに同時に結合される。バンプは、熱圧着のための
良好な表面を確実にもたらすための、アルミニウム・パ
ン上に蒸着される金バンプである。しかし、この”内部
リード・ボンディング”方法は、本発明において決定的
に重要なものではない。
【００１８】同様に、チップ１６から放射状に伸びる導
電性信号トレース１２の”ファンアウト”構成も重要で
はない。トレースは、チップから垂直に伸びる平行トレ
ースにすることもできる。トレースはお互いに非常に密
接して配置されるので、２つのトレースの中心間距離す
なわちピッチを４ミルにすることができる。
電性信号トレース１２の”ファンアウト”構成も重要で
はない。トレースは、チップから垂直に伸びる平行トレ
ースにすることもできる。トレースはお互いに非常に密
接して配置されるので、２つのトレースの中心間距離す
なわちピッチを４ミルにすることができる。
【００１９】信号トレース１２は銅箔から形成する。銅
箔は、写真石版的にパターン化およびエッチングされて
、電気的に絶縁されたトレースをもたらす。ユーティリ
ティ平面（ｕｔｉｌｉｔｙ ｐｌａｎｅｓ）のために
、エッチング・プロセスでは、１８および２０に示すよ
うな大きな面積の銅部分を残す。例えば、平面１８は接
地電位に、平面２０はＤＣ５Ｖの電位にすることができ
る。ボンディング・プロセスの一助として、銅トレース
１２は、ニッケルめっきし、金被覆で被うことが望まし
い。
箔は、写真石版的にパターン化およびエッチングされて
、電気的に絶縁されたトレースをもたらす。ユーティリ
ティ平面（ｕｔｉｌｉｔｙ ｐｌａｎｅｓ）のために
、エッチング・プロセスでは、１８および２０に示すよ
うな大きな面積の銅部分を残す。例えば、平面１８は接
地電位に、平面２０はＤＣ５Ｖの電位にすることができ
る。ボンディング・プロセスの一助として、銅トレース
１２は、ニッケルめっきし、金被覆で被うことが望まし
い。
【００２０】もろい信号トレース１２をサポートするた
めに絶縁テープ２２を使用する。絶縁テープ２２は、半
導体チップ１６を取り付けるために中央に孔を有する重
合体である。中央孔では、内部リード・ボンディングの
ためのスペースが考慮されている。
めに絶縁テープ２２を使用する。絶縁テープ２２は、半
導体チップ１６を取り付けるために中央に孔を有する重
合体である。中央孔では、内部リード・ボンディングの
ためのスペースが考慮されている。
【００２１】チップ１６およびＴＡＢフレーム１０の生
成されるアセンブリは、実質的に、チップの試験および
、試験後に、もう１つのチップとの相互接続をもたらす
ためのスペース・トランスフォーマである。半導体チッ
プ１６は、電気的に完全に作動させるか、組立前にバー
ンインすることができる。この試験は、他の多くの組立
手順では行うことができない。一般に、試験前に、トレ
ース１２は図１に示されているよりも長く伸びている。 試験結果が正（ｐｏｓｉｔｉｖｅ）であれば、トレース
は、外部回路との接続のために短い長さに切断される。 これにより、試験装置は、後の結合の完全な状態に影響
を及ぼすことなく、フィンガーに接触することができる
。信号トレース１２には、絶縁テープ２２を越えて伸び
る部分がある。この部分は、技術的に”外部リード線”
２４と呼ばれる。
成されるアセンブリは、実質的に、チップの試験および
、試験後に、もう１つのチップとの相互接続をもたらす
ためのスペース・トランスフォーマである。半導体チッ
プ１６は、電気的に完全に作動させるか、組立前にバー
ンインすることができる。この試験は、他の多くの組立
手順では行うことができない。一般に、試験前に、トレ
ース１２は図１に示されているよりも長く伸びている。 試験結果が正（ｐｏｓｉｔｉｖｅ）であれば、トレース
は、外部回路との接続のために短い長さに切断される。 これにより、試験装置は、後の結合の完全な状態に影響
を及ぼすことなく、フィンガーに接触することができる
。信号トレース１２には、絶縁テープ２２を越えて伸び
る部分がある。この部分は、技術的に”外部リード線”
２４と呼ばれる。
【００２２】今度は図１および２を参照するが、正しく
機能する半導体チップ１６は、信号トレース１２の外部
リード線２４を取り付けることにより、他の回路と相互
接続される。ＴＡＢフレーム１０は、外部リード線２４
が基板２６上の接続箇所２８と一直線上になるようにし
て、基板２６に取り付けられる。基板の信号トレース３
０は、接続箇所２８を、他の半導体チップ（図示してい
ない）またはその回路と結合する。
機能する半導体チップ１６は、信号トレース１２の外部
リード線２４を取り付けることにより、他の回路と相互
接続される。ＴＡＢフレーム１０は、外部リード線２４
が基板２６上の接続箇所２８と一直線上になるようにし
て、基板２６に取り付けられる。基板の信号トレース３
０は、接続箇所２８を、他の半導体チップ（図示してい
ない）またはその回路と結合する。
【００２３】ＴＡＢフレーム１０の外部リード線２４の
、基板２６の接続箇所２８との整列は重要である。すで
に述べたように、外部リード線２４のピッチは４ミルも
の細さにすることができるので、単一フレーム１０に４
０８本の外部リード線２４を含めることができる。わず
かな非整列は、回路の誤動作を引き起こすことあがある
。本発明では、ＴＡＢフレーム１０の一部として、４個
のコーナー・パッド３２を含めることにより整列を達成
している。１つのコーナー・パッド３２だけを図１に示
すが、他の３つのコーナー・パッド３２は構造的に同じ
である。コーナー・パッド３２は、信号トレース１２お
よびユーティリティ平面１８および２０と同じようにし
て同時に、写真石版的にパターン化およびエッチングさ
れる。したがって、コーナー・パッド３２を位置決めす
る際に高い精度が可能である。５ミクロン以上の精度が
一般的である。さらに、コーナー・パッド３２を含めて
も、ＴＡＢフレーム１０の製造コストはほとんど変わら
ない。
、基板２６の接続箇所２８との整列は重要である。すで
に述べたように、外部リード線２４のピッチは４ミルも
の細さにすることができるので、単一フレーム１０に４
０８本の外部リード線２４を含めることができる。わず
かな非整列は、回路の誤動作を引き起こすことあがある
。本発明では、ＴＡＢフレーム１０の一部として、４個
のコーナー・パッド３２を含めることにより整列を達成
している。１つのコーナー・パッド３２だけを図１に示
すが、他の３つのコーナー・パッド３２は構造的に同じ
である。コーナー・パッド３２は、信号トレース１２お
よびユーティリティ平面１８および２０と同じようにし
て同時に、写真石版的にパターン化およびエッチングさ
れる。したがって、コーナー・パッド３２を位置決めす
る際に高い精度が可能である。５ミクロン以上の精度が
一般的である。さらに、コーナー・パッド３２を含めて
も、ＴＡＢフレーム１０の製造コストはほとんど変わら
ない。
【００２４】図２の基板２６には、ＴＡＢフレーム１０
の４つの整列トレース３２と寸法的および空間的に対応
する４個の位置決めパッド３４、３６、３８および４０
を含む。位置決めパッド３４〜４０は、接続箇所２８お
よび基板信号トレース３０と同時に写真石版的にパター
ン化およびエッチングされる。再び、エッチング・プロ
セスは高い精度をもたらす。したがって、フレーム１０
の外部リード線２４の、接続箇所２８との整列は、フレ
ームの何百もの外部リード線に重点を置くことなく可能
である。逆に、正確に位置決めされ特定寸法に作られる
整列トレース３２および位置決めパッド３４〜４０に重
点が置かれる。整列トレース３２および位置決めパッド
３４〜４０は、接続箇所２８の外部リード線２４よりも
かなり大きいので、整列時間が減少される。位置決めパ
ッド３４〜４０整列トレース３２との整列を達成する際
には、標準スプリット・フィールド・オプティックス（
ｓｔａｎｄａｒｄ ｓｐｌｉｔ ｆｅｉｌｄ ｏ
ｐｔｉｃｓ）で充分である。整列トレースは、次に、技
術的に知られた方法、例えばハンダ付け、エポキシ、接
着剤、熱圧着またはサーモソニック・ボンディングのい
ずれかにより、位置決めパッドに結合される。これによ
り、ＴＡＢフレーム１０は、外部リード線２４を基板の
接続箇所２８と結合するために、確実に定位置に固定さ
せることができる。
の４つの整列トレース３２と寸法的および空間的に対応
する４個の位置決めパッド３４、３６、３８および４０
を含む。位置決めパッド３４〜４０は、接続箇所２８お
よび基板信号トレース３０と同時に写真石版的にパター
ン化およびエッチングされる。再び、エッチング・プロ
セスは高い精度をもたらす。したがって、フレーム１０
の外部リード線２４の、接続箇所２８との整列は、フレ
ームの何百もの外部リード線に重点を置くことなく可能
である。逆に、正確に位置決めされ特定寸法に作られる
整列トレース３２および位置決めパッド３４〜４０に重
点が置かれる。整列トレース３２および位置決めパッド
３４〜４０は、接続箇所２８の外部リード線２４よりも
かなり大きいので、整列時間が減少される。位置決めパ
ッド３４〜４０整列トレース３２との整列を達成する際
には、標準スプリット・フィールド・オプティックス（
ｓｔａｎｄａｒｄ ｓｐｌｉｔ ｆｅｉｌｄ ｏ
ｐｔｉｃｓ）で充分である。整列トレースは、次に、技
術的に知られた方法、例えばハンダ付け、エポキシ、接
着剤、熱圧着またはサーモソニック・ボンディングのい
ずれかにより、位置決めパッドに結合される。これによ
り、ＴＡＢフレーム１０は、外部リード線２４を基板の
接続箇所２８と結合するために、確実に定位置に固定さ
せることができる。
【００２５】図１の整列トレース３２の取付端は、一般
的な四角として示してある。これは本発明で重要なこと
ではない。取付端は、他の任意の形状にすることができ
る。さらに、ＴＡＢフレーム１０の各整列トレース３２
は、異なる形状にすることができる。
的な四角として示してある。これは本発明で重要なこと
ではない。取付端は、他の任意の形状にすることができ
る。さらに、ＴＡＢフレーム１０の各整列トレース３２
は、異なる形状にすることができる。
【００２６】図１に示す整列トレース３２の取付端は、
図２に示す４個の位置決めパッド３４〜４０と同じ形状
および寸法であるが、この対応は推奨されているだけで
、重要ではない。整列トレース３２および、整列トレー
ス３２をハンダ付けする位置決めパッドに、対応する形
状および寸法上の特徴がなければならないことが重要で
ある。例えば、整列トレース３２および位置決めパッド
３４〜４０は、異なる形状にすることはできるが、ＴＡ
Ｂフレームの基板２６との正しい整列を確実にとるため
に、正確な特定寸法に作られ正確に配置された対応する
コーナーを有することがある。
図２に示す４個の位置決めパッド３４〜４０と同じ形状
および寸法であるが、この対応は推奨されているだけで
、重要ではない。整列トレース３２および、整列トレー
ス３２をハンダ付けする位置決めパッドに、対応する形
状および寸法上の特徴がなければならないことが重要で
ある。例えば、整列トレース３２および位置決めパッド
３４〜４０は、異なる形状にすることはできるが、ＴＡ
Ｂフレームの基板２６との正しい整列を確実にとるため
に、正確な特定寸法に作られ正確に配置された対応する
コーナーを有することがある。
【００２７】今度は図３を参照するが、動作上、整列ト
レース３２の取付端を位置決めパッド３４と整列させる
ために、標準スプリット・オプティックスを使用する。 整列トレース３２は次に位置決めパッド３４にハンダ付
けされる。この状態では、ＴＡＢフレーム１０は、基板
２６に関して正確な位置に置かれる。
レース３２の取付端を位置決めパッド３４と整列させる
ために、標準スプリット・オプティックスを使用する。 整列トレース３２は次に位置決めパッド３４にハンダ付
けされる。この状態では、ＴＡＢフレーム１０は、基板
２６に関して正確な位置に置かれる。
【００２８】すでに述べたように、図１のＴＡＢフレー
ム１０の信号トレース１２および整列トレース３２は、
銅のエッチングにより形成される。整列トレース３２は
、一般に、特に酸化保護のために、ニッケルめっきされ
、金で被覆されている。図２の位置決めパッド３４〜４
０の冶金術は、整列トレース３２のそれと同一である。
ム１０の信号トレース１２および整列トレース３２は、
銅のエッチングにより形成される。整列トレース３２は
、一般に、特に酸化保護のために、ニッケルめっきされ
、金で被覆されている。図２の位置決めパッド３４〜４
０の冶金術は、整列トレース３２のそれと同一である。
【００２９】整列トレース３２を位置決めパッド３４〜
４０にハンダ付けしたならば、外部リード線２４と基板
接続箇所２８の対応するパターンは正確な１対１の関係
になる。この１対１の関係は、図１と図２とを比較して
も、そのように示されていない。逆に、図２は、図１の
ＴＡＢフレーム１０と結合するために必要な数よりも、
はるかに少ない接続箇所２８を有するものとして示して
ある。この不一致は、１つの図の中に、４個の位置決め
パッド３４〜４０の各々を示したために生じたものであ
る。
４０にハンダ付けしたならば、外部リード線２４と基板
接続箇所２８の対応するパターンは正確な１対１の関係
になる。この１対１の関係は、図１と図２とを比較して
も、そのように示されていない。逆に、図２は、図１の
ＴＡＢフレーム１０と結合するために必要な数よりも、
はるかに少ない接続箇所２８を有するものとして示して
ある。この不一致は、１つの図の中に、４個の位置決め
パッド３４〜４０の各々を示したために生じたものであ
る。
【００３０】外部リード線２４および基板接続箇所２８
の整列パターンは、技術的によく知られた手法により接
続することができる。例えば、熱リード・ボンディング
では、熱圧着および熱ソニック手法を使用する。
の整列パターンは、技術的によく知られた手法により接
続することができる。例えば、熱リード・ボンディング
では、熱圧着および熱ソニック手法を使用する。
【００３１】また、基板接続箇所２８への外部リード線
２４における接点は、圧縮力を用いる取外し可能な接続
にすることができる。エラストマは、プラスチック・ガ
イドの補助により外部リード線上に定置され、その後で
、リングまたはフレームが基板にボルト締めされて、外
部リード線における基板接続箇所との接点用エラストマ
を押し付ける。圧縮力は、電気的接続のための正しい接
触を確保するのに充分な大きさである。外部リード・ボ
ンディングのこの取外し可能な手法は、不良半導体チッ
プ１６の修理または交換を容易にする。整列トレース３
２および位置決めパッド３４〜４０だけを一緒にハンダ
付けするので、取外し可能な手法では、４つのハンダ付
け接続だけしか必要としない。
２４における接点は、圧縮力を用いる取外し可能な接続
にすることができる。エラストマは、プラスチック・ガ
イドの補助により外部リード線上に定置され、その後で
、リングまたはフレームが基板にボルト締めされて、外
部リード線における基板接続箇所との接点用エラストマ
を押し付ける。圧縮力は、電気的接続のための正しい接
触を確保するのに充分な大きさである。外部リード・ボ
ンディングのこの取外し可能な手法は、不良半導体チッ
プ１６の修理または交換を容易にする。整列トレース３
２および位置決めパッド３４〜４０だけを一緒にハンダ
付けするので、取外し可能な手法では、４つのハンダ付
け接続だけしか必要としない。
【００３２】不良半導体チップを交換する際の一助とな
る別の特徴を図２に示す。基板２６には、４個の予備位
置決めパッド５０がある。予備位置決めパッド５０は、
再作業中に位置決めパッド３４〜４０から整列トレース
のハンダを除去する必要をなくした。整列トレース３２
の長手部分４２にはもう１つの取付端が設けられ（図示
せず）図１に示した整列トレース３２の取付端の突起か
ら９０度の角度で突出している。第二取付端は、予備位
置決めパッド５０と一直線上の正確な位置にある。した
がって、第一ＴＡＢフレームを除去した後では、交換フ
レームを整列させるために予備位置決めパッド５０を使
用することができる。フレームおよび基板２６の予備機
能は、最初の整列トレースおよび位置決めパッドをもた
らすために使用したのと同じ写真石版的エッチング・プ
ロセスを用いて、容易に取り込むことができる。
る別の特徴を図２に示す。基板２６には、４個の予備位
置決めパッド５０がある。予備位置決めパッド５０は、
再作業中に位置決めパッド３４〜４０から整列トレース
のハンダを除去する必要をなくした。整列トレース３２
の長手部分４２にはもう１つの取付端が設けられ（図示
せず）図１に示した整列トレース３２の取付端の突起か
ら９０度の角度で突出している。第二取付端は、予備位
置決めパッド５０と一直線上の正確な位置にある。した
がって、第一ＴＡＢフレームを除去した後では、交換フ
レームを整列させるために予備位置決めパッド５０を使
用することができる。フレームおよび基板２６の予備機
能は、最初の整列トレースおよび位置決めパッドをもた
らすために使用したのと同じ写真石版的エッチング・プ
ロセスを用いて、容易に取り込むことができる。
【００３３】
【発明の効果】以上の如く本発明によれば、ＴＡＢフレ
ームまたは基板の製造に別のステップを追加することな
く、容易にＴＡＢフレームの外部リード線を、基板上の
接続箇所に正確に整列できる。
ームまたは基板の製造に別のステップを追加することな
く、容易にＴＡＢフレームの外部リード線を、基板上の
接続箇所に正確に整列できる。
【図１】本発明の一実施例に係るＴＡＢフレームの角部
における平面図である。
における平面図である。
【図２】図１のＴＡＢフレームを実装するための基板の
平面図である。
平面図である。
【図３】図２の基板に図１のＴＡＢフレームを実装した
状態での図１における３−３線断面図である。
状態での図１における３−３線断面図である。
１０：ＴＡＢフレーム
１２：信号トレース
１４：内部リード線
１６：半導体チップ
２４：外部リード線
２６：基板
２８：接続箇所
３０：信号トレース
３２：コーナー・パッド
３４、３６、３８、４０：位置決めパッド５０：予備位
置決めパッド
置決めパッド
Claims (3)
- 【請求項１】内部リード端と外部リード端とを備え中央
部分から外側に向けて伸びる信号リード線のパターンと
、複数の整列用トレースとを備えたＴＡＢフレームであ
って、上記各整列用トレースは、互いにおよび上記信号
リード線の外部リード端に対して正確に位置決めされる
と共に、上記ＴＡＢフレームを接続するために基板の対
応部分にボンディングされる少なくとも一つの位置決め
のための平面的な端部を備えた、ことを特徴とするＴＡ
Ｂフレーム。 - 【請求項２】信号リード線である第１のパターンと、整
列用トレースである第２のパターンとを備えたＴＡＢフ
レームを形成し、上記第１のパターンの位置に対応した
基板接続箇所である第３のパターンと、上記第２のパタ
ーンの位置に対応した位置決めパッドである第４のパタ
ーンとを基板上に形成し、上記基板の位置決めパッドを
、上記ＴＡＢフレームの整列用トレースに対応して配列
し、上記整列用トレースを、上記位置決めパッドにボン
ディングし、上記ＴＡＢフレームのリード線を、上記基
板の基板接続箇所に接続して、電気的接続をなすように
した、ことを特徴とするＴＡＢフレームと基板との接続
方法。 - 【請求項３】内部リード端と外部リード端を備えた信号
リード線である第１のパターンと、整列用のリード線で
ある第２のパターンとを形成するために金属をエッチン
グし、上記第１のパターンに対応した基板接続箇所であ
る第３のパターンと、上記第２のパターンに正確に対応
した位置決めパッドである第４のパターンとを基板上に
形成し、上記第２のパターンと、上記第４のパターンと
を対応させて配列させ、上記整列用のリード線と上記整
列させた位置決めパッドとをボンディングし、上記信号
リード線の外部リード端を上記基板の基板接続箇所に接
続した、ことを特徴とするＴＡＢフレームと基板との接
続方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US575,099 | 1990-08-30 | ||
| US07/575,099 US5138429A (en) | 1990-08-30 | 1990-08-30 | Precisely aligned lead frame using registration traces and pads |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04234141A true JPH04234141A (ja) | 1992-08-21 |
Family
ID=24298940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3244408A Pending JPH04234141A (ja) | 1990-08-30 | 1991-08-29 | Ｔａｂフレームおよびその基板への接続方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5138429A (ja) |
| JP (1) | JPH04234141A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2878929B2 (ja) * | 1993-06-03 | 1999-04-05 | 株式会社東芝 | 半導体装置 |
| SG68542A1 (en) * | 1993-06-04 | 1999-11-16 | Seiko Epson Corp | Semiconductor device and manufacturing method thereof |
| US5465217A (en) * | 1993-08-16 | 1995-11-07 | Motorola, Inc. | Method for automatic tab artwork building |
| US5545850A (en) * | 1995-01-13 | 1996-08-13 | Olin Corporation | Guard ring for integrated circuit package |
| US5506499A (en) * | 1995-06-05 | 1996-04-09 | Neomagic Corp. | Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad |
| US5794327A (en) * | 1996-03-05 | 1998-08-18 | Bird Electronic Corporation | Method for making copper electrical connections |
| US5880502A (en) * | 1996-09-06 | 1999-03-09 | Micron Display Technology, Inc. | Low and high voltage CMOS devices and process for fabricating same |
| US5920114A (en) | 1997-09-25 | 1999-07-06 | International Business Machines Corporation | Leadframe having resilient carrier positioning means |
| KR100205353B1 (ko) * | 1996-12-27 | 1999-07-01 | 구본준 | 프리-몰드 패들을 갖는 반도체 패키지 제조 공정용 리드 프레임 |
| US6198172B1 (en) | 1997-02-20 | 2001-03-06 | Micron Technology, Inc. | Semiconductor chip package |
| JP3514221B2 (ja) * | 2000-08-10 | 2004-03-31 | 株式会社デンソー | プリント配線基板 |
| KR102721980B1 (ko) | 2022-02-24 | 2024-10-25 | 삼성전자주식회사 | 기판 정렬 장치 및 이를 이용한 기판 정렬 방법 |
| TWI822230B (zh) * | 2022-08-05 | 2023-11-11 | 友達光電股份有限公司 | 發光面板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4007479A (en) * | 1976-03-29 | 1977-02-08 | Honeywell Information Systems, Inc. | Fixture for an integrated circuit chip |
| US4289922A (en) * | 1979-09-04 | 1981-09-15 | Plessey Incorporated | Integrated circuit package and lead frame |
| JPS60114149A (ja) * | 1983-11-25 | 1985-06-20 | Lotte Co Ltd | 柔軟なチューインガム |
| US4696526A (en) * | 1985-07-26 | 1987-09-29 | Intel Corporation | Carrier for tape automated bonded semiconductor device |
| US4786545A (en) * | 1986-02-28 | 1988-11-22 | Seiko Epson Corporation | Circuit substrate and method for forming bumps on the circuit substrate |
| US4899207A (en) * | 1986-08-27 | 1990-02-06 | Digital Equipment Corporation | Outer lead tape automated bonding |
| JPH0628273B2 (ja) * | 1987-10-05 | 1994-04-13 | 富士通株式会社 | Ｉｃ支持フィルムとそれを塔載したキャリア |
| US4987475A (en) * | 1988-02-29 | 1991-01-22 | Digital Equipment Corporation | Alignment of leads for ceramic integrated circuit packages |
| US4958214A (en) * | 1988-04-22 | 1990-09-18 | Control Data Corporation | Protective carrier for semiconductor packages |
| US5008614A (en) * | 1988-10-11 | 1991-04-16 | Hewlett-Packard Company | TAB frame and process of testing same |
-
1990
- 1990-08-30 US US07/575,099 patent/US5138429A/en not_active Expired - Fee Related
-
1991
- 1991-08-29 JP JP3244408A patent/JPH04234141A/ja active Pending
-
1992
- 1992-05-21 US US07/887,220 patent/US5275897A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5275897A (en) | 1994-01-04 |
| US5138429A (en) | 1992-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5378981A (en) | Method for testing a semiconductor device on a universal test circuit substrate | |
| US5878485A (en) | Method for fabricating a carrier for testing unpackaged semiconductor dice | |
| KR100278093B1 (ko) | 반도체장치에탄성접촉구조물을장착하는방법 | |
| US5453701A (en) | Bare die test and burn-in device | |
| US4647959A (en) | Integrated circuit package, and method of forming an integrated circuit package | |
| US5029386A (en) | Hierarchical tape automated bonding method | |
| US6523255B2 (en) | Process and structure to repair damaged probes mounted on a space transformer | |
| US5367763A (en) | TAB testing of area array interconnected chips | |
| US5210485A (en) | Probe for wafer burn-in test system | |
| KR100366746B1 (ko) | 2개의 전자 장치의 조립체 | |
| EP2023386A2 (en) | Probe card for testing semiconductor device, and semiconductor device test method | |
| JPH0550134B2 (ja) | ||
| JPH01255176A (ja) | エラストマ、コネクタ装置 | |
| US5138429A (en) | Precisely aligned lead frame using registration traces and pads | |
| US5677203A (en) | Method for providing known good bare semiconductor die | |
| US5086335A (en) | Tape automated bonding system which facilitate repair | |
| EP0685990B1 (en) | Apparatus for mounting electrical devices to a circuit board | |
| JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| US5455518A (en) | Test apparatus for integrated circuit die | |
| KR100657747B1 (ko) | 탈부착식 프로브 핀 모듈을 가지는 프로브 카드 | |
| JP3737886B2 (ja) | プローブ装置 | |
| JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
| JPH07174818A (ja) | テストソケット及びそれを用いたｋｇｄの製造方法 | |
| JP2917553B2 (ja) | 半導体装置のエージング方法 | |
| JP2989504B2 (ja) | 半導体パッケージにおける半導体チップの評価方法 |