JPH04234157A - 高メモリ密度パッケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は超小形電子回路パッケー
ジに関し、詳細にいえば、マルチチップ・メモリ・パッ
ケージに関する。回路パッケージは入出力回路の効率的
な利用、高メモリ密度、及び効率的な熱管理を特徴とす
る。

【０００２】

【従来の技術】電子パッケージの一般的な構造及び製造
工程は、たとえば、ドナルド・Ｐ・セラフィン（Ｄｏｎ
ａｌｄ　Ｐ．　Ｓｅｒａｐｈｉｍ）、ロナルド・ラスキ
ィ（Ｒｏｎａｌｄ　Ｌａｓｋｙ）、及びチェヨー・リー
（Ｃｈｅ−Ｙｏ　Ｌｉ）の「電子パッケージの原理（Ｐ
ｒｉｎｃｉｐｌｅｓ　ｏｆＥｌｅｃｔｒｏｎｉｃ　Ｐａ
ｃｋａｇｉｎｇ）」、マグロウヒル・ブック・カンパニ
ー（ＭｃＧｒａｗ−Ｈｉｌｌ　ＢｏｏｋＣｏｍｐａｎｙ
）、ニューヨーク州ニューヨーク（１９８８年）、なら
びにラオ・Ｒ・ツマーラ（Ｒａｏ　Ｒ．　Ｔｕｍｍａｌ
ａ）及びユージン・Ｊ・リマセウスキー（Ｅｕｇｅｎｅ
Ｊ．　Ｒｙｍａｓｚｅｗｓｋｉ）の「超小形電子パッケ
ージング・ハンドブック（Ｍｉｃｒｏｅｌｅｃｔｒｏｎ
ｉｃ　Ｐａｃｋａｇｉｎｇ　Ｈａｎｄｂｏｏｋ）」ヴァ
ン・ノストランド・レインホールド（Ｖａｎ　Ｎｏｓｔ
ｒａｎｄＲｅｉｎｈｏｌｄ）、ニューヨーク州ニューヨ
ーク（１９８８年）に記載されている。

【０００３】セラフィン他及びツマーラ他が述べている
ように、電子回路は多数の独立した電子回路構成要素、
たとえば数千さらには数百万の独立した抵抗、コンデン
サ、誘導子、ダイオード及びトランジスタを含んでいる
。これらの独立した回路構成要素は相互接続され、回路
を形成し、個々の回路は相互接続されて、機能装置を形
成する。電力及び信号の分配はこれらの相互接続を介し
て行われる。個々の機能装置には機械的な支持及び構造
的な保護を必要とする。電気回路は機能を果たすための
電気エネルギー、及び機能を維持するための熱エネルギ
ーの除去を必要とする。チップ、モジュール、コネクタ
、ケーブル、回路カード、及び回路板などの超小形電子
パッケージを使用して、回路構成要素及び回路を保護し
、収納し、冷却し、相互接続する。

【０００４】集積回路内では、回路構成要素間及び回路
間の相互接続、熱放散ならびに機械的保護が、集積回路
チップによって提供される。モジュール内に封入された
このチップを、第１レベルのパッケージと呼ぶ。

【０００５】少なくとももう１レベルのパッケージがあ
る。第２レベルのパッケージは回路カードである。回路
カードは少なくとも４つの機能を果たす。まず、所望の
機能を果たすために必要な総回路数またはビット・カウ
ントが、第１レベルのパッケージすなわちチップのビッ
ト・カウントを超えるため、回路カードが用いられる。 第２に、第２レベルのパッケージすなわち回路カードは
、第１レベルのパッケージすなわちチップまたはモジュ
ールに簡単に集積できない構成要素のための場所を提供
する。これらの構成要素はたとえば、コンデンサ、精密
抵抗、誘導子、電気機械的スイッチ、光カップラなどを
含んでいる。第３に、回路カードは他の回路要素に信号
の相互接続をもたらす。第４に、第２レベルのパッケー
ジは熱管理すなわち熱放散を行う。

【０００６】ほとんどの用途、特に高性能のワークステ
ーション、中規模コンピュータ、及びメイン・フレーム
・コンピュータには、第３レベルのパッケージがある。 これは回路板レベルのパッケージである。回路板は複数
枚のカードを受け入れるためのコネクタ、カード間の通
信をもたらす回路、外部との通信を行う入出力装置を含
んでおり、また複雑な熱管理システムをしばしば含んで
いる。

【０００７】最近の適用業務プログラム、複雑なオペレ
ーティング・システム、及び多重タスク処理によって、
多量のランダム・アクセス・メモリを使用できるように
なった。これはメモリの大きさ及びメモリの密度を絶え
ることなく増加させるものである。メモリ密度の増加は
回路密度、配線密度、及び入出力密度の増加を伴ってお
り、これらはすべて電子パッケージに高い熱負荷を負わ
せる。

【０００８】セラフィン、ラスキィ及びリーの「電子パ
ッケージの原理」（参照することによって本明細書の一
部となされた）の第１２７ページの「電子パッケージの
熱管理（Ｔｈｅｒｍａｌ　Ｍａｎａｇｅｍｅｎｔ　ｉｎ
　Ｅｌｅｃｔｒｏｎｉｃ　Ｐａｃｋａｇｉｎｇ）」にお
いて、Ｆ・Ｅ・アンドロス（Ａｎｄｒｏｓ）及びＢ・Ｇ
・サマキア（Ｓａｍｍａｋｉａ）が述べているところに
よれば、データ処理機器の性能を改善するため、電子パ
ッケージの設計の傾向は、回路チップのサイズをより大
きくし、チップあたりの入出力密度をより高くし、チッ
プあたりの回路密度をより高くし、システムの信頼性を
より高くしようとするものとなっている。チップ・サイ
ズ、入出力密度、回路密度、及び信頼性のこれらの増加
は、特に、電気線長及び２点間の飛翔時間を短縮するこ
とによって性能の改善をもたらしている。同時に、これ
らの改善は電力密度の大幅な増加ももたらしている。た
とえば、参照することによって本明細書の一部となされ
た、ツマーラ及びリマセウスキーの「超小形電子パッケ
ージング・ハンドブック」１６７ページの「電子パッケ
ージ（Ｅｌｅｃｔｒｏｎｉｃ　Ｐａｃｋａｇｅｓ）」に
おいてアントネッティ（Ａｎｔｏｎｅｔｔｉ）、オクタ
イ（Ｏｋｔａｙ）およびサイモンス（Ｓｉｍｏｎｓ）は
、５ミリメートル×５ミリメートルのチップが１平方メ
ートルあたり４００キロワットの熱流束に対して１０ワ
ットを散逸することを報告している。

【０００９】個々のデバイスの電力需要の急激な減少に
もかかわらず、チップ及びパッケージ・レベルの熱負荷
のきわめて急激な増加が生じている。これはデバイスの
密度や集積度がさらに急激だからである。ソリッド・ス
テート・デバイスが初めて発表されたとき、ソリッド・
ステート・デバイスが真空管や鉄心メモリに比較して個
々に必要とする電力が少ないことによって、熱管理の問
題を除去しないまでも、最小限のものとすると考えられ
た。実際はそうはならなかったが、これは集積回路の充
填密度及びこれに付随する電力密度が年がたつにしたが
って急激に増加したからである。たとえば、ＣＭＯＳデ
バイスのデバイスあたりに電力需要はバイポーラ・デバ
イスよりも少ないが、最新のＣＭＯＳ集積回路あたりの
ＣＭＯＳデバイスの数は、旧型のバイポーラ集積回路あ
たりのバイポーラ・デバイスの数の何倍にもなっている
。

【００１０】なお、パッケージ設計、すなわちカード及
び基板の設計は、より小さな面積における上述した論理
回路及びメモリの絶えることなく増加している密度、な
らびにこれに付随した相互接続の増加に適合する必要性
によって推進されてきた。アンドロス及びサマキアが述
べているように、これらの高密度カード及び基板の電力
密度は高く、したがって、複雑な熱管理を必要とする。

【００１１】パッケージ・レベルの熱管理が特に重要な
のは、集積回路の不良率が作動温度が１０℃上がるごと
に２倍ずつ増加するからである。アンドロス及びサマキ
アが指摘するところによれば、パッケージのすべてのレ
ベルにおける信頼性は、温度に正比例している。たとえ
ば、高い作動温度はクリープ、腐食、相互拡散、及び電
気移動などの故障メカニズムを加速する。同様に、アン
ドロス及びサマキアが指摘するところによれば、系とし
て発生する温度差が電源オン状態及び電源オフ状態の間
を循環し、主として、熱膨張係数の異なる材料で形成さ
れた複合構造における疲労によって、電子部品の信頼性
に顕著な影響を及ぼす。

【００１２】アントネッティ、オクタイ及びサイモンス
の述べているところによれば、電子パッケージの熱管理
が以下の性能基準のいくつか、またはすべてを満たすこ
とが要件である。

【００１３】＊集積回路デバイスの温度を、「最悪の」
作動条件（すなわち、デバイス及びモジュールの電力及
び熱抵抗、冷媒の流量、環境条件などの最悪な値）にお
いて最大許容限度以下に維持しなければならない。

【００１４】＊正規の作動条件において経験する集積回
路デバイスの温度は、信頼性の目標を達成できるもので
なければならない。

【００１５】＊同一の信号ネットワークに属するデバイ
スの温度の変動を、許容限度内に維持しなければならな
い。

【００１６】＊熱管理手法の信頼性は受け入れられるも
のでなければならない。

【００１７】＊電子雑音の限度を満たさなければならな
い。

【００１８】あらゆる熱管理設計の目的は、規定の温度
及び熱流束の制約内での熱源、すなわち集積回路メモリ
・チップからヒート・シンク、すなわち外部環境への熱
エネルギーの流れを可能とすることによって、この目的
を達成することである。理想的には、これを伝導と自然
対流または強制対流、あるいはこの両方を組み合わせる
ことによって達成することである。

【００１９】メモリ・パッケージの目的は効率のよい熱
管理を、高メモリ容量及びメモリ密度と組み合わせるこ
とである。

【００２０】

【発明が解決しようとする課題】本発明の主な目的は、
高メモリ容量及び密度に適合した超小形電子パッケージ
を提供し、かつ付随的に、たとえば両面の面実装テクノ
ロジー（ＳＭＴ）アセンブリの使用を可能とすることで
ある。

【００２１】本発明の他の目的は、高アドレス・バス容
量及び高データ・バス容量を含む高入出力容量を有する
超小形電子パッケージを提供することである。

【００２２】本発明のさらに他の目的は、本発明で意図
するメモリ容量及び入出力容量に適合する熱管理容量を
有する超小形電子パッケージを提供することである。

【００２３】本発明のさらに他の目的は、個々に接着さ
れ、組み立てられ、テストされたメモリ・チップを有す
るメモリのための、回路化された可撓性のテープ・キャ
リアを提供し、複数チップの手直しを除去することであ
る。

【００２４】本発明のさらに他の目的は、共通制御線及
びデータ線、ならびにディスクリート・デバイスによっ
て占められるパッケージの面積を削減することである。

【００２５】

【課題を解決するための手段】高密度超小形電子回路パ
ッケージを開示する。回路パッケージは、回路化された
可撓性のテープに接着され次いでプリント回路板に接着
された複数個のＩＣメモリ・チップを含んでいる。回路
化された可撓性のテープは、プリント回路板から外方へ
延びており、入出力パッドに実装されたメモリ・チップ
などの複数個のＩＣチップを有している。

【００２６】回路化された可撓性のテープ上の入出力パ
ッドは、少なくとも第１及び第２のグループに構成され
ている。入出力パッドの第１のグループは第１コネクタ
の共通バスに接続されている。この第１共通バスは可撓
性テープの縁部の入出力接点ピン・アレイで終端してい
る。

【００２７】入出力パッドの第２のグループは第２のコ
ネクタのグループに接続されており、このコネクタのグ
ループは入出力チップから入出力接点ピン・アレイへ向
かって外方へ延びている。回路化された可撓性テープの
入出力接点ピン・アレイは、プリント回路板上の接点パ
ッドのアレイと整合し、これに接着されている。

【００２８】

【実施例】本明細書記載の高密度超小形電子回路パッケ
ージ１である。回路パッケージ１は、回路化された可撓
性テープ基板２１に接着されかつヒート・シンク４１に
伝熱ボンドされた複数個のＩＣメモリ・チップ１１を含
んでいる。回路化された可撓性テープ２１及びヒート・
シンク４１は次いで、プリント回路板３１に接着される
。回路化された可撓性テープ２１及びヒート・シンク４
１はプリント回路板３１からほぼ外方へ延びている。 メモリ・チップなどの複数個のＩＣチップ１１は、入出
力パッドに取り付けられる。メモリ・チップ１１を回路
化された可撓性テープ２１上に単一の列に配列してもか
まわないし、あるいは複数の列に配列してもかまわない
（例えば図４及び図５の１１ａ及び１１ｂ）。

【００２９】回路化された可撓性テープ２１は第１入出
力接点パッド・アレイを含んでいる。この第１入出力接
点パッド・アレイはＩＣチップ１１の入出力接点（第１
）面の入出力端子アレイを受け入れることができ、これ
に接着されている。単一接点アレイについて述べるが、
データ３ｉ／３ｏ、アドレス入出力、及び制御に関する
複数接点パッド・アレイであってもよい。回路化された
可撓性テープ２１は第２入出力接点パッド・アレイも含
んでいる。第２入出力接点パッド・アレイは、プリント
回路板３１上の入出力パッド３４のアレイを受け入れる
ことができ、これに接着されている。

【００３０】回路化された可撓性テープ２１の入出力パ
ッドを複数の配列、たとえば、少なくとも第１グループ
２２ａ及び第２グループ２２ｂに配置することができる
。第１グループの入出力パッド２２ａは第１導線の共通
バス２３ａに接続されている。この第１共通バス２３ａ
は可撓性テープ２１の縁部の入出力接点パッド・アレイ
２４ａで終端している。この第１接点パッド・アレイ２
４ａは次いで、プリント回路板３１上の整合第１接点パ
ッド・アレイ３４に接着されている。

【００３１】第２グループの入出力パッド２２ｂは第２
導線の共通バス２３ｂに接続されており、第２導線はＩ
Ｃチップから回路化された可撓性テープ２１の縁部上の
第２入出力接点パッド・アレイ２４ｂへ向かって外方へ
延びている。回路化された可撓性テープ２１の第２入出
力接点パッド・アレイ２４ｂは、プリント回路板３１上
の接点パッド３４の第２のアレイと整合し、これに接着
されている。接点パッド・アレイ２４ａ及び２４ｂは回
路化された可撓性テープ２１の直角のエッジにあっても
よい。

【００３２】図４に示す他の実施例によれば、より高い
入出力密度がもたらされる。この実施例において、回路
化された可撓性テープ２１はその一方表面上に第１入出
力接点パッド・アレイ２２ａ（図示せず）を含んでいる
。この第１入出力接点パッド・アレイ２２ａはＩＣチッ
プ１１の入出力接点（第１）面１５の入出力端子アレイ
を受け入れることができ、かつこれに接着されている。 回路化された可撓性テープ２１はその裏側に第２の入出
力接点パッド・アレイを含んでいてもよい。この第２入
出力接点パッド・アレイはバイアによって、第１入出力
接点パッド・アレイ２２ａに接続される。第２入出力接
点・パッド・アレイはプリント回路板３１上の入出力パ
ッドのアレイを受け入れることができ、かつこれに接続
される。このようにして、データ線及びアドレス線に対
して別個のバスが設けられる。

【００３３】熱管理がヒート・シンク構造体４１によっ
て行われるが、このヒート・シンク構造体は回路化され
た可撓性テープ２１とは機械的構造的に分離されている
が、個々のＩＣチップ１１には伝熱ボンドされている。 詳細にいうと、ヒート・シンク手段４１はプリント回路
板３１からほぼ垂直に外方へ延びており、ＩＣチップ１
１の各々は入出力接点第１面１５及び熱接点第２面１７
を有している。ＩＣチップ１１は入出力接点（第１）面
１５を介して回路化された可撓性テープ２１に接着され
、またＩＣチップ熱接点（第２）面１７を介してヒート
・シンク手段４１に接着されている。

【００３４】この構造は図１、図４及び図５に総括的に
示されている。上述したように、本発明の超小形電子パ
ッケージ１は、プリント回路板３１からほぼ垂直に外方
へ延びており、可撓性テープ２１上の入出力パッド・ア
レイ２４及びプリント回路板３１上の入出力パッド・ア
レイ３４を介して、プリント回路板３１に電気的に接続
されている。本発明の重要な態様はヒート・シンク４１
に対するＩＣチップ１１の結合である。超小形電子パッ
ケージ１はＩＣチップ１１の伝熱（第２）面１７を介し
て、プリント回路板３１に伝熱的に接続されている。こ
れらのＩＣチップ伝熱面１７はヒート・シンク手段に結
合されて、これらの間の伝熱を可能とする。

【００３５】各種の方法を使用して、個々のＩＣチップ
１１をヒート・シンク４１に接続することができる。こ
れらにははんだ付け、熱グリース、熱ペーストなどがあ
るが、これらは例示説明だけのものであって、限定する
ものではない。熱グリース及びペーストには、（１）伝
熱剤の液体ポリマ・シキソトロピー懸濁液、及び（２）
小量のシキソトロピー固形物（発散シリカ、粘土、及び
石鹸など）と混合したシリコン・オイル（たとえば、ジ
フェニレン・シロキサンまたはジメチレン・シロキサン
）ないし炭化水素オイルなどのオイルが含まれる。熱グ
リース及びペーストは可撓性の熱導体として働き、熱膨
張及び熱収縮の極限において熱伝導経路が維持されるよ
うにする。

【００３６】ＩＣチップ１１及び回路化された可撓性テ
ープ２１は、図１及び図２に示すように、ヒート・シン
ク手段４１の単一の側面ないし表面に沿って延びていて
もよいし、図４及び図５に示すように、ヒート・シンク
手段４１の両面に沿って延びていてもよい。それ故、図
４及び図５に示す実施例において、ＩＣチップの各々は
ＩＣチップ１１の伝熱（第２）面１７を介してヒート・
シンク手段４１に接着されている。少なくとも１個のＩ
Ｃチップ１１がヒート・シンク手段４１の一方表面に接
着されており、少なくとも１個の他のＩＣチップ１１が
ヒート・シンク手段４１の反対面に接着されている。こ
の構成において、ＩＣチップ１１は背中合わせの構成と
なっている。

【００３７】ＩＣチップ１１が図４及び図５に示すよう
に、背中合わせの構成でヒート・シンク手段４１と接着
している場合、これらを図４に示すように単一の回路化
された可撓性テープ２１に取り付けることも、あるいは
図５に示すように複数の回路化された可撓性テープ２１
（２１ａ、２１ｂ）に取り付けることもできる。

【００３８】図４は個々のＩＣチップ１１（１１ａ、１
１ｂ）及びプリント回路板３１が、単一の回路化された
可撓性テープ２１を介して、互いに電気的に接続されて
いる実施例を示している。この単一のテープ２１はヒー
ト・シンク手段４１及びＩＣチップ１１を包囲している
。

【００３９】図５は個々のＩＣチップ１１（１１ａ、１
１ｂ）及びプリント回路板３１が、一対の回路化された
可撓性テープ２１ａ、２１ｂを介して、互いに電気的に
接続されている他の実施例を示している。これらの複数
のテープ２１ａ、２１ｂはヒート・シンク手段４１の両
面に配列されており、それ故、ヒート・シンク手段４１
及びＩＣチップ１１（１１ａ、１１ｂ）を包囲している
。この実施例において、個々のＩＣチップ１１（１１ａ
、１１ｂ）及びプリント回路板３１は一対の回路化され
た可撓性テープ２１ａ、２１ｂを介して互いに電気的に
接続されている。一方の回路化された可撓性テープ２１
ａはヒート・シンク手段４１の一方面にあるＩＣチップ
１１ｂに接着されており、他方の回路化された可撓性テ
ープ２１ｂはヒート・シンク手段４１の反対面にあるＩ
Ｃチップ１１ａに接着されている。

【００４０】本発明のさらに他の実施例を図６に示す。 この実施例において、メモリＩＣチップ１１、回路化さ
れた可撓性テープ２１、及びヒート・シンク４１はモジ
ュール・ユニットであって、回路化された可撓性テープ
２１がＩＣチップ１１とヒート・シンク手段４１に巻き
付けられており、ヒート・シンク手段４１の基部を包囲
しているので、ヒート・シンク手段４１が回路化された
可撓性テープ２１の開口を介してプリント回路板３１に
接続される。このモジュール・ユニットは、たとえば、
可撓性テープ２１上の接点パッド２４及びプリント回路
板３１の接点パッド３４の気相はんだ付けによって、プ
リント回路板３１上にバッチはんだ付けすることができ
る。図６に示した実施例において、ヒート・シンク手段
４１にはフィンが付けられている。

【００４１】各種の実装技法に関して、構造を図示説明
したが、各種の直接チップ接続（ＤＣＡ）法を使用して
、ＩＣチップ１１を回路化された可撓性テープ２１に接
着できることを理解されたい。典型的なのは個々のチッ
プ１１がテープ（銅やポリイミドなどの）上のパターン
化された金属に、たとえば、熱圧着ボンディングによっ
て結合され、この構造体が次いで可撓性の回路化された
テープ２１に、たとえば、外部リード・ボンディングに
よって結合されるテープ自動ボンディング（ＴＡＢ）で
ある。ＴＡＢを使用したＤＣＡの利点の１つは、テスト
、カプセル封入、及びバーンインなどの中間処理を、Ｔ
ＡＢアセンブリを回路化された可撓性テープ２１に接着
する前に行えることである。他のＤＣＡ及び薄膜チップ
接続法を、本発明の概念から逸脱することなく、利用す
ることができる。

【００４２】本発明の装置及び構造は共通制御線及びデ
ータ線、ならびにディスクリート・デバイスが占める面
積が最小限な、高メモリ容量及び密度の超小形電子パッ
ケージをもたらす。付随的に、本発明のパッケージによ
って、両面の面実装テクノロジー（ＳＭＴ）アセンブリ
が可能となる。開示した超小形電子パッケージは開示し
たメモリ容量及び入出力容量に適合した熱管理容量を備
えた高アドレス・バス容量及び高データ・バス容量を含
む、高入出力容量を有している。本発明をディジタルＩ
Ｃチップに関して説明したが、抵抗、コンデンサ、及び
インダクタなどのパッシブ構成部品が超小形電子パッケ
ージ１、ならびにアナログＩＣチップに存在しているこ
とに留意されたい。

【００４３】本明細書で説明したように、超小形電子回
路パッケージ１はメモリ・チップのための回路化された
可撓性テープ・キャリア２１を含んでおり、メモリ・チ
ップ１１が個別に接着され、組み立てられ、かつテスト
されており、これによって複数チップの手直しを回避で
きる。

【００４４】

【発明の効果】本発明は高メモリ容量及び密度に適合し
た超小形電子パッケージを提供し、かつ付随的に、たと
えば両面の面実装テクノロジー（ＳＭＴ）アセンブリの
使用を可能とすることができる。

【図面の簡単な説明】

【図１】外方へ延びている複数個の超小形電子パッケー
ジを有するプリント回路板の等角投影図である。

【図２】データ回路及びアドレス回路という２つの態様
の回路を有する可撓性ストリップ基板を含んでいる本発
明の超小形電子パッケージの図である。

【図３】ＩＣチップが可撓性ストリップ基板に実装され
、第１及び第２リード線がこれから延びている、超小形
電子回路パッケージの領域の図である。

【図４】１枚の可撓性回路化テープがヒート・シンクに
巻き付けられた本発明の１実施例の図である。

【図５】ヒート・シンクの各側面に１枚の一対の可撓性
回路化基板を有する、本発明の他の実施例の図である。

【図６】メモリＩＣチップ、回路化された可撓性テープ
、及びヒート・シンクがプリント回路板に、たとえば気
相はんだ付けによってバッチはんだ付けできるモジュー
ル・ユニットである、本発明のさらに他の実施例の図で
ある。

【符号の説明】

１　　高密度超小形電子回路パッケージ１１　　ＩＣメ
モリ・チップ ２１　　可撓性テープ基板 ２２ａ、２２ｂ　　第１入出力接点パッド・アレイ２４
、２４ａ、２４ｂ　　第２入出力接点パッド・アレイ３
１　　プリント回路板 ３４　　入出力パッド ４１　　ヒート・シンク

Claims (21)

【特許請求の範囲】
1. 【請求項１】（ａ）個々のＩＣチップが入出力接点第１
   面及び熱接点第２面を有している複数個のＩＣチップと
   、 （ｂ）プリント回路板と、 （ｃ）プリント回路板から外方へ延び、かつその上に第
   １及び第２入出力パッドを有しており、ＩＣチップが第
   １入出力パッドに取り付けられ、第２入出力パッドがプ
   リント回路板上の接点パッドのアレイと整合し、これに
   接着されている回路化された可撓性テープと、（ｄ）プ
   リント回路板から外方へ延びているヒートシンク手段で
   あって、ＩＣチップがその入出力接点第１面によって回
   路化された可撓性テープに接着され、かつそのＩＣチッ
   プ熱接点第２面によってヒート・シンク手段に接着され
   る、ヒート・シンク手段とからなる、高密度超小形電子
   回路パッケージ。
2. 【請求項２】（ａ）ＩＣチップがその伝熱第２面上のヒ
   ート・シンク手段に接着され、少なくとも１個のＩＣチ
   ップがヒート・シンク手段の一方面に接着され、少なく
   とも１個の他のＩＣチップがヒート・シンク手段の他方
   面に接着されており、前記ＩＣチップが背中合わせの構
   成となっており、 （ｂ）前記ＩＣチップ及びプリント回路板がヒート・シ
   ンク手段及びＩＣチップを包囲する単一の回路化された
   可撓性テープを介して互いに電気的に接着されている、
   請求項１記載の高密度超小形電子回路パッケージ。
3. 【請求項３】（ａ）ＩＣチップがその伝熱第２面上のヒ
   ート・シンク手段に接着され、少なくとも１個のＩＣチ
   ップがヒート・シンク手段の一方面に接着され、少なく
   とも１個の他のＩＣチップがヒート・シンク手段の他方
   面に接着されており、前記ＩＣチップが背中合わせの構
   成となっており、 （ｂ）前記ＩＣチップ及びプリント回路板が一対の回路
   化された可撓性テープを介して互いに電気的に接着され
   ており、該テープの一方がヒート・シンク手段の一方面
   に接着されており、該テープの他方がヒート・シンク手
   段の他方面に接着されている、請求項２記載の高密度超
   小形電子回路パッケージ。
4. 【請求項４】さらに、 （ａ）ＩＣチップの入出力接点第１面の入出力端子アレ
   イを受け入れることができ、かつこれに接着されている
   、回路化された可撓性テープ一方面上の第１入出力接点
   パッド・アレイと、 （ｂ）バイアによって第１入出力接点パッド・アレイに
   接続され、プリント回路板上の入出力パッドのアレイを
   受け入れることができ、かつこれに接着されている、回
   路化された可撓性テープの他方面上の第２入出力接点パ
   ッド・アレイとを含んでいる、請求項１記載の高密度超
   小形電子回路パッケージ。
5. 【請求項５】パッケージがプリント回路板から外方へ延
   びており、かつ （ａ）回路化された可撓性テープ上の第２入出力パッド
   ・アレイ、ならびにプリント回路板上の入出力パッドを
   介して、プリント回路板に電気的に接続されており、（
   ｂ）ヒート・シンク手段に接着されたＩＣチップの伝熱
   面を介して、プリント回路板に熱的に接続されている、
   請求項１記載の高密度超小形電子回路パッケージ。
6. 【請求項６】回路化された可撓性テープ上の前記入出力
   パッドがテープ自動ボンディングされている、請求項１
   記載の超小形電子回路パッケージ。
7. 【請求項７】前記集積回路チップの少なくとも１個と前
   記ヒート・シンク手段の間の熱接着剤を含んでいる、請
   求項１記載の超小形電子回路パッケージ。
8. 【請求項８】前記熱接着剤がはんだからなっている、請
   求項７記載の超小形電子回路パッケージ。
9. 【請求項９】前記熱接着剤が熱グリースからなっている
   、請求項７記載の超小形電子回路パッケージ。
10. 【請求項１０】回路化された可撓性テープがヒート・シ
    ンク手段の下を延びており、ヒート・シンク手段が回路
    化された可撓性テープを介してプリント回路板に接着さ
    れている、請求項１記載の高密度超小形電子回路パッケ
    ージ。
11. 【請求項１１】（ａ）複数個のＩＣメモリ・チップと、
    （ｂ）プリント回路板と、 （ｃ）回路化された可撓性テープとからなる、高密度超
    小形電子回路パッケージにおいて、（ｄ）回路化された
    可撓性テープがプリント回路板から外方へ延びており、
    かつその上の入出力パッドに複数個のＩＣチップが取り
    付けられており、該入出力パッドが少なくとも第１及び
    第２のグループに配置されており、（１）入出力パッド
    の第１グループが、第１コネクタの共通バスに接続され
    ており、該共通バスが可撓性テープの縁部の入出力接点
    パッド・アレイで終端しており、（２）入出力パッドの
    第２グループが、入出力チップから入出力パッド・アレ
    イに向かって外方へ延びている第２導線のグループに接
    続されており、 （ｅ）回路化された可撓性テープの入出力パッド・アレ
    イがプリント回路板上の接点パッドのアレイと整合し、
    かつこれに接着されている、高密度超小形電子回路パッ
    ケージ。
12. 【請求項１２】さらに、 （ａ）プリント回路板から外方へ延びているヒート・シ
    ンク手段と、 （ｂ）各々が入出力接点第１面及び熱接点第２面を有し
    ており、入出力接点第１面によって回路化された可撓性
    テープに接着され、かつＩＣチップ熱接点第２面によっ
    てヒート・シンク手段に接着されているＩＣチップとを
    含んでいる、請求項１１記載の高密度超小形電子回路パ
    ッケージ。
13. 【請求項１３】さらに、 （ａ）ＩＣチップの入出力接点第１面の入出力端子アレ
    イを受け入れることができ、かつこれに接着されている
    、回路化された可撓性テープの第１入出力接点パッド・
    アレイの一方面上の第１入出力接点パッド・アレイと、 （ｂ）第１入出力接点パッド・アレイにバイアによって
    接続され、プリント回路板上の入出力パッドのアレイを
    受け入れることができ、かつこれに接続されている、回
    路化された可撓性テープの他方面上の第２入出力接点パ
    ッド・アレイとを含んでいる、請求項１２記載の高密度
    超小形電子回路パッケージ。
14. 【請求項１４】パッケージがプリント回路板から外方へ
    延びており、 （ａ）回路化された可撓性テープ上の第２入出力パッド
    ・アレイ及びプリント回路板上の入出力パッドを介して
    プリント回路板に電気的に接続されており、（ｂ）ヒー
    ト・シンク手段に接着されたＩＣチップの伝熱面を介し
    てプリント回路板に熱的に接続されている、請求項１３
    記載の高密度超小形電子回路パッケージ。
15. 【請求項１５】（ａ）各ＩＣチップが熱第２面上でヒー
    ト・シンク手段に接着されており、少なくとも１個のＩ
    Ｃチップがヒート・シンク手段の一方面に接着され、少
    なくとも１個のＩＣチップがヒート・シンク手段の他方
    面に接着されており、該ＩＣチップが背中合わせの構成
    となっており、 （ｂ）前記ＩＣチップ及びプリント回路板がヒート・シ
    ンク手段及びＩＣチップを包囲している単一の回路化さ
    れた可撓性テープを介して互いに電気的に接続されてい
    る、請求項１４記載の高密度超小形電子回路パッケージ
    。
16. 【請求項１６】（ａ）各ＩＣチップが熱第２面上でヒー
    ト・シンク手段に接着されており、少なくとも１個のＩ
    Ｃチップがヒート・シンク手段の一方面に接着され、少
    なくとも１個のＩＣチップがヒート・シンク手段の他方
    面に接着されており、該ＩＣチップが背中合わせの構成
    となっており、 （ｂ）前記ＩＣチップが一対の回路化された可撓性テー
    プを介して互いに電気的に接着されており、該テープの
    一方がヒート・シンク手段の一方面に接着されており、
    該テープの他方がヒート・シンク手段の他方面に接着さ
    れている、請求項１４記載の高密度超小形電子回路パッ
    ケージ。
17. 【請求項１７】前記の回路化された可撓性テープの接点
    パッド・アレイがテープ自動ボンディングされている、
    請求項１１記載の高密度超小形電子回路パッケージ。
18. 【請求項１８】前記集積回路チップの少なくとも１個と
    前記ヒート・シンク手段の間の熱接着剤を含んでいる、
    請求項１２記載の超小形電子回路パッケージ。
19. 【請求項１９】前記熱接着剤がはんだからなっている、
    請求項１８記載の超小形電子回路パッケージ。
20. 【請求項２０】前記熱接着剤が熱グリースからなってい
    る、請求項１８記載の超小形電子回路パッケージ。
21. 【請求項２１】回路化された可撓性テープがヒート・シ
    ンク手段の下を延びており、ヒート・シンク手段が回路
    化された可撓性テープを介してプリント回路板に接着さ
    れている、請求項１１記載の高密度超小形電子回路パッ
    ケージ。