JPH04234278A

JPH04234278A - 信号分離器

Info

Publication number: JPH04234278A
Application number: JP91219045A
Authority: JP
Inventors: Ulrich Sieben; ウルリヒ・ジーベン
Original assignee: Deutsche ITT Industries GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1990-08-29
Filing date: 1991-08-29
Publication date: 1992-08-21
Also published as: KR0168676B1; KR920005649A; EP0472756A1; US5218437A; DE59009539D1; EP0472756B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野及び従来の技術】この発明は、請求
項１の前文で述べたような信号分離器、特にテレビジョ
ン信号分離器に関する。

【０００２】以下、テレビジョン信号を伴なって受信さ
れたテレテキストビットシーケンスのサンプル値からテ
レテキストビットシーケンスを再生するための処理装置
について説明をする。この場合、テレテキスト信号は、
テレテキストビットシーケンス周波数より高いサンプリ
ング周波数でサンプリングされる。テレビジョン信号は
伝送信号の特殊な場合を表すに過ぎず、そして、テレテ
キストビットシーケンスは伝送信号により伝送される信
号ビットシーケンスの特殊な場合を表す。

【０００３】信号ビットシーケンスが、信号周波数の正
数倍ではないサンプリング周波数によりサンプリングさ
れる場合、及び又は、１信号ビットあたりに供給される
サンプル値がほとんどない場合、この明細書で述べるタ
イプの信号分離器を用いることにより、信号ビット値の
評価の信頼性を向上させることができる。

【０００４】テレテキスト（“ビデオテキスト”）の導
入以来、テレビジョン受像機は、適切なデコーダを装備
することによりさらに情報を受信することができる。こ
の情報即ちテレテキストは、通常テレビジョンチャンネ
ルの画像と同時に伝送される。テレテキストは、文字と
図形により構成可能な情報ページの形式で表示され、帰
線期間に、ライン単位で伝送される。複合カラー信号と
共に伝送されるテレテキストデータは、デコーダによっ
てエラーの無いデジタルデータ列に変換する必要がある
。このようなテレテキストデータラインの構成を図１に
示す。テレテキストデータラインは、いわゆるクロック
ランイン（ＣＲＩ）と呼ばれる多数のクロック同期パル
スから始まり、後に“フレーミングコード”が続く。同期を取るために使用されるこれら信号成分の後に、８
ビットデータワード単位で結合されたデータが続く。こ
のクロックランインは交互の“１”、“０”によるシー
ケンスによって構成され、２バイトの長さであり、テレ
テキスト信号に生ずる周波数の内最も高い周波数を表し
、テレテキストデコーダの一部であるテレテキスト信号
分離器を、ビット列に同期させる。フレームコードは１
バイトの長さであり、とりわけ、テレテキスト信号内の
バイト境界の認識に使用される。

【０００５】各テレテキスト規格に依存するビット周波
数を有するテレテキスト信号は、テレビジョン受像機の
クロック周波数でサンプリングされる。テレテキスト信
号をサンプリングする周波数は、テレテキストビット周
波数に結合されない。公知のクロミナンス−サブキャリ
アー−ロック・サンプリングシステムでは、サンプリン
グ周波数は、例えば、クロミナンス−サブキャリアー周
波数の４倍である。テレテキストビット周波数には非常
に高い周波数が使用されるため、ＮＴＳＣ又はＰＡＬシ
ステムのサンプリング周波数は、ビット周波数の約２．
５倍でしかない。従って、少なくともこれらテレビジョ
ン規格の場合、テレテキスト信号をデジタル化するため
に使用するサンプリング周波数は、送信側で使用される
テレテキストビット周波数の整数倍ではない。このこと
は、テレテキスト信号のサンプリングタイミングがテレ
テキスト信号に位相同期しておらず、テレテキストビッ
トの中心を基準にすると、サンプリング時点が中心から
ずれることを意味している。従って、連続するテレテキ
ストビットの場合、サンプリングタイミングが常にテレ
テキストビットの同じ点に位置するわけではなく、例え
ば、ある端からトップを経て次の端へ移動する。実際の
テレテキスト信号の場合も同様なことが起こり、方形波
からかなり変動する恐れがあり、例えば、ほぼ正弦波に
なる。周波数比を考えた場合、各テレテキストビットの
バイナリ値を評価する場合、即ち現在のテレテキストビ
ットがロジック０か１かを判断する場合、平均２．５未
満のサンプル値しか得られないので、テレテキスト信号
を確実に再生することはそのままではできない。そのよ
うな評価をする場合、連続したサンプル値の一部、即ち
、テレテキストビットの値をそれぞれ表していると考え
られる第２及び第３のサンプル値（２−３周期）を交互
に選択するだけである。しかし、テレテキスト信号の雑
音によりこの交互の選択の始まりを誤らせ、これにより
、テレテキストビットの値を誤って評価してしまう。従来技術の回路では、サンプリング周波数はテレテキス
トビット周波数の約２．５倍でしかないので、２−３の
周期に従って選択されたサンプル値をその期間内に各テ
レテキストビットに確実に割当てることはできない。

【０００６】テレビジョン受信機内で、チューナーの後
段に、受信した周波数スペクトルから所望の信号を取り
出すバンドパスフィルタが設けられている。もし、チュ
ーナーが正確に同調されていない場合、テレテキスト信
号は歪み、２−３周期の場合ではテレテキストビットの
値を誤って判断する恐れがある。

【０００７】

【発明が解決するための課題】この発明は、信号ビット
の値の評価の信頼性の向上を目的とする。この発明によ
れば、前記目的は請求項１の特徴により実現される。

【０００８】

【作用】この発明により構成されたテレテキスト信号分
離器によれば、評価は、疑似期間の中央に供給された中
心交差信号を用いて、各テレテキストビットの中心を評
価し、テレテキストビット内で発生するサンプル値から
、中心交差信号が発生する時刻に最も近い位置のサンプ
ル値が選択される。これは、各テレテキストビットの期
間内で、テレテキストビットの中心に最も近い位置にあ
る、このテレテキストビットの値の評価としてのサンプ
ル値、即ち、評価と実際の値と最も一致しそうな領域の
サンプル値を選択することを可能する。

【０００９】各第２又は第３の値がテレテキストビット
のエッジ領域、即ちパルスの中央部よりも大きな干渉を
受けやすい領域にあったとしても自動的に、第２又は第
３の値を選択する厳密な２−３周期を使用する方法とは
異なり、この発明の方法によれば、干渉を受けにくい、
テレテキストビットのほぼ中央領域でサンプル値が選択
される。

【００１０】この発明によるテレテキスト信号分離器は
、テレテキストビットの期間を疑似した積分ユニットを
含む。テレテキストビットのロジック値を表示する電圧
はテレテキストビットの中央部分内の最大値であるため
、積分ユニットは、疑似期間のほぼ中央で中心交差信号
が供給されるように設計される。残余値信号は、中心交
差信号と共に供給され、疑似期間の中央と、中心交差信
号が発生した時のサンプル値との距離を指し示す。残余
値信号は、残余値信号評価装置に送られ、この残余値信
号評価装置は、いかなる計算時間を取ること無く、各残
余値信号を選択制御信号又は、訂正制御信号へ高速変換
が可能な残余値信号評価テーブルを含む。このようにし
て生成された選択制御信号は、選択ロジックに送られる
。この選択ロジックは、テレテキスト信号のサンプル値
が供給される一つの入力端子を有する選択装置の一部を
形成する。現在の、即ち、タイミングより、サンプル値
と各前のサンプル値から、前平均値が形成され、一方後
平均値は現在のサンプル値と次のサンプル値から形成さ
れる。前平均値と等しい現在のサンプル値と後平均値が
供給される選択ロジックは、印加された各選択制御信号
に応じて、対象としているテレテキストビットの値の評
価に最も有効とみなされる値を選択する。

【００１１】選択装置は、エッジロジックへ多くの連続
したサンプル値を供給する。エッジロジックは、サンプ
リングされたテレテキストビットシーケンスの隣接エッ
ジに対する現在のサンプル値の位相位置を示す信号パタ
ーンを生成する。エッジロジックにより生成されたこの
信号パターンは、現在のサンプル値がテレテキスト信号
の隣接エッジに所定の距離まで近付いたかどうかを表し
、残余値信号評価装置により供給された訂正制御信号と
共に位相訂正器へ送られる。もし現在のサンプル値がテ
レテキストビットの中心からはずれたが上限および下限
の残余しきい値により定義された中央領域にある時、位
相訂正器は、信号を積分ユニットに供給する。それによ
り、積分ユニットによる中心交差信号の供給時点と、残
余値信号が影響を受ける。

【００１２】積分ユニットは、選択装置に接続され、テ
レテキストデータラインのスタートを検出し、スタート
検出器からのスタートパルスによってスタートすること
が望ましい。評価による結果のテレテキストビットは、
フレームコード検出器に送られ、フレームコードを検出
した後、フレームコード検出器は、さらに処理するため
にデータビットをバイトごとに得られるようにする。加
えて、フレームコードを検出した後、フレームコード検
出器は、もし訂正が必要な時、中心交差信号の発生のタ
イミング及び又は残余値信号の形成に対する位相訂正器
の影響を、フレームコードの検出前より弱くする信号を
積分ユニットに供給する。

【００１３】選択装置は、第１及び第２レジスタを含む
ことが望ましい。第１レジスタには、テレテキストビッ
トのサンプル値の符号が供給され、一方第２レジスタに
は平均化回路から２つの連続したサンプル値ごとの平均
値が供給されることが望ましい。平均化回路は、後段に
２入力加算器を設けた遅延素子を含み、サンプリング期
間と等しい遅延を生成することが望ましい。加算器の一
方の入力端子は、遅延素子の入力端子と接続され、第２
入力端子は遅延素子の出力端子と接続される。加算され
た、平均値を表示する信号から、符号は分離され、第２
レジスタへ送られる。

【００１４】現在のサンプル値の符号を含む第１レジス
タ段はＮ個のレジスタ段によって先行され、Ｎ−１個の
レジスタ段は、加算器と、後平均値及び前平均値を含む
第２レジスタのＮ−１個のレジスタ段との間に接続され
るように多くのレジスタ段が選択される。このような実
施例において、エッジロジックには第１レジスタ段から
の出力信号が供給されるか、替わりに又は加えて、第２
レジスタからの出力信号をエッジロジックに供給される
。

【００１５】積分ユニットの好適実施例では、サンプリ
ング毎に、増分発生器から累算すべき増分が印加される
累算加算器を有するアキュムレ−タにより表示可能な最
大値とクロックレートに関して、ある時間平均で、加算
器は０から累算し、一つのテレテキストビットの期間と
等しい期間内に、その最終値に可能な限り正確に達する
ように、この実施例の積分ユニットでは印加される増分
の大きさが選択される。増分加算の結果としてアキュム
レ−タの最大値の半分に到達するか越えるサンプリング
時点で、中心交差信号が生成され、残余値信号が２進パ
ターンの形式で出力される。最上位ビットを除いたアキ
ュムレ−タの内容の少なくとも上位ビットを含む。この
発明の他の実施例は、サブクレームで定義される。

【００１６】

【実施例】図３に、この発明によるテレテキスト信号分
離器の好適な実施例を示す。テレテキスト信号Ｔは、図
３に図示しない装置によりサンプリングされデジタル化
された後、テレテキスト信号分離器の入力端子１に印加
される。量子化されたサンプル値は、補間のため平均化
回路ＭＷの入力端子２に供給される。平均化回路ＭＷは
、加算器Ａ１と遅延素子ＶＺ１とを含む。遅延素子ＶＺ
１の入力端子２′は、平均化回路ＭＷの入力端子２と、
加算器Ａ１の第１入力端子５とに接続される。加算器Ａ
１の第２入力端子４には、１クロック期間だけ遅延され
、遅延素子ＶＺ１の出力端子３から出力されるサンプル
値が供給される。加算器Ａ１の出力端子６から出力され
た合計値から、符号を示すビットが分離されてレジスタ
Ｒ２の入力端子７へ印加される。このレジスタＲ２は、
ＶＺ２〜ＶＺ５の４つの遅延素子から構成され、各遅延
素子は、１クロック期間と等しい遅延を供給する。テレテキスト信号分離器の入力端子１は、平均化回路Ｍ
２に接続され、更にレジスタＲ１の入力端子１０に接続
される。この接続は、入力端子１に印加されるサンプル
値Ｔの符号のみがレジスタＲ１の入力端子１０に、即ち
、このレジスタ内の遅延素子ＶＺ６の入力端子に供給さ
れるように設計されている。レジスタＲ１は、直列に接
続された７つの遅延素子ＶＺ６〜ＶＺ１２により構成さ
れる。これらの各遅延素子は、１クロック期間と等しい
遅延量を供給する。レジスタＲ１の各遅延素子は、テレ
テキスト信号分離器のリセット入力端子ＲＳに接続され
た入力端子Ｒを有する。レジスタＲ１の遅延素子ＶＺ６
〜ＶＺ１２の出力端子ａ１〜ａ７の値は、エッジロジッ
クＦＬの入力端子に印加される。エッジロジックＦＬの
２つの出力端子は、位相訂正器ＰＨＫへ信号パターンｐ
ｒ及びｐｌを供給し、前記位相訂正器ＰＨＫの入力端子
１１及び１２に接続される。信号パターンｐｒ及びｐｌ
は、一方又は他方の方向、例えば右又は左に位相訂正を
行なう。レジスタＲ１の遅延素子ＶＺ９の出力端子ａ４
は、エッジロジックＦＬに接続され、更に、選択装置Ａ
Ｗの一部である選択ロジックＡＬＳの一方の入力端子ａ
と、スタート検出器ＳＤの一方の入力端子１７とに接続
される。スタート検出器ＳＤの他方の入力端子Ｒはリセ
ット入力端子ＲＳに接続されている。選択ロジックＡＬ
Ｓのさらに２つの入力端子ｂ及びｃは、レジスタＲ２の
遅延素子ＶＺ４及びＶＺ５の出力端子８及び９に接続さ
れる。積分ユニットＩＥは、増分発生器ＩＲを含む。増分Ｉは、テレテキスト信号分離器の増分発生器ＩＲの
入力端子１９に供給される。増分発生器ＩＲの出力端子
２０は増分調節器ＩＡＥの一方の入力端子２１に接続さ
れる。増分調節器ＩＡＥの他の入力端子２４は、スター
ト検出器ＳＤの出力端子１８から累算処理を始めるスタ
ートパルスを受信する。このスタートパルスはまた、ア
キュムレ−タＡＣのクリア入力端子２９′へ印加される
。増分調節器ＩＡＥの入力端子２３はフレームコード検
出器ＲＣＤの出力端子４０に接続される。

【００１７】このフレームコード検出器ＲＣＤの入力端
子３９は、選択ロジックＡＬＳの出力端子３８に接続さ
れる。評価により決定されたテレテキストビットは、フ
レームコード検出器ＲＣＤの他の出力端子４２から出力
される。積分ユニットＩＥは更に、加算器Ａ２及びアキ
ュムレ−タＡＣにより構成される累算加算器を含む。加
算器Ａ２の１入力端子２６は増分調節器ＩＡＥの出力端
子２２に接続され、アキュムレ−タＡＣの一方の出力端
子３０はこのアキュムレ−タＡＣに格納された値Ｗを加
算器Ａ２の他の入力端子２７に供給し、加算器Ａ２の合
計出力端子２８は新しい値をアキュムレ−タＡＣの入力
端子２９へ送る。アキュムレ−タＡＣは、２０ビット長
のデータレジスタを有すると仮定する。アキュムレ−タ
ＡＣに格納された値の最上位ビットＭＳＢは、アキュム
レ−タＡＣの出力端子３１から出力される。アキュムレ
−タＡＣのこの出力端子３１は、位相訂正器ＰＨＫの一
方の入力端子１５と、残余値信号Ｒｒのゲート回路とし
て機能するアドレスユニットＡＤＥの制御入力端子３３
とに接続される。アキュムレ−タＡＣの出力端子３０か
ら供給されるデータワードから、最上位ビットと、１３
の最下位ビットとが分離される。残った６ビットは、残
余値信号を示し、アドレスユニットＡＤＥの入力端子３
２に供給される。アドレスユニットＡＤＥの出力端子３
４から、６ビットアドレスが、残余値信号評価装置ＲＷ
の入力端子３５に印加される。この残余値信号評価装置
ＲＷは、残余値信号評価テーブルが格納されたランダム
アクセスメモリとして構成される。選択制御信号ＡＷ１
及びＡＷ２を供給する残余値信号評価装置ＲＷの２つの
出力端子３６及び３７は、位相訂正器ＰＨＫの入力端子
１３及び１４と、選択回路ＡＬＳの選択入力端子ｄ及び
ｅとに接続される。位相訂正器ＰＨＫの出力端子１６は
、増分調節器ＩＡＥの入力端子２５に接続される。図３
に示す、この好適なテレテキスト信号分離器の動作は以
下の通りである。図３に図示しない装置は、テレテキス
トビットシーケンスをサンプリングし、符号が付加され
た２進のサンプリングデータワードＴが、１サンプリン
グ期間でテレテキスト信号分離器の入力端子１に供給さ
れるようにテレテキストビットシーケンスを条件づける
。個々の２進サンプリング−データワードの正又は負の
符号が、サンプリングされたテレテキストビットが“０
”か“１”かどうかを示すので、符号のみを処理するこ
とで十分である。従って、この符号は分離され、レジス
タＲ１の入力端子１０へ印加される。すでにレジスタＲ
１内にある符号は、サンプリングクロックレートに等し
い分離器のクロックレートに従って、各遅延素子を通過
する。レジスタＲ１の入力端子１０に印加されるのに加
え、テレテキスト信号分離器の入力端子１に到達したサ
ンプル値は、平均化回路ＭＷへ送られる。平均化回路内
にて、各２つの隣接した連続サンプル値は加算される。このため、各前サンプル値は遅延素子ＶＺ１により遅延
され、加算器Ａ１の一方の入力端子に印加され、そして
次のサンプル値は他方の入力端子に印加される。このよ
うにして合計を得ることにより、対象としている２つの
サンプル値の平均値を表す符号は分離される。これら平
均値は、第２レジスタＲ２に送られる。この平均化の基
本的な考えは、サンプリング周波数を見かけ上２倍にす
ることである。従って、テレテキストビットの中央から
程遠く、それゆえ干渉により誤動作する恐れのある低い
周波数のサンプル値の替わりに、テレテキストビットの
中心に近い疑似サンプリング値を使用することができる
。レジスタＲ２の出力端子８及び９に出力される２進値
は、現在の、即ち、ａ４におけるタイミングのサンプル
値と、次のサンプル値と前のサンプル値とのそれぞれの
間の中央でサンプリングされたテレテキスト信号の値を
示し、それぞれ後平均値Ａｎｍ及び前平均値Ａｖｍと呼
ぶ。そのような多くのサンプル値を見かけ上２倍にする
ことは、たとえ平均化により得られた、追加のサンプル
値が２つのサンプリング時点の間のテレテキスト信号の
正確な値を生成しないとしても、さらに複雑で、高価な
、サンプリング周波数を２倍にするシステムよりコスト
の面で利点がある。必要であれば、２以上の隣接したサ
ンプル値の平均を取ることにより、さらに正確な補間を
行うことができる。５番目のクロックパルスの後、遅延
素子ＶＺ９の出力端子ａ４に第１のサンプル値が出力さ
れる位置に、サンプル値の符号がレジスタＲ１内でシフ
トする。このとき、遅延素子ＶＺ９の出力端子ａ４に現
れる、“現在のサンプル値”と称される符号を含む後平
均値及び前平均値は、それぞれにレジスタＲ２の遅延素
子ＶＺ４及びＶＺ５の出力端子８及び９から出力される
。ａ４から出力される現在のサンプル値が対象としてい
るテレテキストビット内のどこに位置するかによって、
現在のサンプル値又は、前平均値又は、後平均値を用い
てテレテキストビットの値を評価する。このため、これ
らの量は、選択装置の選択ロジックＡＬＳに送られる。最初に出力端子ａ４の値が０から１へ変化した時、スタ
ート検出器ＳＤは、積分ユニットＩＥへ累算処理を開始
するスタートパルスを供給する。この発明は、実際のテ
レテキスト信号Ｔの場合、最大信号振幅が対象とするテ
レテキストビットの中央Ｍに通常位置するという認識に
基づく。従って、テレテキストビットの中央のタイミン
グは積分器ＩＥを用いて決定される。このため、テレテ
キストビットの期間は積分ユニットＩＥにより疑似化さ
れ、中心交差信号Ｈは、疑似化された期間のほぼ中央で
生成される。累算加算器の内容Ｗは、各クロックパルス
Ａを受け取ると、増分値Ｉだけ増加される。この増分値
Ｉは、レジスタとして設計された増分発生器ＩＲに格納
される。積分ユニットＩＥは、アキュムレ−タＡＣが０
から累算加算を行ない最大値Ｉｍになった時、可能な限
り正確に１テレテキストビット期間が経過するよう設計
される。この要求事項と、アキュムレ−タＡＣにより表
現可能なクロックレート及び最大値がわかっているので
、要求された増分値Ｉが計算できる。そのような積分ユ
ニットにより生成された周波数又は期間は、それぞれ独
立に変化されることができないので、アキュムレ−タＡ
Ｃのビット長は、所望の分解能が得られるように選択す
る必要がある。累算加算の結果として、アキュムレ−タ
ＡＣが最大値Ｉｍの半値に到達するか又は越えた時、最
上位ビットの状態が変化する。この状態変化を示す信号
は、交差信号Ｈを形成し、テレテキストビットのほぼ中
央を示し、積分ユニットＩＥの出力端子３１から出力さ
れる。受信したテレテキスト信号がサンプリングされる
レートと等しいテレテキスト信号分離器のクロックレー
トＡにより、中心交差信号が生じる不連続なタイミング
は固定される。中心交差信号は、このようにして、疑似
期間の丁度１／２、もしくは１／２をわずかに越えたと
きに起こるクロックパルスにより、アキュムレ−タＡＣ
の出力端子３１から供給される。中心交差信号が出力端
子３１から供給されることにより、疑似期間のほぼ中央
が決定される。中心交差信号と同じタイミングで生じる
現在サンプル値に対する疑似期間の中央の位置情報を正
確に得るために、積分ユニットＩＥは残余値即ち残余値
信号Ｒｒを供給する。この残余値は、例えば、２の補数
で表示され、疑似期間の中心Ｍに到達するまでの時刻と
、次のクロックパルスの受信により出力される中心交差
信号の発生の時刻との間の時間を示す。疑似期間の中央
が各テレテキストビットの実際の中心に一致すると最初
に仮定した場合、残余値は、どの方向に、現在のサンプ
ル値が生じたタイミングがテレテキストビットの値の評
価のため特に好適と思われるテレテキストビットの中央
よりどれだけずれたかを示す。この情報を用いることに
より、現在のテレテキストビットの値をさらに正確に評
価することができる。厳密な２−３周期が使用された場
合、たとえそのサンプル値がテレテキストビットのエッ
ジの一方に位置し、そのため対象とするテレテキストの
電圧が、ビットの中心の電圧より低く、そのため、例え
ば雑音等によるエラーが起こり易い場合であっても、２
−３カウント周期を用いて現在のテレテキストビットの
値を評価することができる。この発明によれば、残余値
を評価して、各ゼロ交差信号が生じた時刻における、現
在のサンプル値が、テレテキストビット内のどこに位置
するかを決定する。残余値のレンジは、図２に示すよう
に３つのサブレンジに分割されることが望ましい。サブ
レンジ１は、ＯＧ・Ｉｍ＜Ｒｒ＜Ｉｍの場合の残余値を
カバーする。サブレンジ２は、ＵＧ・Ｉｍ≦Ｒｒ≦ＯＧ
・Ｉｍの場合の残余値をカバーし、サブレンジ３は０≦
Ｒｒ＜ＵＧ・Ｉｍの場合の残余値をカバーする。この発
明の好適な実施例では、ＯＧ（上限残余しきい値）には
値０．７５が、そしてＵＧ（下限残余しきい値）には値
０．２５が選択される。他の値は必要により選択するこ
とができる。３つのサブレンジにより、現在のサンプル
値は、３つのグループに分割される。第１のグループで
は、残余値は、現在のサンプル値が、上限残余しきい値
及び下限残余しきい値により制限されたレンジ内にあり
、かつテレテキストビットの中心付近にあることを示す
。他の二つのグループに、それぞれ、テレテキストビッ
トＴのそれぞれ右側及び左側エッジ領域の現在サンプル
値が属する。レンジの長さおよび分割は、特定の実施例
に応じて、種々異ならせることができる。この実施例で
は、テレテキストビットの中心と、サンプリング時刻が
Ｉｍ／２に等しい残余値Ｒｒに一致するようなテレテキ
ストビット長となるように積分ユニットを設計している
。前記一致を、例えば、Ｒｒ＝０で生じるように設計し
ても良い。図２において、遅延素子ＶＺ９の出力端子ａ
４から出力される現在のサンプル値は、Ａｎにより示さ
れ、Ａｎ＋１は次のサンプル値を示し、Ａｎ−１は直前
のサンプル値を示す。浮動平均化により決定された前平
均値Ａｖｍは、ＡｎとＡｎ−１との中間に位置し、後平
均値ＡｎｍはＡｎとＡｎ＋１との中間に位置する。これ
ら２つの値も図２に示される。現在のサンプル値がサブ
レンジ２内にない、即ち、テレテキストビットの中心付
近にないことを残余値Ｒｒが示している場合、現在のサ
ンプル値Ａｎは、テレテキストビットの値の評価に使用
しない。現在のサンプル値がサブレンジ１内にある場合
、ＡｎおよびＡｎ−１により形成された前平均値Ａｖｍ
を用いて、現在のテレテキストビットの値を評価する。現在のサンプル値がサブレンジ３にある場合、現在のサ
ンプル値Ａｎとその次のサンプル値Ａｎ＋１とにより形
成される後平均値Ａｎｍにより現在のサンプル値を評価
する。図２の３番目の波形からわかるように、、現在の
サンプル値がサブレンジ１もしくはサブレンジ３にある
場合、テレテキストビットを変形させるノイズ及び又は
他の干渉により誤って評価する恐れがあるので、正弦波
のテレテキストビットＴを用いて上述したように現在の
サンプル値を評価することにより、誤った評価を防止で
きる。

【００１８】上述したように生成された残余値信号Ｒｒ
は、アドレスユニットＡＤＥのデータ入力端子３２に供
給される。アドレスユニットＡＤＥは、アキュムレ−タ
ＡＣの最上位ビット、即ち中心交差信号Ｈが入力端子３
３に印加されたとき、残余値信号評価デバイスＲＷを活
性化する。残余値信号評価装置ＲＷは、残余値の大きさ
に依存する選択制御信号ＡＷ１及びＡＷ２を選択装置Ａ
Ｗへ供給することにより残余値を評価し、選択制御信号
は、現在のサンプル値が３グループのいずれに割り当て
るかを示す。残余値Ｒｒは最大１増分値Ｉだけ累算され
た値の半分Ｉｍ／２からずれるため、累算器信号Ｗの最
上位ビットは残余値Ｒｒを評価する際に考慮する必要は
無い。上述した好適実施例では、残余値信号評価装置Ｒ
Ｗは、残余値を示す６ビットデータワードによりアドレ
スされる残余値評価テーブルを含むランダム−アクセス
メモリを有している。さらに分解能を高めるために、デ
ータワードを長くした、より大きな残余値評価テーブル
を使用しても良い。

【００１９】この実施例において、選択制御信号ＡＷ１
、ＡＷ２はまた訂正制御信号を示す。残余値評価装置Ｒ
Ｗから印加された訂正制御信号により、選択ロジックＡ
ＬＳは、現在のサンプル値を用いて現在のテレテキスト
ビットを評価するか、あるいは現在のサンプル値がすで
にテレテキストビットの中心からすこしずれているので
、前平均値又は後平均値を用いて評価するかを判断する
。必要なら、残余値のレンジは、３つ以上のサブレンジ
に分割してもよい。

【００２０】このように、この発明によるテレテキスト
信号分離器によれば、テレテキストビット内の現在のサ
ンプル値の位置に応じて柔軟に評価することができる。加えて、テレテキストビット内の現在のサンプル値の位
置を、連続して観測することができる。これはエッジロ
ジックＦＬで行なわれる。エッジロジックＦＬには、レ
ジスタＲ１の全７つの遅延素子ＶＺ６〜ＶＺ１２から出
力信号が供給される。この実施例では、１テレテキスト
ビットは約２．５のサンプル値によって表されるので、
レジスタＲ１に格納された７つのサンプル値は、これら
サンプル値より表されるテレテキスト信号のエッジ又は
ゼロ交差が現在のサンプル値に十分近い値であるかどう
か決定するのに十分である。エッジロジックＦＬは、ロ
ジック回路を含み、このロジック回路は、ブール代数の
ルールに従って入力端子に印加される信号を結合し、エ
ッジロジックＦＬの出力端子から、このサンプル値に隣
接したサンプリングされたテレテキストビットシーケン
スの、少なくともエッジに対する現在のサンプル値の位
相位置を示す信号パターンｐｒ，ｐｌを出力する。信号
パターンｐｒ，ｐｌは残余値信号評価装置ＲＷからの訂
正制御信号と共に、位相訂正器ＰＨＫに供給される。現
在のサンプル値がテレテキストビットの中心からずれて
いるが上限及び下限残余しきい値により定義された中心
領域内にある場合、前記位相訂正器ＰＨＫは増分調整器
ＩＡＥに信号を供給する。この信号により、増分調整器
ＩＡＥは次のクロックパルスの受信に応答してアキュム
レ−タの内容に加算される増分を変化させる。上述した
この実施例において、エッジロジックにより供給される
ｐｒ及びｐｌの値に依存して、前記増分は、差分値（Ｉ
・ｆ）（但しｆは訂正量）だけ変化する。この実施例で
は、訂正量ｆは、ＣＲＩビット及びＦＣビットでは＋／
−（１／８）であり、ＤＡビットでは、＋／−（１／１
６）である。この増分変化は、累算期間中、即ち、中心
交差信号の発生に応じて１回だけ加えられ、残りの各ク
ロック期間では、増分発生器ＩＲに格納されている増分
Ｉは、加算器により累算される。この場合、アキュムレ
−タは、テレテキストビット期間を正確に複製する、増
分値の不規則な変化の影響を補う制御システムフィルタ
として機能する。この処理により、残余値が変化し、そ
れにより選択制御信号ＡＷ１，ＡＷ２が変化し、その結
果、現在サンプル値、前平均値及び後平均値の選択が変
化する。又、残余値を変化させることにより、中心交差
信号をあるサンプリングタイミングの前後に生じさせ、
新しい現在のサンプル値を、疑似期間の中央に移動させ
、テレテキストビットの中心に近付ける。

【００２１】選択制御信号ＡＷ１，ＡＷ２に従って選択
ロジックＡＬＳにより決定した、現在のテレテキストビ
ットの値は、フレームコード検出器ＲＣＤに印加される
。フレームコード検出器ＲＣＤは、フレームコードＦＣ
を検出した後、出力端子４２に評価されたテレテキスト
データビットＴ′をバイト単位で供給する。フレームコ
ード検出器ＲＣＤの出力端子４０からは、フレームコー
ドＦＣが検出された後、信号が出力される。この信号に
よりｆが１／８から１／１６に変化される。これにより
、位相訂正は、粗から密の訂正に切り変わる。全てのテ
レテキストデータビットが受信されると、アキュムレ−
タＡＣのリセット入力端子ＲＳに印加された信号が、増
分調節器ＩＡＥ、スタート検出器ＳＤ、及びレジスタＲ
１の遅延素子の出力端子をリセットする。この結果、テ
レテキストビット分離器は、次のテレテキストデータラ
インを受信するレディ状態となる。

【図面の簡単な説明】

【図１】テレテキストデータラインの構成を示すブロッ
ク図。

【図２】テレテキストビットの計算された中心と残余値
信号Ｒｒの関数としての現在のサンプル値Ａｎとの間の
位相の略図。

【図３】この発明によるテレテキストビット分離器の適
切な実施例を示すブロック図。

Claims

【特許請求の範囲】

【請求項１】　　信号ビットシーケンスの周波数より高
いサンプリング周波数で、伝送信号と共に受信した信号
ビットシーケンスをサンプリングするサンプリング装置
と、サンプル値より信号ビットシーケンスを再生するた
めの処理装置とを有した信号分離器、特にテレテキスト
信号分離器において、ａ）供給される制御信号に依存し
て、現在のサンプル値（Ａｎ）又は、現在のサンプル値
と前サンプル値（Ａｎ−１）により形成される前平均値
（Ａｖｍ）又は、前記現在のサンプル値（Ａｎ）と次の
サンプル値（Ａｎ＋１）により形成される後平均値（Ａ
ｎｍ）を供給する選択装置（ＡＷ）と、ｂ）前記サンプ
ル値に隣接する信号ビットシーケンスの少なくともエッ
ジに対する現在のサンプル値の位相位置を示す信号パタ
ーンを生成するエッジロジック（ＦＬ）と、ｃ）桁上を
伴う積分（Ｗ）を最終値（Ｉｍ）まで周期的に行ない、
第１の信号ビットの始まりを示すサンプル値により第１
の積分プロセスが開始され、前記最終値（Ｉｍ）が信号
ビット（Ｔ）の終端を越えるか又は実質的に一致したと
きに、被積分関数（Ｉ）の値は、制御信号によって可変
されるような値により積分関数が形成され、積分値が最
終値の２分の１（Ｉｍ／２）に最も近くなる各サンプリ
ングタイミングで中心交差信号（Ｈ）と、前記サンプリ
ングタイミングで生じる積分値と最終値の２分の１との
距離に相当な大きさの一致する残余値信号（Ｒｒ）とを
供給する積分ユニット（ＩＥ）と、ｄ）各中心交差信号
の発生時に、各残余しきい値が下限残余しきい値（ＵＧ
）と上限残余しきい値（ＯＧ）との間に存在するか、上
限残余しきい値以上か、あるいは下限残余しきい値以下
に応じて、それぞれ現在のサンプル値、後平均値、前平
均値を選択するための選択制御信号（ＡＷ１，ＡＷ２）
を選択装置に供給すると共に、各残余値が所定の残余値
信号レンジ内がレンジ外であるかを示す訂正制御信号を
供給する残余値信号評価装置（ＲＷ）と、ｅ）現在のサ
ンプル値が所定の距離まで隣接する信号のエッジに近付
いたことを、エッジロジック（ＦＬ）により供給された
信号パターン（ｐｒ，ｐｌ）が示しているとき、残余値
信号が所定の残余値信号レンジ内にある場合、訂正制御
信号に応じて被積分関数の値の変化を制御する位相訂正
器（ＰＨＫ）とを備え、ｆ）２つの残余しきい値と残余
しきい値レンジの２つの制限値は、各々、サンプリング
タイミングと、最終値の１／２になるタイミングが一致
した時に得られる残余値信号の値の前後に存在すること
を特徴とする信号分離器。
【請求項２】　　前記選択装置（ＡＷ）は、第１レジス
タ（Ｒ１）と、第２レジスタ（Ｒ２）と、この第２レジ
スタの前段の平均化回路（ＭＷ）とを有し、前記第１レ
ジスタ（Ｒ１）の中心領域内のレジスタ段（ＶＺ９）の
内容（ａ４）は、各現在のサンプル値（Ａｎ）を示し、
現在のサンプル値（Ａｎ）を含むレジスタ段（ＶＺ９）
の前後には、現在のサンプル値の近傍で発生する信号−
ビットシーケンス（Ｔ）のパルスエッジを、サンプル値
によって表わす多くのレジスタ段があり、前記第２レジ
スタ（Ｒ２）は、現在のサンプル値に隣接する前平均値
及び後平均値（Ａｖｍ，Ａｎｍ）を表す少なくとも２つ
のレジスタ段を有することを特徴とする請求項１記載の
信号分離器。
【請求項３】　　前記平均化回路（ＭＷ）は、１サンプ
リング期間遅延素子（ＶＺ１）と、この後段に設けられ
た加算器（Ａ１）とを含み、この加算器は、２入力端子
（４，５）を有し、入力端子（５）は遅延素子（ＶＺ１
）の入力端子（２）に接続され、他方の入力端子（４）
は遅延素子（ＶＺ１）の出力端子（３）に接続されてお
り、現在のサンプル値（Ａｎ）を含む第１レジスタ（Ｒ
１）のレジスタ段（ＶＺ９）の前段にＮ個のレジスタ段
が接続され、Ｎ−１個のレジスタ段が、加算器（Ａ１）
と、前記後平均値（Ａｎｍ）を含む第２レジスタ（Ｒ２
）のレジスタ段（ＶＺ４）との間に接続されることを特
徴とする請求項２記載の信号分離器。
【請求項４】　　２つのレジスタ（Ｒ１，Ｒ２）のレジ
スタ段（ＶＺ２〜ＶＺ１２）は、それぞれ、サンプル値
と平均値の符号のみを含むことを特徴とする請求項２又
は３に記載の信号分離器。
【請求項５】　　エッジロジック（ＦＬ）は、少なくと
も第１レジスタ（Ｒ１）のレジスタ段（ＶＺ６〜ＶＺ１
２）の出力信号を結合するロジック回路により構成され
ることを特徴とする請求項２乃至４に記載の信号分離器
。
【請求項６】　　第１信号ビットのスタートを検出する
スタート検出器（ＳＤ）は、現在のサンプル値（Ａｎ）
を含むレジスタ段（ＶＺ９）の出力端子と、積分ユニッ
ト（ＩＥ）のスタート制御入力端子（２４，２９′）と
の間に接続されることを特徴とする請求項２乃至５に記
載の信号分離器。
【請求項７】　　前記積分ユニット（ＩＥ）は、各サン
プリングタイミングで増分発生器（ＩＲ）からの被積分
関数として、累算される増分（Ｉ）が供給される累算加
算器（Ａ２，ＡＣ）を含み、累算加算器（Ａ２，ＡＣ）
の最終値（Ｉｍ）と増分の大きさとがサンプリングクロ
ック（Ａ）の周波数を対象に選択されるので、時間平均
で、０より累算する累算加算器（Ａ２，ＡＣ）は、１信
号ビットの期間に等しい期間内に、可能な限り正確に最
終値に至り、増分加算の結果として、累算加算器（Ａ２
，ＡＣ）が最終値の１／２（Ｉｍ／２）に到達するかあ
るいは越えるサンプリングタイミングで、累算加算器（
Ａ２，ＡＣ）の最上位ビットのバイナリ値が変わるよう
に、累算加算器（Ａ２，ＡＣ）が、中心交差信号（Ｈ）
を生成し、最上位ビットを含む加算段を除いた、少なく
とも加算器の最上位段の内容により形成される、バイナ
リパターンの形式の残余値信号（Ｒｒ）を出力すること
を特徴とする請求項１乃至６に記載の信号分離器。
【請求項８】　　前記増分発生器（ＩＲ）には、制御可
能な増分調整器（ＩＡＥ）が接続され、前記増分調整器
（ＩＡＥ）は位相訂正器（ＰＨＫ）の制御により差分値
（Ｉ・ｆ）（但しｆは訂正量）だけ増分（Ｉ）を変化さ
せることを特徴とする請求項７記載の信号分離器。
【請求項９】　　信号は、多数のクロック同期パルス（
ＣＲＩ）に始まり、後にフレームコード（ＦＣ）が続き
、最後に伝送されるデータビット（ＤＡ）が続き、前記
選択装置（ＡＷ）の後段にはフレームコード検出器（Ｒ
ＣＤ）が設けられ、増分調節器（ＩＡＥ）の訂正量ｆは
、異なった値とするように制御可能であり、フレームコ
ード検出器（ＲＣＤ）が、訂正量制御出力端子（４０）
を有し、この訂正量制御出力端子（４０）を介して、フ
レームコード（ＦＣ）検出前よりフレームコード（ＦＣ
）検出後の訂正量ｆを小さくなるように制御することを
特徴とする請求項１乃至８に記載の信号分離器。
【請求項１０】　　前記増分調節器（ＩＡＥ）は、積分
期間ごとに、即ち中心交差信号（Ｈ）の発生毎に１回、
増分（Ｉ）の訂正を実行することを特徴とする請求項８
又は９に記載の信号分離器。
【請求項１１】　　前記残余値信号評価装置（ＲＷ）は
、メモリに格納された評価テーブルを含み、この評価テ
ーブルが各残余値（Ｒｒ）によりアドレスされた時、前
記残余値信号評価装置（ＲＷ）が、選択装置（ＡＷ）に
選択制御信号（ＡＷ１，ＡＷ２）を、位相訂正器（ＰＨ
Ｋ）に訂正制御信号を供給することを特徴とする請求項
７乃至１０に記載の信号分離器。
【請求項１２】　　前記上限及び下限残余しきい値（Ｕ
Ｇ，ＯＧ）は、残余値信号レンジの制限値に一致し、前
記選択制御信号（ＡＷ１，ＡＷ２）は、前記訂正制御信
号としても使用されることを特徴とする請求項１乃至１
１に記載の信号分離器。