JPS5923983A

JPS5923983A - サンプリングパルス発生回路

Info

Publication number: JPS5923983A
Application number: JP57133572A
Authority: JP
Inventors: Shigenori Tokumitsu; 徳光　重則
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-07-30
Filing date: 1982-07-30
Publication date: 1984-02-07
Also published as: KR840005645A; US4594516A; GB2124857B; KR860000093B1; JPS63996B2; GB8319775D0; DE3327114A1; GB2124857A; DE3327114C2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は例えば文字多重放送を受信する装置に於いて
、文字多重信号をサンプリングする為のサンプリングパ
ルスを発生する回路に好適なサンプリングパルス発生回
路に関する。

〔発明の技術的背景〕

文字多重受信装置に於いて、受信した又字多市信号をサ
ンプリングする為のサンプリングツぞルスは一般に、色
副搬送波周波数ｆ　の８１５倍の周波数を治し、その位
相は文字多重信号の前線部に設けられるクロ、クライン
信号ＣＲ（周波１１４　／　５　ｆ　　）に同期するよ
うになっている。

Ｃ第１図は上述したサンプリングパルスを発生する為の従
来回路を示す回路図である。

図に於いて、１１は周波ｋｉ、ｆ　　の信号を入力Ｃ（ｇ号とし、周波数８１　の信号Ｓｌを出力するＣフェイズロックドループ（以下ＰＬＬと称する）である
。１２はＪＫフリップフロツノ回路１２１〜１２８によ
って構成される５段リングカウンタ回路である。このう
ち、ＪＫフリップフロッグ回路１２１〜１２５はリング
カウンタ本体を成し、Ｊ　Ｋフリップフロップ回路１２
６〜１２８は後述する位相補正回路１４への信号供給用
として用いられる。各ＪＫフリッノフロッゾ回路１２１
〜１２８はＰＬＬ　１１の出力信号Ｓ＋　’ｆ：クロッ
ク信号としてそれぞれ位相が３５　ｎ５ｅｃずつづれた
周波数４１５　’ｇｅの信号を出力する。１３はサンゾ
リングノソルス出力回路である。このす／シリングパル
ス出力回路１３はエクスクル−ジブオア回路１３ノによ
って構成され、ＪＫフリッグフロップ回路１２１．１２
３のＱ出力信号を入力信号として周波数８１５　ｆ　　
の信号をすＣンプリングパルスＳＰとして出力する。

このサンプリングパルスＳＰは前述の如く文字多重信号
のクロックライン信号ＣＲに位相同期させる必要がある
。この動作は位相補正回路１４によって行なわれる。こ
の位相補正回路１４はナンド回路１４１，１４２、アン
ド回路１４３によって構成される。以下、位相補正回路
１４の動作を第２図及び第３図の信号波形図を参照しな
がら説明する。図に於いて、Ｓ、は５段リングカウンタ
１２のＪＫフリップフロツノ回路１２５の出力信号であ
る。この信号Ｓ２は前述の如く周波数４７５ｆ　の信号
で、ＰＬＬ　１１の出Ｃ力信号Ｓｔ　を１／１０に分周したものに相当する。

そして、位相補正回路１４はＪＫフリップフロッグ回路
１２５の出力信号Ｓ２を基準としてこの信号Ｓ２の前後
に位置するような１．７．５ｎｓｅｃ幅の前縁ノｅルス
Ｐｕ、後縁・ぞルスＰ２を作る。

そして、この・！ルスＰＩＩＰ２を第１図に示すクロッ
クランゲート信号Ｇとクロックランイン信号ＣＲとでゲ
ートする。クロックランデート化号ＧｔＤ＃細は後述す
るかクロックランイン信号ＣＲの５周期目の０レベルの
位置でθレベルとなり、文字多重信号からクロックライ
ン信号を抽出する・ぞルスである。位相補正回路１４に
よってゲートされたパルスはＪＫフリッグフロッグ回路
１２５０セット信号として用いられる。

今、基準信号Ｓ２の位相かクロックライン信号ＣＲの位
相よりも遅れているとすれば、ＭｉＪ縁ノ？ルスＰ１が
ケゝ−トされ、ＪＫフリッゾフロツゾ回路１２５は前縁
パルスＰ、にセット状態とされる。これにより、基準信
号Ｓ２の位相がＰＬＬ１１の出力信号Ｓ１の一周期分、
つまり３５ｎｓｅｃ（３６°）進められることになる。

逆に、基準信号Ｓ２の位相がクロックランイン１ｇ号Ｃ
Ｒの位相よりも進んでいるとすれば、後縁・々ルヌＰ２
がダートされ、ＪＫフリップフロツノ回路１２５は後縁
パルスＰ２によってセット状態とされる。

これにより、基準信号Ｓ２の位相が３５　ｎ５ｅｃ（３
６°）遅らされることになる。このように、基準信号Ｓ
２を３５　ｎ５ｅｃ遅らせたυ、進めたりすることによ
り、５段リングカウンタ回路１２の動作をクロックラン
イン信号ＣＲに同期させることができる。これにより、
サンプリングパルスＳＰの位相をクロックランイン信号
ＣＲに同期させることができる。なお、このよう々位相
補正動作に於いては、位相補正動作が完了したとき、第
３図に示すように基準信号Ｓ２とクロックランイン信号
ＣＲとの位相差を基準信号Ｓ２がクロックランイン信号
ＣＲより遅れた０〜３５　ｎ５ｅｃの範囲内に収めるこ
とができる。また、基準信号Ｓ２とクロックランイン信
号ＣＲとの位相差が最も大きい場合、つま９１８０゜（
１７５ｎ５ｅｃ）の位相差があるような場合でも、クロ
ックランイン信号ＣＲの５周期分で位相補正を完了する
ことができる。したがって、クロノクランケ゛−ト信号
Ｇは前述の如くクロックランイン信号ＣＲの５周期−０
０レベルの位置で０レベルとなるように設定されている
。

〔背景技術の問題点〕

しかしながら、上記構成に於いては次のような欠点があ
る。以下、これ′ｆｆ：第４図及び第５図を参照しなが
ら説明する。第４図はクロックランイン信号ＣＲに対し
て０〜３５　ｎ５ｅｃの範囲内で位相が遅れた状態で同
ル１する基準信号ｓ２及びこの基準信号Ｓ２に同期した
サンゾリングパルスＳＰを示す。なお、上記構成ではサ
ンプリングパルスＳＰは基準信号ｓ２に対して３５ｎｓ
ｅｃの位相差を有する。

ところで、文字多重信号の前縁に設けられるクロックラ
ンイン信号Ｃｌｌは各文字多重信号を通して連続的では
なく第５図に示すように水平同期信号（Ｓ−からの位相
にして約±０．３５μＳｅｅの範囲にわたって位相が変
化する。この為、基準信号Ｓ、はクロックランイン１ｇ
号ＣＲの位相が変化して位相補正動作がかかると３５　
ｎ５ｅｃ位相が変化することになる。つまｐ　、３５　
ｎ５ｅｃ分のジッタを持つことになる。これによシ、サ
ンプリン／’　／４’ルスＳＰも３５　ｎ５ｅｃ分のジ
ッタを持つことになる。このサンゾリングツ４ルスＳＰ
のジッタはサンプリングによって得られるデータの誤ま
りを招く等といった大きな影響をもたらす為、できるだ
け小さい方がよい。第１図の構成で上述しだジッタを小
さくするにはＰＬＬ　１１の出力周波数を高くする以外
に方法が考えられるが、あまシ高い周波数を使うことは
素子の動作速度の点等から望ましくない。まだ、周波数
を高くすれば、リングカウンタの段数が多くなり、クロ
ックランイン信号ＣＲと基準信号Ｓ２の位相差が大きい
場合等には、クロックランイン信号ＣＲの部分だけでは
位相補正ができなくなるという難点がある。

また、以上の説明では、クロックランデート信号Ｇの位
相は変化しないものとして説明してきたが、このクロッ
クランｆ−）信号Ｇの位相も実際は変化する。このクロ
ックランゲート信号Ｇの位相変化はその位相が一定であ
るにもかかわらず、上述したようなりロックランインパ
ルスＣＲの位相変化によって相対的に変化する場合もあ
るし、クロックランイン信号ＣＲの位相は一定であるが
、クロックランデート信号ＣＲの位相自体が独立に変化
する場合もある。このようにクロックランｒ−）信号Ｇ
の位相が変化すると、詳細は後述するがサンプリングパ
ルスＳＰのジッタはさらに大きくなる。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたもので、例
えば第１図に示すようなりロックランイン信号ＣＲやク
ロックランゲート信号Ｇのうち特にクロックランゲート
信号Ｇの位相が変化しても、ＰＬＬ１１の出力周波数を
そのままにしてサンプリングパルスのジッタを小さい範
囲に抑えることができるサンゾリングツやルス発生回路
を提供することを目的とする。

〔発明の概要〕

この発明は、入力信号の周波数のＮ（自然数）倍の周波
数を有する信号を出力する発振手段と、この発振手段の
発１辰出力信号を分周し、前記入力信号と同一周波数を
有する信号を得る分周手段と、この分周手段の分周出力
信号を用いて位相差が前記発振手段の発振出力周期の半
周期分ずつずれた３つのサンプリング・ぐルスを出カス
るサンプリング／’Ｐルス出力手段と、前記入力信号の
５周期分の幅を有する第１のゲートパルスの期間に前記
分周手段の分周出力信号と前記入力信号との位相差を検
出して前記分周手段を初期状態に設定するという動作を
繰り返えすことにより、前記分周出力信号と前記入力信
号との位相差を前記発振手段の発振出力周期の３／２周
期内に収めることが可能な位相補正手段と、前記分周出
力手段と前記入力信号との最大位相差である３／２周期
期間を３等分し、前記第１のゲートパルスの期間が終了
した時点よシ少なくとも前記分周出力周期の１周期分出
力される第２のｒ−トパルスの期間に、前記分周出力信
号の位相が前記３等分された領域のどの領域に存在する
かを判別する判別手段と、この判別手段の判別結果ヲ基
に前記３つのサンプリングパルスのいずれか１つを前記
入力信号のサンプリングパルスとして選択することによ
り該サンプリングパルスのジッタを前記発振出力周期の
半周期内に収めることが可能なサンプリング・９ルス切
す換え手段とを具備するように構成したものである。

〔発明の実施例〕

以下、図面を参照してこの発明の一実施例を詳細に説明
する。まず、クロソクランインケ“−ト信号ＣＲの位相
変化に対処する為に現在考えられているサンプリングパ
ルス発生回路を説明する。第６図はこのような回路のブ
ロック図であり、第７図はその具体的構成の一例を示す
回路図である。ここで、説明をわかυやすくする為に第
６図の構成及び動作を第７図を参照しながら説明する。

第７図に於いて、２ノはＰＬＬであり、先の第１図に示
すＰＬＬ　７　Ｊと同様に周波数（８ｆｓｃ）の信号Ｓ
１を生成する。この信号Ｓ。

は第１の５段リングカウンタ回路２２に供給される。こ
の５段リングカウンタ回路２２はアンド回路２２ノ、Ｊ
Ｋフリップフロッゾ回路２２２〜２２２から成る。そし
て、各ＪＫフリップフロップ回路２２２〜２２７は前記
ＰＬＬ　２１の出力信号Ｓ１をアンド回路２２ノを介し
、てクロック信号として得ることにより、周波数４１５
ｆｓｃの信号を出力する。なお、ＪＫフリッゾフロッゾ
回路２２７は後述する位相補正回路２８や判別回路２９
に対して５段リングカウンタ回路２２の出力信号を供給
する為に設けられたものである。

２３は第１のサンプリングパルス発生回路であり、エク
スクル−シブオア回路２３ノから成る。このサンプリン
グツ２ルス発生回路２３１ｒＪ：ＪＫフリップフロップ
回路２２２．２２４のの出力信号のエフシフルーシブオ
アを取ることにより周波数８．’５７’ｓｃの第１のサ
ンプリング・ＰルスＳＰ。

を導出する。

２４は第２の５段リングカウンタ回路である。

この第２の５段リングカウンタ回路２４はＪＫフリヴプ
フロツデ回路２４１〜２４５によって構成される。この
場合、初段のＪＫフリップフロップ回路２４のＪ、に入
力信号としてはそれぞれ第１の５段リングカウンタ回路
２２の初段のＪＫフリップフロッゾ回路２２２のＱＸ　
６出力信号が用いられている。また、各ＪＫフリップフ
ロップ回路２４１〜２４５はＰＬＬ　２１の出力信号Ｓ
１をインバータ回路２５にて反転した信号をクロック信
号として得ている。これにより、各ＪＫフリッゾフロッ
プ回路２４１〜２４５の出力信号はそれぞれＪＫフリッ
プフロップ回路２２２〜２２６の出力信号よシも１７．
５　ｎ５ｅｃ分の位相）即ち、ＰＬＬ　２１の出力のク
ロックの０．５クロック分位相が遅れだ信号となる。

２６はｆ、２のザンデリングノｅルス出力回路であり、
エフシフルーシブオア回路２６ノによって構成される。

このエフシフルーシブオア回路２６ノはＪＫフリップフ
ロップ回路２４　Ｊ、　２４３のＱ出力信号のエフシフ
ルーシブオアを取ることにより周波数（８１５ｆｓｃ）
の第２のサンプリンク・クルスＳＰ２を導出する。この
第２のサンプリンク・モルスＳＰ２は先の第１のサンプ
リングパルスＳＰＩよりも位相が１７．５　ｎｇｅｃ分
ずれている。

２７は第１、第２のサンプリングツ９ルス出力回路２３
．２６から出力される第１、第２のサンプリングツ２ル
スＳＰ＋　、　ＳＦ３を切り換えるサンプリングパルス
発生回路である。このサンプリング、ｆルス切換回路２
７はナンド回路２７１〜２７３から成る。なお、このサ
ンプリング、ｌルス切換回路２７の切υ換え動作は後述
する判別回路２９によって制御される。

位相補正回路２８はナンＰ回路２８ハ２８２、アンド回
路２８３によって構成される。この位相補正回路２８は
第１、第２の５段リングカウンタ回路２２．２４の出力
信号及びクロックランイン信号ＣＲ，それに第１のクロ
ックラフケ９−ト信号Ｇ１を用いて第１、第２の５段す
ングヵｆｙンタ回路２．？　、　２．ｔの動作をクロ５
．クランイン信号ＣＲに同期させるもので、先に第１図
に示す位相補正回路１４と同じような動作を行なう。

判別回路２９はナンド回路２９１．２９２、ＪＫフリッ
プフロップ回路２９３から成る。この判別回路２９は第
１、第２の５段リングカウンタ回路２２．２４の出力信
号及びクロックランイン信号ＣＲをインバータ回路３０
にて反転した信号、それに第２のクロックラン／／’−
）信号Ｇ２を用いて、第１１第２の５段リングカウンタ
回路２２．２４のカウント動作がクロ、クランイン信号
ＣＲに対して０−１７．５　ｎ５ｅｃの範囲内で位相が
遅れた状態で同期しているのか、１７５〜３５　ｎ５ｅ
ｃの範囲内で位相が遅れだ状態で同期しているのかを判
別し、この判別結果に基づいてサンプリングパルス切シ
換え回路２７の切す換え動作を制御する制御信号を導出
する。

なお、上記構成でｅま、ＰＬＬ　２１によって発振手段
が構成きれ、第】の５段リングカウンタ回路２２によっ
て分周手段が構成され、第１のサンプリングパルス出力
回路２３によって第１のサンプリングパルス出力手段が
構成され、第２の５段リングカウンタ回路２４、インバ
ータ回路２５、第２のサンプリングパルス出力回路２６
によって第２のサンプリングミ４ルス出力手段が構成さ
れ、サンプリングパルス切り換え回路２７によってサン
プリングミ９ルス切シ換え手段が構成され、位相補正回
路２８によって位相補正手段が構成され、判別回路２９
、インバータ回路３０によって判別手段が構成される。

ことで、第６図及び第７図に示す回路の動作を先の第２
図、第３図、それに第８図乃至第１０図の信号波形図を
参照しながら説明する。位相補正回路２８は先の第１図
に示した位相補正回路１４と同様に位相補正を行なう。

すなわち、先の第２図に示すようにＪＫフリップフロッ
プ回路２２６のＱ出力信号Ｓ２を基準としてこの信号Ｓ
２の前縁及び後縁に位置し、幅１７．５　ｎ５ｅｃを有
するようなパルスｐ、、ｐ２を作る。そして、この前縁
・ぐルスＰ１、後縁・９ルスＰ２　ラフロックランイン
信号ＣＲにケ０−トする。この場合、前縁パルスＰ１が
ダートされれば、基準信号ｓ２は３５　ｎ５ｅｃ分位相
が進められる。逆に後縁パルスＰ２がケ°−トされれば
、基準信号Ｓ２は３５ｎｓｅｃ位相が遅らされる。この
ような位相補正を行なうことによって、クロックランイ
ン信号ＣＲと基準信号Ｓ２との位相差が１８０°（１７
５ｎｓｅｃ）分あったとしてもクロックランイン信号Ｃ
Ｒの発生時から５周期目で位相補正動作を完了させるこ
とができる。そして、基準信号Ｓ２とクロックランイン
信号ＣＲとの位相差を基準信号Ｓ２がクロックランイン
信号ＣＲから遅れだ状態でＯ〜３５ｎｓｅｃの範囲内に
収めることができる。この為、第１のクロツクランイン
ク０−トイ八号Ｇ１は先の第３図に示すクロックランケ
”−）　Ｇと同様にクロ、ツクランイン信号ＣＲの５周
期目のＯレベルの位置で０レベルとなるように設定され
ている。

位相補正が完了すると判別回路２９はクロックランイン
信号ＣＲと基準信号Ｓ２との位相差が０〜１７．５　ｎ
Ｒｅｃの範囲にあるか、１７．５〜３５ｎｓｅｃの範囲
にあるかを判別する。すなわち、判別回路２９は第１、
第２の５段リングカウンタ回路２２．２４の出力信号を
用いて第８図に示すように基準信号Ｓ２の前縁に２つの
パルスＰ３＋Ｐ４を作る。各パルスＰａ、Ｐ４は幅１７
．５　ｎ５ｅｃに設定されており、かつ両者の位相差は
１７，５ｎｓｅｃに設定されている。ナンド回路２９１
．２９２はクロックランイン信号ＣＲをインバータ回路
３゜で反転した信号面及び第２のクロックランゲート信
号ａ　２で・ぐルスｐ３　、ｐ４をデートする。

この場合、第２のクロックランゲート信号Ｇ２は位相補
正動作が完−全に終了し、基準信号ｓ２とクロックラン
イン信号ＣＲとの位相関係が決まった段階で、２つのパ
ルスｐ３　、ｐ４が反転クロックランイン信号面によっ
てどのようにデートされるかを調べるのに使用されるも
のであるから、第１のクロックランイン’ｒ−）（Ｎ号
ａｌよりも３５０　ｎ５ｅｃ遅れてＯレベルとなるよう
に設定されている。

このような判別回路２９の動作は基準信号ｓ２とクロッ
クランイン信号ＣＲとの位相関係に対応して次の２つに
区別される。１つは基準信号ｓ２とクロックランイン信
号ＣＲとの位相差が第９図ａに示す状態と同図すに示す
状態の間にある場合である。すなわち、基準信号Ｓ、と
クロックランイン信号ＣＲとの位相差が１７，５〜３５
　ｎ５ｅｃ間に存在する場合である。この場合はナンド
回路２９ノに入力されるノクルスＰ３のみがｆ−）され
る。

他の１つは基準信号Ｓ２とクロックランイン信号ＣＲと
の位相差が第９図すに示す状態と同図Ｃに示す状態の間
にある場合である。すなわち、−基準信号Ｓ２とクロッ
クランイン信号ＣＲとの位相差がＯ〜１７．５　ｎ５ｅ
ｃ間に存在する場合である。

この場合は各ナンド回路２９１．２９２に入力される・
等ルスＰ３　　、Ｆ４の両者が得られる。

ところで、ナンド回路２９１から出力されるパルスＰ３
はＪＫフリップフロップ回路２９３０セット信号として
使用され、ナンド回路２９２から出力されるパルスＰ４
はＪＫフリップフロップ回路２９３のリセット信号とし
て使用されている。この為、ＪＫフリンデフロップ回路
２９３の出力状態も基準信号ｓ２とクロックランイン信
号ＣＲとの位相差に応じて次の２つの場合に区別される
。すなわち、基準信号Ｓ２とクロックランイン信月ＣＲ
との位相差が１７．５〜３５　ｎ５ｅｃ内に存在すると
きは、ＪＫフリップフロップ回路２９３はナンド回路２
９ノから出力されるＡ’ルスＰ３によってセット状態と
され、Ｑ出力レベルは１となる。一方、基準信号Ｓ２と
クロックランイン信号ＣＲとの位相差が０〜１７．　Ｆ
＋　ｎ５ｅｃのときは、ＪＫフリップフロップ回路２９
　、？　ｉｄ　−担はナンド回路２９ノから出力される
パルスＰ３によってセットされるが直にナンド回路２９
２から出力されるパルスＰ４によってリセット状態とさ
れる。したがって、Ｑレベルは０となる。

このように動作するＪＫフリーＩゾフロップ回路２９３
のＱ出力信号及び４出力信号はサンプリングパルス切り
換え回路２７の制御信号としてそれぞれナンド回路２７
１．２．２に供給される。そして、ＪＫフリップフロッ
プ回路２９３の出力状態に応じて、第１、第２のエクス
クル−シブオア回路２．９１　、２６１から出力される
第１、第２のサンプリングパルスＳＰＩ、５Ｐ２（７）
いずれか１つが選択される。

第１．０図はサンプリング・やルス切り換え回路２７の
動作を説明する為の信号波形図である。

同図８はクロックランイン信号ＣＲを示す。同図すはク
ロックランイン信号ＣＲと基準信号Ｓ２との位相題がＯ
〜１７．５　ｎ５ｅｃの範囲内に存在するトキの第１、
第２のサンプリングパルスＳＦ、。

ＳＦ２の位相を示す。同図Ｃは同じく位相差が１７．５
〜３５　ｒ＋ｓｅｃの範囲内に存在する場合の第１、第
２のサンプリングパルスＳＰ１．ＳＰ２の位相を示す。

同図ｄはサンプリングパルス切す換え回路２７によって
選択されるザンデリング／’ＰルスＳＰを示す。なお、
第１、第２のサンプリング／’ＰルスＳＰ＋、５Ｐ２０
位相差が１７．５　ｎ５ｅｃあることは前述の通りであ
るが、第６図の構成の場合、第１のサンプリング・やル
スＳＰＩは第９図に示す如く基準信月８２よりも位相が
３５　ｎ５ｅｅ遅れており、また、第２のサンプリング
・母ルスＳＰ２は５２．５　ｎ５ｅｃ遅れている。

今、クロックランイン信号ＣＲと基準信号ｓ２との位相
差がＯ〜１７．５　ｎ５ｅｃの範囲内にあるとすると、
ＪＫフリップフロッゾ回路２９３はリセット状態となる
ので、サンプリングパルス切り換え回路２７では第１０
図すに実線で示す第２のサンプリング・９ルスＳＰ２が
選択される。一方、クロックランイン信号ＣＲと基準信
号ｓ２との位相差が１７．５〜３５　ｎ５ｅｃの範囲内
にあるとするト、ＪＫフリップフロップ回路２９３がセ
１１．ト状態となるので、サンプリング・ｇルス切り換
え回路２７では第１０図Ｃに実線で示す第１のサンプリ
ングパルスＳＰ１が選択される。その結果、第９図す、
ｅのいずれの場合も、同図ｄに示すサンプリングパルス
が出力され、そのジッタは１７、５　ｎ５ｅｃ以内に収
まる。つまり、クロックランイン信号ＣＲの位相が変化
して位相補正動作が行なわれ、基準信号Ｓ２が３５　ｎ
５ｅｃ分ジッタしたとしても、サンプリングパルスはそ
の半分の１７、５　ｎ５ｅｃ　ｌ、かジｙりしないこと
になる。

しかしながら、第６図及び第７図に示すような構成では
今だ、クロックランゲート信号Ｇ。

の位相が変化すると、サンプリング・臂ルスＳＰのジッ
タが大きくなってしまう。すなわち、クロックランイン
信号ＣＲの位相が変化しても、サンプリングパルスＳＰ
のノックを１７．５　ｎ５ｅｃに押えることができるの
は、クロックランゲート信号Ｇ、の立ち下がりがクロッ
クランイン信号ＣＲのＩｌｌ、″の範囲にあるというこ
とが必要である。

もし、クロックラフケ９−ト信号Ｇ、の立ち下がりがク
ロックランイン信号ＣＲの°“Ｈ”の範囲にある場合は
、第１１図に示すように、基準信号Ｓ２はクロックラン
イン信号ＣＲに対して±１７．５　ｎ５ｅｃの範囲で移
相補正されてしまう。これは、クロックランゲート信号
Ｇ１の立ち下がりがクロックランイン信号ＣＲの°’Ｉ
Ｉ”の範囲にある場合は、位相補正の最後の部分で基準
信号Ｓ２の前縁・ｅルスＰｌによって基準信号Ｓ２の位
相がクロックランイン信号ＣＲのそれに対して１７．５
　ｎ５ｅｃ進んで補正されても、その後の後縁パルスＰ
２がデートされず、基準信号Ｓ２の位相がクロックラン
イン信号ＣＲのそれに対して１７．５　ｎ５ｅｃ進んだ
まま位相補正が完了してし甘う為である。

したがって、クロックランゲート信号Ｇ、の立ち下がシ
がクロックランイン信号ＣＲのどの範囲にあるかを考慮
しない場合には、第１２図に示すように基準信号Ｓ２は
クロックランイン信号ＣＲに対して５２．５　ｎ５ｅｃ
の範囲で位相補正されてしまうことになる。その結果、
サンプリングパルスＳＰのジッタも第１図の回路では５
２．５　ｎ５ｅｃになり、第６図及び第７図の回路では
３５　ｎ５ｅｃになってしまう。一般に、クロックラン
ケ“−ト信号Ｇ１は第１３図に示すように水平同期信号
ＳＨでカウンタをリセットし、クロックランイン信号Ｃ
Ｒを５周期分含む範囲のカウント値の間＋１Ｈ”にする
といっだ方法で作られることが多い。

しかしながら、第５図で説明したように、クロックラン
イン信号ＣＲの重畳位置は±０．３５μ１ｌｅｅの範囲
で変動がある為、クロックランデート信号Ｇ　ｒ　（７
）立ち下がりを常にクロックランイン信号ＣＲのＬｅｌ
の範囲にすることは困難である。しだがって、サンプリ
ングパルスＳＰのブックも第１図の回路では５２．５　
ｎ５ｅｃに増え、第６図及び第７図の回路では３５　ｎ
５ｅｃに増えてしまう。

ここで、クロックランｒ−）信号Ｇ１の位相の変化の影
響を無くし得るように構成されたこの発明の一実施例を
説明する。第１４図は一実施例のプロ、ツク図で、第１
５図はその具体的構成の一例を示す回路図である。以下
、説明をわかりやすくする為に第１４図の構成及び動作
を第１５図を参照しながら説明する。第１の５段リング
カウンタ回路３５はＪＫフリップフロップ回路の代わり
にＤフリツブフロ１プ回路３５１〜３５６が用いられる
が機能的には先の第７図に示す第１の５段リングカウン
タ回路２２と同じ機能を持つ。第２の５段リングカウン
タ回路３６もＤフリップフロ９１回路３６１〜３６５に
よって構成されるが、先の第７図に示す第１の５段リン
グカウンタ回路２４と同じ機能を有する。第１〜第３の
サンプリング・９ルス発生回路３２〜３９はそれぞれエ
フシフルーシブオア回路３７　Ｊ　、　、？　Ｂ　１　
、３９　Ｊから成る。第１サンプリング／’Ｐルス発生
回路３７はＤフリッゾフロップ回路３５１．３５３のＱ
出力信号を用いて周波数８７．、ｆ８ｃのサンプリング
・やルスｓｐ、ヲ出力する。第２．第３のサンプリング
パルス発生回路３　Ｂ　、　、９９も同様にそれぞれＤ
フリッデフロッゾ回路３６１．３６３のＱ出力信号、Ｄ
フリップフロップ３５２．３５４のＱ出力信号を用いて
周波数８１５ｆＦ３Ｃのサンプリング・等ルスＳＰ２゜
ＳＦ３を出力する。

４０は第１〜第３のサンプリングパルスＳＰ。

〜ＳＰ３を切シ換える為のサンプリングパルス切す換え
回路であり、４つのナンド回路４０１〜４０４から成る
。位相補正回路４ノは基準信号Ｓ２をクロックランイン
信号ＣＲに位相同期させる回路である。この位相補正回
路４１はナンド回路４１１，４１２、アンド回路４１３
から成り、先の位相補正回路２８と同じ機能を有する。

４２は判別回路−で１、ナンド回路４２１〜４２３、Ｒ
ＳＳフリツブフロ２回路４２４．４２５から成る。この
判別回路４２は先の第７図の判別回路２９と同じように
基準信号Ｓ２がクロックランイン信号ＣＲに対してどの
ような位相状態にあるかを判別するものであるが、クロ
ックランク９−ト信号Ｇ、の位相変化により、基準信号
Ｓ２がクロックランイン信号ＣＲに対して５２．５　ｎ
５ｅｅの範囲で移相補正されてしまうことを考慮し、判
別領域を判別回路２９の２領域から３領域に増やしであ
る。なお、クロックランイン信号Ｃ１（の伝送ラインに
挿入される４３はアンド回路である。

上記構成に於いて動作を説明する。まず、位相補正に関
しては、先の第１図及び第６図の回路と同様に行なわれ
る。すなわち、位相補正回路４）にて前縁パルスＰｌ及
び後縁パルスＰ２を生成するとともに、との前縁パルス
Ｐ、または後縁・やルスＰ２はクロックランイン信号Ｃ
Ｒでデートされる。このデートされた前縁ノ９ルスｐｉ
　まだは後縁ノ９ルスＰ２で５段リングカウンタ３５０
５段目のＤフリップフロップ回路３５５がプリセットす
ることにより位相補正が行なわれる。したがって、基準
信号Ｓ２の位相は先の第１２図に示すように、クロック
ライン信号ＣＲのそれに対して−１７，５〜＋３５　ｎ
ａｅｃの５２，５ｎｇ＠ｅの範囲に位相補正される。

第１４図及び第１５図に示す回路では、第１６図に示す
ように上記５２．５　ｎ５ｅｃの範囲を１７，５１８１
１１ｅずつ３つの領域■、■、■に等分し、位相補正が
完了した後、基準信号Ｓ２の立ち上がりがとの■、■、
■のどの領域に入っているかを判別する。この判別は判
別回路４２によってなされる。まず、判別回路４２は基
準信号Ｓ２の立ち上がり付近に第１７図に示す如＜、１
７．５ｎｌｌｅｅ幅のパルスＰ３　＋　Ｐ４　！　Ｐａ
＋　ヲ作ル。ノｊルスＰ３はナンド回路４２１にてＤフ
リッゾフロッデ３５４のＱ出力信号とＤフリップフロッ
プ回路３６４の４出力信号とを用いて作られる。・マル
スＰ４はナンド回路４２２にてＤフリップフロップ回路
３５６の回出力信号とＤフリップフロップ回路３６４の
Ｑ出力信号を用いて作られる。ノヤルスＰ、はナンド回
路４２３にてＤフリップフロップ回路３５６のＱ出力信
号とＤフリップフロップ回路３６５の回出力信号とによ
りて作られる。この場合、パルスＰ３はクロツクラング
−トイ言号Ｇ２によってケ゛−トされ、パルスｐ４．ｐ
、はクロックランダート信号Ｇ２とクロックランイン信
号ＣＲをインバータ３０で反転した信号面でダートされ
る。そして、パルスＰ３はＲＳフリップフロップ回路４
２４，４２５のセット端子に供給され、パルスＰ４はＲ
Ｓフリッゾフロップ回路４２４のリセット端子に供給さ
れ、パルスＰＩはＲＳＳフリップフロラ回路４２５のリ
セット端子に供給される。その結果、基準信号Ｓ２の立
ち上がりが■の領域にある場合、すなわち、第１８図（
、）に示す状態と同図（ｂ）に示す状態にある場合、パ
ルスＰ３のみがナンド回路４２１によってダートされ、
ＲＳフリップフロップ回路４２４゜４２５に入力される
。これにより、ＲＳフリッゾフロッグ回路４２４，４２
５のＱ出力はそれぞれＨ”ＩＩ　ＨＩ＋となる。基準信
号Ｓ２の立ち上がりが領域■の範囲にある場合、すなわ
ち、第１８図（ｂ）に示す状態と同図（Ｃ）に示す状態
にある場合、ノマルスＰ　３　　＋　Ｐ　４がそれぞれ
ナンド回路４２１゜４２２によってダートされ、ノヤル
スＰ３７５；ＲＳフリッゾフロッデ回路４２４．４２５
に供給され、パルスＰ４がＲＳＳフリップフロラフ路４
２４に供給される為、ＲＳフリップフロップ回路４２４
゜４２５のＱ出力はそれぞれＬ”、Ｈ”となる。基準信
号Ｓ２の立ち上がりが領域■にある場合、すなわち、第
１８図（ｃ）に示す状態と同図（ｄ）に示す状態にある
場合、・マルスｐ３１　ｐ、ｌ　Ｐｌｌのすべてがそれ
ぞれナンド回路４２１．４２２゜４２３でゲートされ、
ノ母ルスＰ３がＲＳフリップフロップ回路４２４，４２
５に供給され、ノソルスＰ４１Ｐ、がそれぞれＲＳフリ
ップフロップ回路４２４．４２５に供給される。これに
より、ＲＳフリゾゾフクッゾ回路４２４．４２５のＱ出
力はそれぞれＩＬＩＴ　、　ＭＬＩＩとなる。

このように、基準信号Ｓ２の立ち上がりが領域■、■、
■のどの領域に入るかに応じて、Ｒ８フリップフロッゾ
回路４２４．４２５のＱ出力はそれぞれ（”Ｈ”　、　
”Ｈ”）、（“Ｌ”、”Ｈ”）、（”Ｌ”Ｔ”Ｌ″）と
なる。また、イクシクルーシブオア回路３７１．９８１
　、　、？　９１からは第１９図に示すように１７．５
　ｎ５ｅｃの位相差を持つ３種類のサンプリンｙ　ｙｅ
ルスＳＰ＋　＋　ＳＦ３　＋　ＳＦ３が作られる。この
３神類のサンプリングパルスＳＰＩ　、　ＳＦ３　、　
ＳＦ３は位相補正した結果、すなわち、基準信号Ｓ２の
立ち上がりが領域■、■、■のどの領域に入るかによっ
て、すｈわちＲＳフリップフロップ回路４２４．４２５
の出力状態に応じてザンゾリングパルス切り換え回路４
０によって切り換えられる。基準信号Ｓ２の立ち上がり
が■の領域にある場合は、基準信号Ｓ２はクロックラン
イン信号ＣＲに対して一番位相が遅れているから、サン
プリング・ぞルスＳＰとしては第２０図（ａ）に示すよ
うに一番位相の進んでいる／？ルスＳＰ１が選ばれる。

同様に、基準信号Ｓ２の立ち上がりが■の領域にある場
合は第２０図（ｂゝに示すようにパルスＳＰ２が選ばれ
、■の領域にある場合は、第２０図（ｃ）に示すように
／ＪパルスＰ３が選ばれる。

このようにサンプ０リング・やルスＳＰを切り換えるこ
とにより、基準信号Ｓ２をクロックランイン信号ＣＲに
対して５２．５　ｎ５ｅｃの範囲でしか位相補正できな
くても、クロックランイン信号ＣＲに対するサンゾリン
グツ９ルスＳＰのノックハ第２０図（ｄ）に示す如く、
１７．５　ｎ５ｅｃの範囲に抑えることができる。

以上詳述したようにこの実施例によれば、クロックラン
ゲートＧ１の立ち下がりをクロックランイン信号ＣＲの
どの部分に持ってくるかということを考慮することなく
、かつＰＬＬ　２１の出力周波数を８　ｆ８．に保った
ままで、サンプリングパルスＳＰのジッタを１７．５　
ｎ５ｅｃの領域内ニ抑えることができる。これは先の第
１の回路に比べ３倍の精度であり、また、先の第６図及
び第７図の回路に比べ２倍の精度となる。

なお、この発明は先の実施例に限定されるものではなく
、他にも発明の要旨を逸脱しない範囲で種々様々変形実
施可能である。また、文字多重受信装置のサンプリング
パルス発生回路以外の回路にも適用可能なことも勿論で
ある。

〔発明の効果〕

このようにこの発明によれば、ジッタの少ないサンプリ
ングパルスを出力することができるサンプリングパルス
発生回路を提供することができる。

【図面の簡単な説明】

第１図は文字多重受信装置に於ける従来のサンプリング
パルス発生回路を示す回路図、第２図、第３図は第１図
に示す回路の動作を説明する為の信号波形図、第４図及
び第５図は同じく欠点を説明する為の信号波形図、第６
図は第１図の回路の欠点を解決する為に現在考えられて
いるサンプリング・やルス発生回路を示すブロック図、
第７図は第６図に示す回路の具体的構成の一例を示す回
路図、第８図、第９図（ａ）〜（Ｃ）、第１０図（ａ）
〜（ｄ）は第６図及び第７図に示す回路の動作を説明す
る為の信号波形図、第１１図及び第１２図は第６図、第
７図に示す回路の欠点を説明する為の信号波形図、第１
３図はクロックランゲート信号Ｇ１の生成の仕方を説明
する為の信号波形図、第１４図はこの発明に係るサンプ
リングパルス発生回路の一実施例を示すブロック図、第
１５図は第１４図に示す回路の具体的構成の一例を示す
回路図、第１６図、第１７図、第１８図（ａ）〜（ｄ）
、第１９図、第２０図（ａ）〜（ｄ）は第１４図、第１
５図に示す回路の動作を説明する為の信号波形図である
。２１・・・ＰＬＬ、２５．３０・・・インーパータ回路
、３５・・・第１の５段リングカウンタ回路、３６・・
・第２の５段リングカウンタ回路、３７〜３９・・・第
１〜第３のサンプリングミ９ルス出力回路、４０・・・
サンプリング・９ルス切り換え回路、４１・・・位相補
正回路、４２・・・判別回路、４３・・・アンド回路。出願人代理人　　弁理士　鈴　江　武　彦第１０図（ａ）１（Ｃ）ｓｐ。Ｐ第１１図第１２図 −第１３図

Claims

【特許請求の範囲】

入力信号の周波数のＮ（自然数）倍の周波数を有する信
号を出力する発振手段と、この発振手段の発振出力信号
を分周し、前記入力信号と同一周波数を有する信号を得
る分周手段と、この分周手段の分周出力信号を用いて位
相差が前記発振手段の発振出力周期の半周期分ずつずれ
た３つのサンプリングパルスを出力するザンプリングパ
ルス出力手段と、前記入力信号の／２周期分の幅を有す
る第１のケ゛−ト・ぐルスの期間に前記分周手段の分周
出力信号と前記入力信号との位相差を検出して前記分周
手段を初期状態に設定するという動作を繰り返えすこと
により、前記分周出力信号と前記入力信号との位相差を
前記発振手段の発振出力周期の３／２周期内に収めるこ
とが可能な位相補正手段と、前記分周出力手段と前記入
力信号との最大位相差である３／２周期期間を３等分し
、前記第１のケ゛−トパルスの期間が終了した時点よシ
少なくとも前記分周出力周期の１周期分出力場れる第２
のケゝ−トパルスの期間に、前記分周出力信号の位相が
前記３等分された領域のどの領域に存在するかを判別す
る判別手段と、この判別手段の判別結果を基に前記３つ
のサンプリングパルスのいずれか１つを前記入力信号の
サンプリングパルスとして選択することにより該サンプ
リングパルスのジッタを前記発振出力周期の半周期内に
収めることが可能なザングリングパルス切り換え手段と
を具備したサンプリングパルス発生回路。