JPH04235531A - electro-optical device - Google Patents
electro-optical deviceInfo
- Publication number
- JPH04235531A JPH04235531A JP3013038A JP1303891A JPH04235531A JP H04235531 A JPH04235531 A JP H04235531A JP 3013038 A JP3013038 A JP 3013038A JP 1303891 A JP1303891 A JP 1303891A JP H04235531 A JPH04235531 A JP H04235531A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- pixel electrode
- insulator
- nonlinear element
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】[Detailed description of the invention]
【0001】0001
【産業上の利用分野】本発明は液晶表示装置等の電気光
学装置に関する。更に詳しくは、液晶層を挟持した一対
の基板の一方の基板上に画素電極とそれを駆動する非線
形素子とを例えばマトリックス状に配置した電気光学装
置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to electro-optical devices such as liquid crystal display devices. More specifically, the present invention relates to an electro-optical device in which pixel electrodes and nonlinear elements for driving the pixel electrodes are arranged, for example, in a matrix on one of a pair of substrates sandwiching a liquid crystal layer therebetween.
【0002】0002
【従来の技術】上記のような非線形素子を備えた従来の
電気光学装置を、液晶表示装置を例にして説明する。2. Description of the Related Art A conventional electro-optical device equipped with a nonlinear element as described above will be explained using a liquid crystal display device as an example.
【0003】図19は従来のこの種の液晶表示装置にお
ける非線形素子を有する側の基板(以下、素子基板とい
う)の一部の平面図、図20は図19におけるc−c線
拡大断面図である。図において、1は基板、2はその基
板1上に設けたTa(タンタル)等よりなる第1の導電
体、3はTaOx(酸化タンタル)等よりなる絶縁体、
4はCr(クロム)等よりなる第2の導電体、5は画素
電極を示す。上記第1の導電体2と絶縁体3および第2
の導電体4とで、画素(画素電極)を駆動するための非
線形素子10としてのメタル・インシュレータ・メタル
(Metal Insulator Metal、以
下MIMと略記する)が構成されている。FIG. 19 is a plan view of a part of a substrate on the side having a nonlinear element (hereinafter referred to as an element substrate) in a conventional liquid crystal display device of this type, and FIG. 20 is an enlarged cross-sectional view taken along line c-c in FIG. be. In the figure, 1 is a substrate, 2 is a first conductor made of Ta (tantalum) etc. provided on the substrate 1, 3 is an insulator made of TaOx (tantalum oxide) etc.
4 is a second conductor made of Cr (chromium) or the like, and 5 is a pixel electrode. The first conductor 2, the insulator 3 and the second
The conductor 4 constitutes a metal insulator metal (hereinafter abbreviated as MIM) as a nonlinear element 10 for driving a pixel (pixel electrode).
【0004】特に図示例のMIMは、第1の導電体2の
側面だけを非線形素子10として利用するいわゆるラテ
ラルMIMの構造を用いている。即ち、このラテラルM
IMは、図20のように非線形素子を構成する第1の導
電体2の側面以外の表面を厚い絶縁体(以下、バリア層
ともいう)3bで覆うことにより、上記導電体側面を覆
う絶縁体3aよりも電気抵抗を高くして非線形素子とし
て働かないようにしたものである。このような構造にす
ることで、非線形素子の面積を非常に小さくできるもの
で、MIMを画素用の非線形素子として用いた液晶表示
装置の高密度化、高精細化には極めて有効な技術ある。In particular, the illustrated MIM uses a so-called lateral MIM structure in which only the side surface of the first conductor 2 is used as the nonlinear element 10. That is, this lateral M
In the IM, as shown in FIG. 20, by covering the surface of the first conductor 2 constituting the nonlinear element other than the side surface with a thick insulator (hereinafter also referred to as a barrier layer) 3b, an insulator covering the side surface of the conductor is formed. It has a higher electrical resistance than 3a so that it does not function as a nonlinear element. By adopting such a structure, the area of the nonlinear element can be made extremely small, and this is an extremely effective technique for increasing the density and definition of a liquid crystal display device using MIM as a nonlinear element for pixels.
【0005】次に、上記のような素子基板の製造プロセ
スの一例を図21に基づいて説明する。
A)まず透明基板1上に第1の導電体2を膜付けする(
図21(a))。
B)その導電膜をホトエッチングにより成形して第1の
導電体2を形成する(同図(b))。
C)その第1の導電体2を含む透明基板1の上面に絶縁
体3を膜付けする(同図(c))。
D)第1の導電体2の側面を除く該導電体表面に絶縁体
3を残すためのホトエッチングを行いバリア層3bを形
成する(同図(d))。
E)第1の導電体2の側面に非線形素子の絶縁体となる
絶縁体3aを膜付けする(同図(e))。
F)次いで、第2の導電体4と画素電極5をそれぞれ膜
付けし、ホトエッチングによって成形する(同図(f)
)。Next, an example of a manufacturing process for the above element substrate will be explained based on FIG. 21. A) First, the first conductor 2 is deposited on the transparent substrate 1 (
Figure 21(a)). B) The conductive film is formed by photoetching to form the first conductor 2 (FIG. 2(b)). C) An insulator 3 is deposited on the upper surface of the transparent substrate 1 including the first conductor 2 (FIG. 3(c)). D) Photoetching is performed to leave the insulator 3 on the surface of the first conductor 2 except for the side surfaces thereof to form a barrier layer 3b (FIG. 2(d)). E) An insulator 3a that will serve as an insulator for the nonlinear element is deposited on the side surface of the first conductor 2 (FIG. 3(e)). F) Next, the second conductor 4 and the pixel electrode 5 are respectively formed into films and formed by photo-etching (FIG. 1(f)).
).
【0006】上記のようにして形成した第1の導電体2
と、その側面の絶縁体3aおよび第2の導電体4の重な
る部分が非線形素子10としてのMIMを構成するもの
である。なお、上記D)の工程における絶縁体3のホト
エッチングは、以下のように行う。すなわち図21の(
c)の状態で第1の導電体2は不透明膜であり、絶縁体
3は透明膜である。透明基板1の膜面にポジレジスト(
露光された部分のレジストが取れる)を塗布し、透明基
板の裏面から露光を行い現像すれば第1の導電体2上の
レジストだけが残ることになる。その後、絶縁体3のエ
ッチングを行えば同図(d)の形状が得られる。First conductor 2 formed as described above
The overlapping portion of the insulator 3a and the second conductor 4 on the side surface constitutes the MIM as the nonlinear element 10. Note that the photoetching of the insulator 3 in the step D) above is performed as follows. In other words, (
In the state c), the first conductor 2 is an opaque film, and the insulator 3 is a transparent film. A positive resist (
If the transparent substrate is exposed to light from the back side and developed, only the resist on the first conductor 2 will remain. Thereafter, by etching the insulator 3, the shape shown in FIG. 2(d) is obtained.
【0007】従来の液晶表示装置の場合には、ホトエッ
チングのプロセス数は、以下のようになる。前記B)の
工程で第1の導電体を形成する際に1回、D)の工程で
絶縁体を形成する際に1回、F)の工程で第2の導電体
と画素電極を形成する際に2回、さらにE)の工程で第
1の絶縁体に部分的に穴を開けコンタクトホールを形成
する際に1回の合計5回のホトエッチングを行う。その
際に必要なホトマスクは4種である。なお前記のプロセ
スで、第1の導電体2を膜付けした後、絶縁体3を連続
して膜付けし、同時にホトエッチングを行って図20の
(d)の形状を得るプロセスもある。この場合のプロセ
ス数は、ホトエッチングが4回、ホトマスクは3種必要
となる。In the case of a conventional liquid crystal display device, the number of photoetching processes is as follows. Once when forming the first conductor in step B), once when forming the insulator in step D), and forming the second conductor and pixel electrode in step F). Photo-etching is performed five times in total: twice at the time of photo-etching, and once when forming a contact hole by partially drilling the first insulator in step E). Four types of photomasks are required in this case. In addition, in the above-mentioned process, there is also a process in which after the first conductor 2 is deposited, the insulator 3 is successively deposited and photo-etched at the same time to obtain the shape shown in FIG. 20(d). In this case, the number of processes is four times of photoetching and three types of photomasks.
【0008】MIM素子に用いられる導電体2・4とし
ては、Ta、Al、Au、ITO、NiCr+Auさら
にITO+Crなどがよく知られている。また絶縁体3
(3a)としては、TaOx、SiOx、SiNx、S
iOxNy、TaNx、ZnOxなどがよく知られてい
る。これらの絶縁体(絶縁膜)は、一般に熱酸化や陽極
酸化、またはスパッタリングなどで形成される。またバ
リア層3bとしては、上記絶縁体に使われる無機材料の
ほかにポリイミドなどの有機膜を用いるものも知られて
いる。MIM素子として最もよく知られている構造は、
第1の導電体2にTa(タンタル)、絶縁体3にTaO
x(酸化タンタル)、第2の導電体4にCr(クロム)
を用いたものである。Well-known conductors 2 and 4 used in MIM elements include Ta, Al, Au, ITO, NiCr+Au, and ITO+Cr. Also, insulator 3
(3a) includes TaOx, SiOx, SiNx, S
iOxNy, TaNx, ZnOx, etc. are well known. These insulators (insulating films) are generally formed by thermal oxidation, anodic oxidation, sputtering, or the like. Furthermore, as the barrier layer 3b, in addition to the inorganic materials used for the above-mentioned insulators, it is also known to use an organic film such as polyimide. The most well-known structure of MIM elements is
Ta (tantalum) for the first conductor 2, TaO for the insulator 3
x (tantalum oxide), Cr (chromium) in the second conductor 4
It uses
【0009】[0009]
【発明が解決しようとする課題】しかしながら、前記の
図19および図20に示した従来の液晶表示装置の構造
では、MIM素子の極性差によって生じる直流成分によ
って液晶が劣化してしまい液晶表示装置として良質な画
質を得られないという問題点を有していた。また、液晶
が劣化するため液晶表示装置の信頼性も低いという大き
な問題点も存在した。特にMIM素子の極性差は、温度
によっても変化するので駆動上では制御することができ
ないという大きな問題がある。本発明は上記の問題点に
鑑みて提案されたもので、MIM素子の極性差をなくし
て画質が良好で信頼性の高い電気光学装置を提供するこ
とを目的とする。However, in the structure of the conventional liquid crystal display device shown in FIGS. 19 and 20, the liquid crystal deteriorates due to the DC component caused by the polarity difference of the MIM elements, making it difficult to use the liquid crystal display device. This had the problem that good image quality could not be obtained. Another major problem was that the reliability of the liquid crystal display device was low due to the deterioration of the liquid crystal. In particular, the polarity difference of the MIM element changes depending on the temperature, so there is a big problem that it cannot be controlled during driving. The present invention has been proposed in view of the above-mentioned problems, and an object of the present invention is to provide an electro-optical device with good image quality and high reliability by eliminating polarity differences between MIM elements.
【0010】0010
【課題を解決するための手段】上記の目的を達成するた
めに本発明による電気光学装置は、以下の構成としたも
のである。Means for Solving the Problems In order to achieve the above object, an electro-optical device according to the present invention has the following configuration.
【0011】即ち、液晶層を狭持する一対の基板の一方
の基板上に、複数個の画素電極と、その各画素電極を駆
動するための非線形素子とがマトリックス状に配置され
、該非線形素子が第1の導電体と、該第1の導電体の少
なくとも側面に形成された絶縁体と、第2の導電体とを
有してなり、該第1の導電体と絶縁体および第2の導電
体の重なる部分が、電流電圧特性に非線形性をもつ液晶
表示装置等の電気光学装置において、上記各画素電極は
それに接続されている非線形素子を少なくとも2つ備え
、その第1の非線形素子を通って画素電極に入力される
信号の経路は、少なくとも前記第1の導電体、絶縁体、
第2の導電体を経て画素電極に至り、第2の非線形素子
を通って画素電極に入力される信号の経路は、少なくと
も前記第2の導電体、絶縁体、第1の導電体を経て画素
電極に至るように構成されていることを特徴とする。That is, a plurality of pixel electrodes and nonlinear elements for driving each pixel electrode are arranged in a matrix on one of a pair of substrates sandwiching a liquid crystal layer. has a first conductor, an insulator formed on at least a side surface of the first conductor, and a second conductor, the first conductor, the insulator, and the second conductor. In an electro-optical device such as a liquid crystal display device in which the overlapping portion of the conductor has nonlinear current-voltage characteristics, each pixel electrode has at least two nonlinear elements connected thereto, and the first nonlinear element is connected to the pixel electrode. The path of the signal that passes through and is input to the pixel electrode includes at least the first conductor, the insulator,
The path of the signal that reaches the pixel electrode via the second conductor and is input to the pixel electrode via the second nonlinear element is at least the second conductor, the insulator, and the first conductor. It is characterized by being configured so as to reach the electrode.
【0012】0012
【作用】上記のように、各画素電極に非線形素子を少な
くとも2つ備え、第1の非線形素子を通って該画素電極
に入力される信号の経路が、第1の導電体、絶縁体、第
2の導電体を経て画素電極に至り、第2の非線形素子を
通って画素電極に入力される信号の経路が、第2の導電
体、絶縁体、第1の導電体を経て画素電極に至るように
したことにより、極性差をなくすことが可能となる。[Operation] As described above, each pixel electrode is provided with at least two nonlinear elements, and the path of the signal input to the pixel electrode through the first nonlinear element is formed by the first conductor, the insulator, and the first nonlinear element. The path of the signal that is input to the pixel electrode via the second conductor, passes through the second nonlinear element, and reaches the pixel electrode via the second conductor, the insulator, and the first conductor. By doing so, it becomes possible to eliminate the polarity difference.
【0013】なお、上記の各非線形素子を構成する絶縁
体は、第1の導電体の側面に形成された絶縁体を利用す
るいわゆるラテラルMIMもしくはそれ以外のものでも
よい。又より好ましくは上記第1の非線形素子の面積と
、第2の非線形素子の面積が等しくなるようにするとよ
い。さらに第2の導電体と画素電極とは同一の導電体で
構成することも可能である。また、上記第1の非線形素
子を通って画素電極に入力される信号の経路は、第1の
導電体、絶縁体、第2の導電体を経て画素電極に至る部
分と、第1の導電体、絶縁体、第2の導電体、絶縁体、
第1の導電体を経て該画素電極に至る部分に分岐する。
あるいは第1の非線形素子を通って画素電極に入力され
る信号の経路は、第1の導電体、絶縁体、第2の導電体
を経て画素電極に至る部分と、第1の導電体、絶縁体、
第2の導電体、第1の導電体を経て該画素電極に至る部
分に分岐する構成としても前記と同様の効果が得られる
。また前記の第1の非線形素子を通って該画素電極に入
力される信号の経路は、第1の導電体、絶縁体、第2の
導電体、該第1の導電体と第2の導電体間のコンタクト
ホール、第1の導電体を経て画素電極に至り、第2の非
線形素子を通って画素電極に入力される信号の経路は、
第1の導電体、該第1の導電体と第2の導電体間のコン
タクトホール、該第2の導電体、絶縁体、第1の導電体
を経て画素電極に至るように構成してもよい。さらに前
記第1の非線形素子と第2の非線形素子とを直列に接続
することも可能である。Note that the insulator constituting each of the above-mentioned nonlinear elements may be a so-called lateral MIM that utilizes an insulator formed on the side surface of the first conductor, or something else. More preferably, the area of the first nonlinear element and the area of the second nonlinear element are made equal. Furthermore, the second conductor and the pixel electrode may be made of the same conductor. In addition, the path of the signal input to the pixel electrode through the first nonlinear element includes a portion that reaches the pixel electrode via the first conductor, an insulator, and a second conductor, and a portion that passes through the first conductor, an insulator, and a second conductor. , an insulator, a second conductor, an insulator,
It branches into a portion that passes through the first conductor and reaches the pixel electrode. Alternatively, the path of the signal input to the pixel electrode through the first nonlinear element includes a portion that passes through the first conductor, an insulator, and a second conductor to the pixel electrode, and a portion that passes through the first conductor, the insulator, and the pixel electrode. body,
The same effect as described above can be obtained even if the structure is branched into a portion reaching the pixel electrode via the second conductor and the first conductor. Further, the path of the signal input to the pixel electrode through the first nonlinear element includes a first conductor, an insulator, a second conductor, and the first conductor and the second conductor. The path of the signal that reaches the pixel electrode via the contact hole between and the first conductor, passes through the second nonlinear element, and is input to the pixel electrode is as follows:
The pixel electrode may be reached through a first conductor, a contact hole between the first conductor and the second conductor, the second conductor, an insulator, and the first conductor. good. Furthermore, it is also possible to connect the first nonlinear element and the second nonlinear element in series.
【0014】[0014]
【実施例】以下、本発明による電気光学装置を、液晶表
示装置に適用した図の実施例に基づいて具体的に説明す
る。なお以下の実施例において前記図19および図20
の従来例と同様の機能を有する部材には同一の符号を付
して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The electro-optical device according to the present invention will be specifically explained below based on the illustrated embodiment in which it is applied to a liquid crystal display device. In addition, in the following examples, FIG. 19 and FIG.
Components having the same functions as those in the conventional example will be described with the same reference numerals.
【0015】また以下の実施例においては、第1の導電
体2としてTa、第2の導電体4としてCrをそれぞれ
用い、また非線形素子を構成する絶縁体3aおよびバリ
ア層3bを含めて絶縁体3としてTaOxを、さらに画
素電極5としてITOを用いたものであるが、これに限
られるものではなく、前記の従来公知の各種材質のもが
使用可能である。また上記の非線形素子を構成する絶縁
体3aとバリア層3bとを別の材質で形成することもあ
る。In the following embodiments, Ta is used as the first conductor 2, Cr is used as the second conductor 4, and insulators including the insulator 3a and barrier layer 3b constituting the nonlinear element are used. TaOx is used for the pixel electrode 3, and ITO is used for the pixel electrode 5, but the present invention is not limited thereto, and various conventionally known materials mentioned above can be used. Further, the insulator 3a and barrier layer 3b constituting the above-mentioned nonlinear element may be formed of different materials.
【0016】図1は本発明による液晶表示装置の一実施
例を示す素子基板の平面図、図2の(a)・(b)はそ
れぞれ図1におけるa−a、b−b線拡大断面図である
。本実施例では、図2(a)において101で示される
部分と、同図(b)において102で示される部分が、
それぞれ第1および第2の非線形素子(MIM素子)と
なっており、それぞれの非線形素子101・102を通
る信号の経路は、以下のようになっている。第1の非線
形素子101の場合は、第2の導電体4に入力された信
号が、コンタクトホール11を経て第1の導電体2に入
り、第1の導電体2とその側面の絶縁体3aおよび第2
の導電体4とで構成される第1の非線形素子101を通
って画素電極5に印加される。第2の非線形素子102
の場合は、第2の導電体4に入力された信号が、第2の
導電体4と絶縁体3aおよび第1の導電体2とは独立の
第1の導電体21とで構成される非線形素子102を通
って画素電極5に印加される。FIG. 1 is a plan view of an element substrate showing an embodiment of a liquid crystal display device according to the present invention, and FIGS. 2(a) and 2(b) are enlarged sectional views taken along lines aa and bb in FIG. 1, respectively. It is. In this embodiment, the part indicated by 101 in FIG. 2(a) and the part indicated by 102 in FIG. 2(b) are:
They are first and second nonlinear elements (MIM elements), respectively, and the signal paths passing through each of the nonlinear elements 101 and 102 are as follows. In the case of the first nonlinear element 101, a signal input to the second conductor 4 enters the first conductor 2 through the contact hole 11, and the signal is transmitted to the first conductor 2 and the insulator 3a on the side thereof. and the second
The voltage is applied to the pixel electrode 5 through the first nonlinear element 101 composed of the conductor 4 and the conductor 4 . Second nonlinear element 102
In this case, the signal input to the second conductor 4 is non-linear, which is composed of the second conductor 4, the insulator 3a, and the first conductor 21 independent of the first conductor 2. It is applied to the pixel electrode 5 through the element 102.
【0017】上記のような構造にすれば、非線形素子1
01・102は、互いに極性差を相殺する方向に画素電
極5に接続されていることになる。なお、この場合、第
1の非線形素子101と第2の非線形素子102の面積
を同じに設定すれば極性差を完全になくすことが可能と
なる。With the above structure, the nonlinear element 1
01 and 102 are connected to the pixel electrode 5 in directions that cancel out their polarity differences. In this case, if the areas of the first nonlinear element 101 and the second nonlinear element 102 are set to be the same, it is possible to completely eliminate the polarity difference.
【0018】上記のように構成した素子基板の製造プロ
セスは、前記図20で示した前記従来例の場合とほぼ同
様である。又この場合、第1の導電体2を膜付けした後
、絶縁体3を連続して膜付けし、同時にホトエッチング
を行って図20の(d)のような所定の形状を得るよう
にしてもよいことは従来の場合と同様である。従来の場
合には、バリア層3bを部分的にエッチングし、第1の
導電体2へのコンタクトホールを形成するホトエッチン
グの工程で、第1の導電体2を残してエッチングする。
本発明の場合、同様の工程で第1の導電体2をエッチン
グですべて取り除くことになる。この場合、図2の(b
)で明らかなように第1の導電体2と第2の導電体4の
コンタクトは、第1の導電体2の側面を利用して行う。
このとき図2(b)の第2の非線形素子102を形成し
ている第1の導電体2の独立した部分である第1の導電
体21の画素電極5とのコンタクト面12を同時に形成
する。コンタクトホール11と同様に第1の導電体21
の側面で画素電極5とのコンタクトを行う。上記のよう
なコンタクト構造の具体的な製造プロセスは後述する図
3および図5の実施例の場合とほぼ同様であり、その詳
細は後述する。The manufacturing process of the element substrate constructed as described above is almost the same as that of the conventional example shown in FIG. In this case, after the first conductor 2 is deposited, the insulator 3 is successively deposited and photo-etched at the same time to obtain a predetermined shape as shown in FIG. 20(d). This is the same as in the conventional case. In the conventional case, the barrier layer 3b is partially etched to form a contact hole to the first conductor 2 in a photo-etching step, and the first conductor 2 is etched away. In the case of the present invention, the first conductor 2 is completely removed by etching in a similar process. In this case, (b
), the contact between the first conductor 2 and the second conductor 4 is made using the side surface of the first conductor 2. At this time, a contact surface 12 with the pixel electrode 5 of the first conductor 21, which is an independent part of the first conductor 2 forming the second nonlinear element 102 in FIG. 2(b), is formed at the same time. . Similar to the contact hole 11, the first conductor 21
Contact with the pixel electrode 5 is made on the side surface of the pixel electrode 5. The specific manufacturing process of the contact structure as described above is almost the same as that of the embodiments shown in FIGS. 3 and 5, which will be described later, and the details will be described later.
【0019】図3は上記実施例の変形例を示す素子基板
の平面図、図4の(a)・(b)はそれぞれ図3におけ
るa−a、b−b線拡大断面図である。第1の非線形素
子101を構成する部分の第1の導電体2の側面と第2
の非線形素子102を構成する部分の第1の導電体21
の側面の状態を、第1の導電体2のエッチングやバリア
層3bのエッチングに対して同等にして、それぞれの側
面の形状(テーパー形状)を制御し易くするために、第
1の導電体2および第1の導電体21と独立の第1の導
電体22を設けたものである。FIG. 3 is a plan view of an element substrate showing a modification of the above embodiment, and FIGS. 4(a) and 4(b) are enlarged sectional views taken along lines aa and bb in FIG. 3, respectively. The side surface of the first conductor 2 of the portion constituting the first nonlinear element 101 and the second
The first conductor 21 of the part constituting the nonlinear element 102 of
In order to make the condition of the side surface of the first conductor 2 the same for the etching of the first conductor 2 and the etching of the barrier layer 3b, and to make it easier to control the shape (tapered shape) of each side surface, the first conductor 2 Also, a first conductor 22 independent of the first conductor 21 is provided.
【0020】第1の非線形素子101を通る信号の経路
は、第2の導電体4に入力された信号が、コンタクトホ
ール11を経て第1の導電体2に入り、第1の導電体2
とその側面に形成した絶縁体3aおよび第2の導電体4
とで構成された第1の非線形素子101を通ったのち、
画素電極5に直接印加される経路と、さらに第1の導電
体22を経由して画素電極5に印加される経路に分岐点
13で分岐されることになる。第2の非線形素子102
を通る信号の経路は、第2の導電体4に入力された信号
が、第2の導電体4と絶縁体3aおよび第1の導電体2
1とで構成された第2の非線形素子102を通り画素電
極5に印加される。上記の素子基板の製造プロセスは前
記実施例の場合と同様であり、プロセスの負荷は従来と
変わらない。The path of the signal passing through the first nonlinear element 101 is such that the signal input to the second conductor 4 enters the first conductor 2 through the contact hole 11, and
and an insulator 3a and a second conductor 4 formed on the side surfaces thereof.
After passing through the first nonlinear element 101 composed of
The signal is branched at a branch point 13 into a path where the voltage is directly applied to the pixel electrode 5 and a path where the voltage is applied to the pixel electrode 5 via the first conductor 22 . Second nonlinear element 102
A signal input to the second conductor 4 passes through the second conductor 4, the insulator 3a, and the first conductor 2.
1 and is applied to the pixel electrode 5 through the second nonlinear element 102 . The manufacturing process of the above element substrate is the same as that of the previous embodiment, and the process load is the same as in the prior art.
【0021】図5は他の変形例を示す素子基板の平面図
、図6は(a),(b)はそれぞれ図5におけるa−a
・b−b線拡大断面図である。本例は上記図3における
独立の第1の導電体22を別途設ける代わりに第2の非
線形素子102側の第1の導電体21を延長して上記導
電体22に兼用したもので、その第1の導電体21と画
素電極5とのコンタクト面12の面積を増やすことがで
きる等の利点がある。FIG. 5 is a plan view of an element substrate showing another modification, and FIGS. 6(a) and 6(b) are a-a in FIG. 5, respectively.
- It is an enlarged sectional view taken along the line bb. In this example, instead of separately providing the independent first conductor 22 in FIG. 3, the first conductor 21 on the second nonlinear element 102 side is extended and used as the conductor 22. There are advantages such as being able to increase the area of the contact surface 12 between the conductor 21 of 1 and the pixel electrode 5.
【0022】第1の非線形素子101を通る信号の経路
は、第2の導電体4に入力された信号が、コンタクトホ
ール11を経て第1の導電体2に入り、第1の導電体2
と絶縁体3aおよび第2の導電体4とで構成される第1
の非線形素子101を通ったのち、画素電極5に直接印
加される経路と、第2の非線形素子102に使われる絶
縁体3a、第1の導電体21を経由して画素電極5に印
加される経路に分岐点13で分岐されることになる。第
2の非線形素子102を通る信号の経路は、第2の導電
体4に入力された信号が、第2の導電体4と絶縁体3a
および第1の導電体2とで構成される第2の非線形素子
102を通り画素電極5に印加される。The path of the signal passing through the first nonlinear element 101 is such that the signal input to the second conductor 4 enters the first conductor 2 through the contact hole 11, and
The first conductor 4 is composed of an insulator 3a and a second conductor 4.
After passing through the nonlinear element 101, it is applied to the pixel electrode 5 via a path where it is applied directly to the pixel electrode 5, an insulator 3a used for the second nonlinear element 102, and the first conductor 21. The route branches at branch point 13. The signal path passing through the second nonlinear element 102 is such that the signal input to the second conductor 4 passes through the second conductor 4 and the insulator 3a.
and the first conductor 2, and is applied to the pixel electrode 5 through the second nonlinear element 102.
【0023】本例においても素子基板の製造プロセスは
、前記図1の実施例の場合と同様であり、プロセスの負
荷は従来と変わらない。In this example as well, the manufacturing process of the element substrate is the same as that in the example shown in FIG. 1, and the process load is the same as in the prior art.
【0024】ここで、具体的な製造プロセスを、上記図
5に示す構成の素子基板を例にして図7〜図10に基づ
いて順に説明する。図7は第1の導電体2を形成した状
態である。図8で絶縁体3(バリア層3b)を形成した
後、非線形素子を構成する絶縁体3aを第1の導電体2
の側面に形成する。その絶縁体3aは、陽極酸化または
熱酸化などで形成されるが、陽極酸化で行う場合など絶
縁体3aを形成する部分の第1の導電体2は、電気的に
つながっている必要がある。図8において破線で記され
ている部分をホトエッチングで抜取りコンタクトホール
11と第2の非線形素子102のコンタクト面12を形
成する。図9が、上記エッチング後の様子である。ここ
で第2の非線形素子102の第1の導電体21が形成さ
れる。図10は第2の導電体4と画素電極5を形成した
状態である。Here, a specific manufacturing process will be explained in order based on FIGS. 7 to 10 using the element substrate having the structure shown in FIG. 5 as an example. FIG. 7 shows a state in which the first conductor 2 is formed. After forming the insulator 3 (barrier layer 3b) in FIG. 8, the insulator 3a constituting the nonlinear element is transferred to the first conductor 2
form on the side. The insulator 3a is formed by anodic oxidation, thermal oxidation, or the like, but when performing anodic oxidation, the portion of the first conductor 2 where the insulator 3a is formed needs to be electrically connected. The portion indicated by the broken line in FIG. 8 is extracted by photoetching to form the contact hole 11 and the contact surface 12 of the second nonlinear element 102. FIG. 9 shows the state after the above etching. Here, the first conductor 21 of the second nonlinear element 102 is formed. FIG. 10 shows a state in which the second conductor 4 and the pixel electrode 5 are formed.
【0025】以上のように前記各実施例による構造を用
いても製造プロセスの負荷は、ホトエッチング5回、ホ
トマスク4種で従来の構造の場合と変わらない。As described above, even if the structure according to each of the above embodiments is used, the load of the manufacturing process is the same as in the case of the conventional structure, with 5 photoetching steps and 4 types of photomasks.
【0026】図11は前記図5の変形例を示す素子基板
の平面図、図12(a)・(b)はそれぞれ図11にお
けるa−a・b−b線拡大断面図である。本例は前記図
5の実施例における第1の非線径素子101と導電体2
1との間の第2の導電体4、および必要に応じて導電体
2上の第2の導電体4をも含めて画素電極5と共通の導
電体で構成したものである。特に液晶表示装置等におい
ては、画素電極は透明膜であることが要求されるので、
本実施例では先の実施例における画素電極5と同様にI
TOによって形成している。なお例えば反射型の液晶表
示装置等にあってはCr、Al、Ta、Auなどの反射
率の高い金属等を用いることもある。また上記の第1の
非線径素子101と導電体21との間の第2の導電体4
と、導電体2上の第2の導電体4とを別の材質で形成し
てもよい。FIG. 11 is a plan view of an element substrate showing a modification of FIG. 5, and FIGS. 12(a) and 12(b) are enlarged sectional views taken along lines aa and bb in FIG. 11, respectively. This example uses the first non-wire diameter element 101 and the conductor 2 in the embodiment shown in FIG.
The second conductor 4 between the pixel electrode 1 and the pixel electrode 5, and the second conductor 4 on the conductor 2 if necessary, are made of the same conductor as the pixel electrode 5. Especially in liquid crystal display devices, pixel electrodes are required to be transparent films, so
In this embodiment, like the pixel electrode 5 in the previous embodiment, I
It is formed by TO. For example, in a reflective liquid crystal display device, a metal with high reflectivity such as Cr, Al, Ta, or Au may be used. Also, a second conductor 4 between the first non-wire diameter element 101 and the conductor 21
and the second conductor 4 on the conductor 2 may be formed of different materials.
【0027】通常、前記のような非線形素子(MIM素
子)を構成する第1の導電体と絶縁体および第2の導電
体としてそれぞれTa、TaOx、Crを用いた非線形
素子と、Ta、TaOx、ITOを用いた非線形素子と
を比較した場合、後者の非線形素子は前者よりも極性差
が大きく実用的ではない。しかしながら上記実施例のよ
うな構造にすれば極性差を相殺することができる。しか
も上記のように画素電極を第2の導電体に兼用すること
により、製造プロセスの負荷を従来の構造より少なくす
ることができる。実際に本実施例ではホトエッチングが
4回、ホトマスク数は3種で製造できる。Normally, the nonlinear element (MIM element) as described above uses Ta, TaOx, and Cr as the first conductor and insulator, and the second conductor, respectively, and Ta, TaOx, When compared with a nonlinear element using ITO, the latter nonlinear element has a larger polarity difference than the former and is not practical. However, if the structure is as in the above embodiment, the polarity difference can be canceled out. Furthermore, by using the pixel electrode as the second conductor as described above, the load on the manufacturing process can be reduced compared to the conventional structure. In fact, in this embodiment, photoetching is performed four times and the number of photomasks is three.
【0028】図13は本発明の他の実施例を示す素子基
板の平面図、図14(a)・(b)はそれぞれ図13に
おけるc−a・c−b線拡大断面図である。図14(a
)の101で示される部分と図14(b)の102で示
される部分がそれぞれ第1の非線形素子、第2の非線形
素子となっている。それぞれの非線形素子101・10
2を通る信号の経路は以下のようになっている。第1の
非線形素子101の場合は、第1の導電体2に入力され
た信号が、第1の導電体2と絶縁体3aおよび第2の導
電体4とで構成された第1の非線形素子101を通り、
コンタクトホール11を介して第1の導電体21に入り
コンタクト面12を介して画素電極5に入力される。第
2の非線形素子102の場合は、第1の導電体2に入力
された信号がコンタクトホール11を介して第2の導電
体4に入り、第2の導電体4と絶縁体3aおよび第1の
導電体21とで構成された第2の非線形素子102を通
り、コンタクト面12を介して画素電極5に入力される
。FIG. 13 is a plan view of an element substrate showing another embodiment of the present invention, and FIGS. 14(a) and 14(b) are enlarged sectional views taken along lines c-a and c-b in FIG. 13, respectively. Figure 14 (a
) and the portion 102 in FIG. 14(b) are the first nonlinear element and the second nonlinear element, respectively. Respective nonlinear elements 101 and 10
The signal path passing through 2 is as follows. In the case of the first nonlinear element 101, the signal input to the first conductor 2 is transmitted to the first nonlinear element composed of the first conductor 2, the insulator 3a, and the second conductor 4. Pass through 101,
The light enters the first conductor 21 through the contact hole 11 and is input to the pixel electrode 5 through the contact surface 12 . In the case of the second nonlinear element 102, a signal input to the first conductor 2 enters the second conductor 4 through the contact hole 11, and the signal is input to the second conductor 4, the insulator 3a, and the first conductor 4. It passes through the second nonlinear element 102 composed of a conductor 21 and is inputted to the pixel electrode 5 via the contact surface 12.
【0029】本実施例は上記のように構成することによ
り、非線形素子を除く部分の信号の経路も、第1の非線
形素子101と第2の非線形素子102とで同等となる
ようにしたものである。従ってコンタクトホール11や
コンタクト面12の抵抗まで含めて非線形素子の極性差
を解消することが可能である。それぞれのコンタクト抵
抗が非線形素子と比較して無視できないほど大きな抵抗
値の場合には、特に有効である。なお本例においても、
画素電極5と第2の導電体4とを同一の導電性材料で形
成してもよく、例えばITOや金属の極薄膜等を用いる
ことができる。By configuring this embodiment as described above, the signal paths in the portion excluding the nonlinear element are also made to be the same between the first nonlinear element 101 and the second nonlinear element 102. be. Therefore, it is possible to eliminate the polarity difference of the nonlinear element including the resistance of the contact hole 11 and the contact surface 12. This is particularly effective when each contact resistance has a nonignorably large resistance value compared to the nonlinear element. Note that in this example as well,
The pixel electrode 5 and the second conductor 4 may be formed of the same conductive material, such as ITO or an extremely thin film of metal.
【0030】図15は上記実施例の変形例を示すもので
、その平面形状は前記図13と略同様であり、同図15
の(a)・(b)は図14の(a)・(b)と同様にそ
れぞれ図13におけるc−a・c−b線拡大断面図を示
す。本例は、前記図13および図14におけるコンタク
トホール11やコンタクト面12のコンタクト部分を第
1の導電体21の側面で行わず、第1の導電体21の上
面で行ったものである。このようにすると、ホトエッチ
ング用のホトマスクは一種増えるがコンタクト抵抗を減
らすためには有効である。FIG. 15 shows a modification of the above embodiment, whose planar shape is approximately the same as that of FIG.
(a) and (b) respectively show enlarged cross-sectional views taken along lines c-a and c-b in FIG. 13, similar to (a) and (b) in FIG. In this example, the contact hole 11 and the contact portion of the contact surface 12 in FIGS. 13 and 14 are not made on the side surface of the first conductor 21, but are made on the upper surface of the first conductor 21. Although this method increases the number of photomasks for photoetching, it is effective in reducing contact resistance.
【0031】また、ホトマスク数を増やさない工程とし
てレシスト密度に依存するエッチングレートの差を利用
して上記コンタクトと前記図8の破線部分で示される第
1の導電体2の抜き取りを同時に行うことも可能である
。コンタクトホール11は上記破線部分に対して面積が
小さい。エッチングされる部分の面積に対する周辺のレ
ジスト密度が高いということになる。エッチング中にレ
ジストも同時にエッチングされるようなドライエッチン
グで上記のエッチングを行う場合などには、特にエチン
グレートはレジスト密度に左右される。レジスト密度が
相対的に高いコンタクトホールなどは、エッチングレー
トを上記破線部分に比較して相対的に遅くすることがで
きる。同時にエッチングして破線部分を完全に抜き取り
ながらコンタクトホール部分の第1の導電体を残すこと
も可能である。この場合、ホトマスク数を増やすことな
くコンタクトホールのコンタクト抵抗を減らすことがで
きる。Furthermore, as a process that does not increase the number of photomasks, the contact and the first conductor 2 shown by the broken line in FIG. 8 may be removed simultaneously by utilizing the difference in etching rate depending on the resist density. It is possible. The contact hole 11 has a smaller area than the broken line portion. This means that the peripheral resist density is high relative to the area of the etched portion. When the above-mentioned etching is performed by dry etching in which the resist is etched at the same time, the etching rate is particularly influenced by the resist density. For a contact hole or the like where the resist density is relatively high, the etching rate can be made relatively slower than the area shown by the broken line. It is also possible to perform etching at the same time and completely remove the broken line portion while leaving the first conductor in the contact hole portion. In this case, the contact resistance of the contact hole can be reduced without increasing the number of photomasks.
【0032】図16は前記図13における画素電極5の
面積を増やすための実施例を示す。図13の実施例の場
合には画素2つに対してコンタクトホール11が4つ必
要になるが、隣接する画素の第1の導電体2上のコンタ
クトホールを共通化して画素2つに対してコンタクトホ
ール11を3つにしたものである。上記のように構成す
ると、コンタクトホールの総数が4分の3に少なくでき
るため、コンタクトホールに起因する不良も減少するこ
とができる。なお、この場合、コンタクトホールを共通
化する隣接した画素は同時に選択信号を受けないもので
あることが望ましい。つまり一方の画素が選択されてい
る場合には他方の画素は非選択状態であることが望まし
い。FIG. 16 shows an embodiment for increasing the area of the pixel electrode 5 in FIG. 13. In the case of the embodiment shown in FIG. 13, four contact holes 11 are required for two pixels, but by making the contact holes on the first conductor 2 of adjacent pixels common, The number of contact holes 11 is three. With the above configuration, the total number of contact holes can be reduced to three-fourths, so defects caused by contact holes can also be reduced. In this case, it is desirable that adjacent pixels sharing a common contact hole do not receive selection signals at the same time. That is, when one pixel is selected, it is desirable that the other pixel be in a non-selected state.
【0033】以上の実施例は非線形素子を並列に接続し
たが直列に接続してもよく、図17は2種の非線形素子
を直列に接続した場合の実施例を示す素子基板の平面図
、図18は図17におけるc−c線拡大断面図である。
本実施例の信号の経路は、図18で左側の第2の導電体
4から、その第2の導電体4と絶縁体3aおよび第1の
導電体21とで構成される第1の非線形素子101を通
り、その第1の導電体21と絶縁体3aおよび第2の導
電体4とで構成される第2の非線形素子102を経て画
素電極5に入力される。第2の導電体と第1の導電体を
入れ換えた場合でも同等である。Although the nonlinear elements were connected in parallel in the above embodiments, they may also be connected in series. FIG. 17 is a plan view of an element substrate showing an embodiment in which two types of nonlinear elements are connected in series. 18 is an enlarged sectional view taken along the line c-c in FIG. 17. The signal path in this embodiment starts from the second conductor 4 on the left side in FIG. 101, and is input to the pixel electrode 5 via the second nonlinear element 102, which is composed of the first conductor 21, the insulator 3a, and the second conductor 4. The same effect can be obtained even if the second conductor and the first conductor are exchanged.
【0034】なお上記の各実施例はいわゆるラテラルM
IMを例示したが、これに限られるものではなく、また
液晶表示装置に限らず他の各種液晶装置その他の電気光
学装置にも適用できる。Note that each of the above embodiments is a so-called lateral M.
Although IM is illustrated, the present invention is not limited to this, and can be applied not only to liquid crystal display devices but also to various other liquid crystal devices and other electro-optical devices.
【0035】[0035]
【発明の効果】以上説明したように、本発明による電気
光学装置は、各画素電極に接続されている非線形素子を
少なくとも2つ備え、第1の非線形素子は、該画素電極
に入力される信号の経路が、第1の導電体、絶縁体、第
2の導電体を経て画素電極に至るようにすると共に、第
2の非線形素子は、画素電極に入力される信号の経路が
、第2の導電体、絶縁体、第1の導電体を経て画素電極
に至るようにしたから、非線形素子の極性差を解消する
ことができるもので、液晶表示装置等の電気光学装置に
おける画質や信頼性を大幅に向上させることが可能とな
る。また、製造プロセスが簡略化されて製造コストを低
減できる等の効果もある。As described above, the electro-optical device according to the present invention includes at least two nonlinear elements connected to each pixel electrode, and the first nonlinear element is configured to handle signals input to the pixel electrode. The path of the signal that is input to the pixel electrode reaches the pixel electrode via the first conductor, the insulator, and the second conductor. Since the pixel electrode is reached through the conductor, insulator, and first conductor, it is possible to eliminate polarity differences in nonlinear elements, which improves image quality and reliability in electro-optical devices such as liquid crystal displays. It is possible to significantly improve the performance. Further, the manufacturing process is simplified and manufacturing costs can be reduced.
【図1】本発明による電気光学装置の一実施例を示す素
子基板の平面図。FIG. 1 is a plan view of an element substrate showing an embodiment of an electro-optical device according to the present invention.
【図2】(a)は図1におけるa−a線拡大断面図。 (b)は図1におけるb−b線拡大断面図。FIG. 2(a) is an enlarged sectional view taken along line a-a in FIG. 1; (b) is an enlarged sectional view taken along line bb in FIG. 1.
【図3】図1の実施例の変形例を示す素子基板の平面図
。FIG. 3 is a plan view of an element substrate showing a modification of the embodiment in FIG. 1;
【図4】(a)は図3におけるa−a線拡大断面図。 (b)は図3におけるb−b線拡大断面図。FIG. 4(a) is an enlarged sectional view taken along line a-a in FIG. 3; (b) is an enlarged sectional view taken along the line bb in FIG. 3.
【図5】図3の実施例の変形例を示す素子基板の平面図
。FIG. 5 is a plan view of an element substrate showing a modification of the embodiment shown in FIG. 3;
【図6】(a)は図5におけるa−a線拡大断面図。 (b)は図5におけるb−b線拡大断面図。FIG. 6(a) is an enlarged sectional view taken along line a-a in FIG. 5; (b) is an enlarged sectional view taken along line bb in FIG. 5.
【図7】本発明の電気光学装置における素子基板の製造
工程を示す説明図。FIG. 7 is an explanatory diagram showing the manufacturing process of an element substrate in the electro-optical device of the present invention.
【図8】本発明の電気光学装置における素子基板の製造
工程を示す説明図。FIG. 8 is an explanatory diagram showing the manufacturing process of an element substrate in the electro-optical device of the present invention.
【図9】本発明の電気光学装置における素子基板の製造
工程を示す説明図。FIG. 9 is an explanatory diagram showing the manufacturing process of the element substrate in the electro-optical device of the present invention.
【図10】本発明の電気光学装置における素子基板の製
造工程を示す説明図。FIG. 10 is an explanatory diagram showing the manufacturing process of an element substrate in the electro-optical device of the present invention.
【図11】図5の実施例の変形例を示す素子基板の平面
図。FIG. 11 is a plan view of an element substrate showing a modification of the embodiment shown in FIG. 5;
【図12】(a)は図11におけるa−a線拡大断面図
。
(b)は図11におけるb−b線拡大断面図。12(a) is an enlarged sectional view taken along line a-a in FIG. 11. FIG. (b) is an enlarged sectional view taken along line bb in FIG. 11.
【図13】本発明による電気光学装置の他の実施例を示
す素子基板の平面図。FIG. 13 is a plan view of an element substrate showing another embodiment of the electro-optical device according to the present invention.
【図14】(a)は図13におけるc−a線拡大断面図
。
(b)は図13におけるc−b線拡大断面図。14(a) is an enlarged cross-sectional view taken along line c-a in FIG. 13. FIG. (b) is an enlarged sectional view taken along line c-b in FIG. 13.
【図15】(a)は図14の変形例を示す図13におけ
るc−a線拡大断面図。
(b)は図14の変形例を示す図13におけるc−b線
拡大断面図。15(a) is an enlarged sectional view taken along the line c-a in FIG. 13 showing a modification of FIG. 14; (b) is an enlarged sectional view taken along line c-b in FIG. 13 showing a modification of FIG. 14.
【図16】本発明による電気光学装置の他の実施例を示
す素子基板の平面図。FIG. 16 is a plan view of an element substrate showing another embodiment of the electro-optical device according to the present invention.
【図17】本発明による電気光学装置の更に他の実施例
を示す素子基板の平面図。FIG. 17 is a plan view of an element substrate showing still another embodiment of the electro-optical device according to the present invention.
【図18】図17におけるc−c線拡大断面図。FIG. 18 is an enlarged sectional view taken along line c-c in FIG. 17;
【図19】従来の電気光学装置における素子基板の平面
図。FIG. 19 is a plan view of an element substrate in a conventional electro-optical device.
【図20】図19におけるc−c線拡大断面図。FIG. 20 is an enlarged sectional view taken along line c-c in FIG. 19;
【図21】従来の電気光学装置における素子基板の製造
工程を示す説明図。FIG. 21 is an explanatory diagram showing a manufacturing process of an element substrate in a conventional electro-optical device.
1 基板 2、21、22 第1の導電体 3 絶縁体 4 第2の導電体 5 画素電極 11 コンタクトホール 12 コンタクト面 13 分岐点 101 第1の非線形素子 102 第2の非線形素子 1 Board 2, 21, 22 First conductor 3 Insulator 4 Second conductor 5 Pixel electrode 11 Contact hole 12 Contact surface 13 Branching point 101 First nonlinear element 102 Second nonlinear element
Claims (8)
基板上に、複数個の画素電極と、その各画素電極を駆動
するための非線形素子とを配置し、該非線形素子が第1
の導電体と絶縁体および第2の導電体とを有してなり、
該第1の導電体と絶縁体および第2の導電体の重なる部
分が、電流電圧特性に非線形性をもつ液晶表示装置等の
電気光学装置において、上記各画素電極はそれに接続さ
れている非線形素子を少なくとも2つ備え、その第1の
非線形素子を通って画素電極に入力される信号の経路は
、少なくとも前記第1の導電体、絶縁体、第2の導電体
を経て画素電極に至り、第2の非線形素子を通って画素
電極に入力される信号の経路は、少なくとも前記第2の
導電体、絶縁体、第1の導電体を経て画素電極に至るよ
うに構成されていることを特徴とする電気光学装置。1. A plurality of pixel electrodes and a nonlinear element for driving each pixel electrode are arranged on one substrate of a pair of substrates sandwiching a liquid crystal layer, and the nonlinear element
a conductor, an insulator, and a second conductor,
In an electro-optical device such as a liquid crystal display device in which the overlapping portion of the first conductor, insulator, and second conductor has nonlinear current-voltage characteristics, each pixel electrode is a nonlinear element connected thereto. The path of the signal input to the pixel electrode through the first nonlinear element is at least the first conductor, the insulator, the second conductor, and the pixel electrode. The path of the signal input to the pixel electrode through the second nonlinear element is configured to reach the pixel electrode via at least the second conductor, the insulator, and the first conductor. electro-optical device.
体の側面に形成され、その導電体側面に形成された絶縁
体で非線形素子を構成するものである請求項1記載の電
気光学装置。2. The electro-optical device according to claim 1, wherein the insulator is formed on at least a side surface of the first conductor, and the insulator formed on the side surface of the conductor constitutes a nonlinear element.
の非線形素子の面積が等しいことを特徴とする請求項1
記載の電気光学装置。3. The area of the first nonlinear element, and the area of the second nonlinear element.
Claim 1 characterized in that the areas of the nonlinear elements are equal.
The electro-optical device described.
導電体であることを特徴とする請求項1記載の電気光学
装置。4. The electro-optical device according to claim 1, wherein the second conductor and the pixel electrode are the same conductor.
極に入力される信号の経路は、第1の導電体、絶縁体、
第2の導電体を経て画素電極に至る部分と、第1の導電
体、絶縁体、第2の導電体、絶縁体、および第1の導電
体を経て画素電極に至る部分に分岐していることを特徴
とする請求項1記載の電気光学装置。5. The path of the signal input to the pixel electrode through the first nonlinear element includes a first conductor, an insulator,
It branches into a part that goes through the second conductor to the pixel electrode, and a part that goes through the first conductor, insulator, second conductor, insulator, and first conductor to the pixel electrode. The electro-optical device according to claim 1, characterized in that:
極に入力される信号の経路は、第1の導電体、絶縁体、
第2の導電体を経て画素電極に至る部分と、第1の導電
体、絶縁体、第2の導電体、第1の導電体を経て画素電
極に至る部分に分岐していることを特徴とする請求項1
記載の電気光学装置。6. The path of the signal input to the pixel electrode through the first nonlinear element includes a first conductor, an insulator,
It is characterized by branching into a part that goes through the second conductor to the pixel electrode, and a part that goes through the first conductor, insulator, second conductor, and first conductor to the pixel electrode. Claim 1
The electro-optical device described.
極に入力される信号の経路は、第1の導電体、絶縁体、
第2の導電体、第1の導電体と第2の導電体間のコンタ
クトホール、第1の導電体を経て画素電極に至、第2の
非線形素子を通って画素電極に入力される信号の経路は
、第1の導電体、該第1の導電体と第2の導電体間のコ
ンタクトホール、該第2の導電体、絶縁体、第1の導電
体を経て画素電極に至るように構成されていることを特
徴とする請求項1記載の電気光学装置。7. The path of the signal input to the pixel electrode through the first nonlinear element includes a first conductor, an insulator,
A second conductor, a contact hole between the first conductor and the second conductor, a signal that passes through the first conductor to the pixel electrode, passes through the second nonlinear element, and is input to the pixel electrode. The path is configured to reach the pixel electrode via the first conductor, the contact hole between the first conductor and the second conductor, the second conductor, the insulator, and the first conductor. The electro-optical device according to claim 1, characterized in that:
素子が直列に接続されていることを特徴とする請求項1
記載の電気光学装置。8. Claim 1, wherein the first nonlinear element and the second nonlinear element are connected in series.
The electro-optical device described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013038A JPH04235531A (en) | 1991-01-10 | 1991-01-10 | electro-optical device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013038A JPH04235531A (en) | 1991-01-10 | 1991-01-10 | electro-optical device |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17179391A Division JP3092216B2 (en) | 1991-06-17 | 1991-06-17 | Manufacturing method of electro-optical device |
| JP3171794A Division JPH0643494A (en) | 1991-06-17 | 1991-06-17 | Production of electrooptical device |
| JP3178854A Division JPH0643495A (en) | 1991-06-24 | 1991-06-24 | Electro-optical device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04235531A true JPH04235531A (en) | 1992-08-24 |
Family
ID=11821948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3013038A Withdrawn JPH04235531A (en) | 1991-01-10 | 1991-01-10 | electro-optical device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04235531A (en) |
-
1991
- 1991-01-10 JP JP3013038A patent/JPH04235531A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0318224B1 (en) | An active matrix substrate for liquid crystal display | |
| US6400425B1 (en) | TFT-LCD array substrate for testing the short/open-circuit of electric line and a method for fabricating the same | |
| US20060012728A1 (en) | Display device and method for repairing line disconnection thereof | |
| JP2008107849A (en) | Liquid crystal display device and manufacturing method thereof | |
| US20030197181A1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR100961359B1 (en) | Liquid crystal display | |
| US20020113934A1 (en) | Array substrate and display unit using it and production method for array substrate | |
| US6118508A (en) | Liquid crystal displays including reference electrode lines that extend across multiple pixels | |
| JPH10319431A (en) | Thin film transistor array substrate | |
| JP2005148756A (en) | Thin film diode display panel and liquid crystal display device including the same | |
| JPH0426084B2 (en) | ||
| US6646694B2 (en) | Method of repairing LCD data lines | |
| WO1996002867A1 (en) | Liquid crystal display and method of manufacturing the same | |
| JP2004212940A (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| US6219124B1 (en) | Liquid crystal display device with reduced resistance to common voltages, and related methods | |
| KR100660809B1 (en) | Liquid crystal display device manufacturing method and liquid crystal display device according to the manufacturing method | |
| JP2870016B2 (en) | Liquid crystal device | |
| JPH1039329A (en) | Matrix type array substrate of liquid crystal display device and its production | |
| EP0567684A1 (en) | Electro-optical apparatus | |
| JPS63195687A (en) | Active matrix board terminal structure | |
| JP2778712B2 (en) | Thin film transistor array | |
| JPH11212120A (en) | Liquid crystal display device and manufacturing method thereof | |
| JPH0643494A (en) | Production of electrooptical device | |
| JP3092216B2 (en) | Manufacturing method of electro-optical device | |
| KR20020012795A (en) | Array substrate for Liquid crystal display and method for fabricating thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |