JPH04235632A - プログラムローディング方法 - Google Patents
プログラムローディング方法Info
- Publication number
- JPH04235632A JPH04235632A JP142291A JP142291A JPH04235632A JP H04235632 A JPH04235632 A JP H04235632A JP 142291 A JP142291 A JP 142291A JP 142291 A JP142291 A JP 142291A JP H04235632 A JPH04235632 A JP H04235632A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory card
- memory
- address area
- eprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマイコン制御で動作する
装置におけるプログラムローディング方法に関するもの
である。
装置におけるプログラムローディング方法に関するもの
である。
【０００２】
【従来の技術】従来のマイコン制御で動作する装置にお
いては、一般にプログラムローダがリードオンリイメモ
リ（ＲＯＭ）に格納されており、上位制御装置から送信
されるメインプログラムを上記プログラムローダにより
送受信回路を介してＲＡＭにローディングし、これによ
ってメインプログラムをランダムアクセスメモリ（ＲＡ
Ｍ）に格納している。
いては、一般にプログラムローダがリードオンリイメモ
リ（ＲＯＭ）に格納されており、上位制御装置から送信
されるメインプログラムを上記プログラムローダにより
送受信回路を介してＲＡＭにローディングし、これによ
ってメインプログラムをランダムアクセスメモリ（ＲＡ
Ｍ）に格納している。
【０００３】
【発明が解決しようとする課題】上記したように、従来
の装置においては、ＲＡＭとＲＯＭを必要とするため、
メモリのコストが高くなるという問題点がある。
の装置においては、ＲＡＭとＲＯＭを必要とするため、
メモリのコストが高くなるという問題点がある。
【０００４】また、プログラムを上位制御装置（磁気デ
ィスク装置の場合もある）からローディングするため、
装置単体をＯＥＭユーザーに販売するような場合には、
規格の異なる他社製の上位制御装置からのローディング
を期待できないケースが多い。このような場合には、メ
インプログラム自体をＲＯＭに格納する必要がある。こ
の場合、プログラムの更新は、ＲＯＭ交換という形によ
って行うことになり、ＲＯＭ再製及びＲＯＭ交換のコス
トが必要になるという問題点があった。
ィスク装置の場合もある）からローディングするため、
装置単体をＯＥＭユーザーに販売するような場合には、
規格の異なる他社製の上位制御装置からのローディング
を期待できないケースが多い。このような場合には、メ
インプログラム自体をＲＯＭに格納する必要がある。こ
の場合、プログラムの更新は、ＲＯＭ交換という形によ
って行うことになり、ＲＯＭ再製及びＲＯＭ交換のコス
トが必要になるという問題点があった。
【０００５】本発明はこれらの従来技術の問題点に鑑み
なされたもので、装置におけるメモリコストを低減し、
かつ装置単体をＯＥＭユーザーに販売するような場合に
おいても、ＲＯＭにメインプログラムを格納することな
く、簡単にプログラム更新を行なえるプログラムローデ
ィング方法を提供することを目的としている。
なされたもので、装置におけるメモリコストを低減し、
かつ装置単体をＯＥＭユーザーに販売するような場合に
おいても、ＲＯＭにメインプログラムを格納することな
く、簡単にプログラム更新を行なえるプログラムローデ
ィング方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、プログラムとプログラムローダを格納して
いるメモリカードを上記装置に装着し、上記メモリカー
ド内のプログラムローダを起動して、装置内の一括消去
可能な記憶手段に記憶されているプログラムを一括消去
し、次にメモリカードに記憶されているプログラムを読
み出して、装置内の上記記憶手段に転送して記憶するよ
うにしたものである。
するために、プログラムとプログラムローダを格納して
いるメモリカードを上記装置に装着し、上記メモリカー
ド内のプログラムローダを起動して、装置内の一括消去
可能な記憶手段に記憶されているプログラムを一括消去
し、次にメモリカードに記憶されているプログラムを読
み出して、装置内の上記記憶手段に転送して記憶するよ
うにしたものである。
【０００７】
【作用】本発明によれば、メモリカードを装着するだけ
で、プログラムの更新を行うことが可能となり、装置内
にプログラムローダを格納する不揮発性メモリ（ＥＰＲ
ＯＭ等）を持つ必要がなく、メモリコストを削減できる
。また、装置単体をＯＥＭユーザーに販売するような場
合においても、ＲＯＭにメインプログラムを格納する必
要がなく、メモリカードにより簡単にプログラム更新を
行うことができる
で、プログラムの更新を行うことが可能となり、装置内
にプログラムローダを格納する不揮発性メモリ（ＥＰＲ
ＯＭ等）を持つ必要がなく、メモリコストを削減できる
。また、装置単体をＯＥＭユーザーに販売するような場
合においても、ＲＯＭにメインプログラムを格納する必
要がなく、メモリカードにより簡単にプログラム更新を
行うことができる
【０００８】。
【実施例】以下、添付の図面に示す実施例により、さら
に詳細に本発明について説明する。図１は、本発明にか
かるマイコン制御で動作する装置の一実施例を示すブロ
ック図である。図１に示すように、本実施例の装置は、
マイクロプロセッサ１と、プログラムを格納する電気的
に一括消去可能なフラッシュ型ＥＰＲＯＭ（以下、ＦＥ
ＰＲＯＭと称す）２と、ＥＰＲＯＭを搭載している着脱
自在型のメモリカード３と、メモリコントロール４と、
インバータ５と、バス６と、ＲＡＭ１１とから構成され
ている。なお、上記フラッシュ型ＥＰＲＯＭは、電気的
に一括消去可能であり、プログラムを格納するメモリと
して、現在のところ最も低コストのものである。
に詳細に本発明について説明する。図１は、本発明にか
かるマイコン制御で動作する装置の一実施例を示すブロ
ック図である。図１に示すように、本実施例の装置は、
マイクロプロセッサ１と、プログラムを格納する電気的
に一括消去可能なフラッシュ型ＥＰＲＯＭ（以下、ＦＥ
ＰＲＯＭと称す）２と、ＥＰＲＯＭを搭載している着脱
自在型のメモリカード３と、メモリコントロール４と、
インバータ５と、バス６と、ＲＡＭ１１とから構成され
ている。なお、上記フラッシュ型ＥＰＲＯＭは、電気的
に一括消去可能であり、プログラムを格納するメモリと
して、現在のところ最も低コストのものである。
【０００９】ここで、バス６はデータバスとアドレスバ
スとリード／ライト信号等の制御信号を通すコントロー
ルバスを含んで構成されている。
スとリード／ライト信号等の制御信号を通すコントロー
ルバスを含んで構成されている。
【００１０】また、電圧Ｖｃｃのプルアップ抵抗を持つ
インバータ５の入力側は、メモリカード３が接続された
場合に限って、メモリカード３内の配線パターンを介し
てグランドに接続される。したがって、インバータ５は
、メモリカード接続有無信号７として、メモリカード３
が接続されている場合には“１”を出力し、メモリカー
ド３が接続されていない場合には“０”を出力する。イ
ンバータ５から出力されるメモリカード接続有無信号７
は、メモリコントロール回路４に入力される。
インバータ５の入力側は、メモリカード３が接続された
場合に限って、メモリカード３内の配線パターンを介し
てグランドに接続される。したがって、インバータ５は
、メモリカード接続有無信号７として、メモリカード３
が接続されている場合には“１”を出力し、メモリカー
ド３が接続されていない場合には“０”を出力する。イ
ンバータ５から出力されるメモリカード接続有無信号７
は、メモリコントロール回路４に入力される。
【００１１】メモリコントロール４は、上記メモリカー
ド有無信号７を受信し、メモリカード有無信号７が“１
”のときＦＥＰＲＯＭ２に対してチップイネーブル信号
８を出力し、メモリカード有無信号７が“０”のときメ
モリカード３に対してチップイネーブル信号９を出力す
る。さらに、メモリコントロール４は、信号線１０を介
してＦＥＰＲＯＭ２に対して、消去制御信号・書込制御
信号・モード制御信号をそれぞれ出力する。なお、チッ
プイネーブル信号８，９は、通常動作時においては、上
記したようにインバータ５から出力されるメモリカード
有無信号７によっていずれか一方が“１”となるように
形成され、後述するプログラムコピー実行時においては
チップイネーブル信号８，９の双方が“１”となるよう
に形成される。
ド有無信号７を受信し、メモリカード有無信号７が“１
”のときＦＥＰＲＯＭ２に対してチップイネーブル信号
８を出力し、メモリカード有無信号７が“０”のときメ
モリカード３に対してチップイネーブル信号９を出力す
る。さらに、メモリコントロール４は、信号線１０を介
してＦＥＰＲＯＭ２に対して、消去制御信号・書込制御
信号・モード制御信号をそれぞれ出力する。なお、チッ
プイネーブル信号８，９は、通常動作時においては、上
記したようにインバータ５から出力されるメモリカード
有無信号７によっていずれか一方が“１”となるように
形成され、後述するプログラムコピー実行時においては
チップイネーブル信号８，９の双方が“１”となるよう
に形成される。
【００１２】すなわち、チップイネーブル信号８，９は
、アドレス領域Ａに割り付けられたアドレスバスをデコ
ードして作られる信号であり、通常動作時においては、
前記メモリカード接続有無信号７により、図２に示すよ
うにメモリカード未接続時はＦＥＰＲＯＭ２のアドレス
領域Ａがイネーブルとなり、図３に示すようにメモリカ
ード接続時はメモリカード３のＥＰＲＯＭのアドレス領
域Ａがイネーブルされる。したがって、メモリカード３
が未接続のときには、マイクロプロセッサ１はＦＥＰＲ
ＯＭ２に格納されているプログラムを実行し、メモリカ
ード接続時はマイクロプロセッサ１はメモリカード３の
ＥＰＲＯＭに格納されているプログラムを実行する。な
お、プログラムコピー実行時においては、図４に示すよ
うに、メモリコントロール４は、チップイネーブル信号
８，９の両方を“１”とし、メモリ カード３のＥＰＲ
ＯＭのアドレス領域ＡとＦＥＰＲＯＭ２のアドレス領域
Ｂ（アドレス領域Ａと重ならない別の領域）がイネーブ
ルされる。
、アドレス領域Ａに割り付けられたアドレスバスをデコ
ードして作られる信号であり、通常動作時においては、
前記メモリカード接続有無信号７により、図２に示すよ
うにメモリカード未接続時はＦＥＰＲＯＭ２のアドレス
領域Ａがイネーブルとなり、図３に示すようにメモリカ
ード接続時はメモリカード３のＥＰＲＯＭのアドレス領
域Ａがイネーブルされる。したがって、メモリカード３
が未接続のときには、マイクロプロセッサ１はＦＥＰＲ
ＯＭ２に格納されているプログラムを実行し、メモリカ
ード接続時はマイクロプロセッサ１はメモリカード３の
ＥＰＲＯＭに格納されているプログラムを実行する。な
お、プログラムコピー実行時においては、図４に示すよ
うに、メモリコントロール４は、チップイネーブル信号
８，９の両方を“１”とし、メモリ カード３のＥＰＲ
ＯＭのアドレス領域ＡとＦＥＰＲＯＭ２のアドレス領域
Ｂ（アドレス領域Ａと重ならない別の領域）がイネーブ
ルされる。
【００１３】次に、プログラムコピー実行時の動作につ
いて説明する。この場合には、メモリカード３内のＥＰ
ＲＯＭにプログラムローダと更新プログラムが格納され
ているものとし、このメモリカード３を装置に装着する
。この場合、前記したように、メモリカード３内のＥＰ
ＲＯＭのアドレス領域Ａがイネーブルされ、さらにＦＥ
ＰＲＯＭ２のアドレス領域Ｂがイネーブルされる。この
状態において、プログラムローダは、ＦＥＰＲＯＭ２の
記憶内容を一括消去し、次にメモリカード３内のＥＰＲ
ＯＭのアドレス領域Ａに格納されている更新プログラム
を読み出し、読み出した更新プログラムをＦＥＰＲＯＭ
２のアドレス領域Ｂに格納する。
いて説明する。この場合には、メモリカード３内のＥＰ
ＲＯＭにプログラムローダと更新プログラムが格納され
ているものとし、このメモリカード３を装置に装着する
。この場合、前記したように、メモリカード３内のＥＰ
ＲＯＭのアドレス領域Ａがイネーブルされ、さらにＦＥ
ＰＲＯＭ２のアドレス領域Ｂがイネーブルされる。この
状態において、プログラムローダは、ＦＥＰＲＯＭ２の
記憶内容を一括消去し、次にメモリカード３内のＥＰＲ
ＯＭのアドレス領域Ａに格納されている更新プログラム
を読み出し、読み出した更新プログラムをＦＥＰＲＯＭ
２のアドレス領域Ｂに格納する。
【００１４】したがって、本構成により、装置内にプロ
グラムローダを格納する不揮発性メモリ（ＥＰＲＯＭ等
）を持たなくとも、メモリカード３を接続することによ
り、メモリカード３内のＥＰＲＯＭの一部に格納された
プログラムローダを実行し、アドレス領域Ａからアドレ
ス領域Ｂへのデータ転送を実行することによって、メモ
リカード３のＥＰＲＯＭ内の更新プログラムをＦＥＰＲ
ＯＭ２に書込むことができる。
グラムローダを格納する不揮発性メモリ（ＥＰＲＯＭ等
）を持たなくとも、メモリカード３を接続することによ
り、メモリカード３内のＥＰＲＯＭの一部に格納された
プログラムローダを実行し、アドレス領域Ａからアドレ
ス領域Ｂへのデータ転送を実行することによって、メモ
リカード３のＥＰＲＯＭ内の更新プログラムをＦＥＰＲ
ＯＭ２に書込むことができる。
【００１５】なお、マイクロプロセッサ１のアドレスサ
イズが不足し、アドレス領域を２つ定義できないときは
、マイクロプロセッサ１のバス６に接続されているＲＡ
Ｍ１１に対して、メモリカード３内のＥＰＲＯＭからＲ
ＡＭ１１にプログラムローダを転送し、ＲＡＭ１１上で
プログラムローダを実行するようにする。次に、ＲＡＭ
１１をワークメモリとして使用し、チップイネーブル信
号８を“０”、チップイネーブル信号９を“１”にして
、メモリカード３のＥＰＲＯＭだけをイネーブルし、そ
のアドレス領域Ａから更新プログラムを読み出してＲＡ
Ｍ１１に転送しする。次に、チップイネーブル信号８を
“１”、チップイネーブル信号９を“０”にして、ＦＥ
ＰＲＯＭ２だけをイネーブルし、ＲＡＭ１１からＦＥＰ
ＲＯＭ２へのデータ転送を行う。これによって、更新プ
ログラムのコピーが実行できる。なお、ＲＡＭ１１のア
ドレス領域が小さいときには、更新プログラムのコピー
を複数回に分けて行えばよい。
イズが不足し、アドレス領域を２つ定義できないときは
、マイクロプロセッサ１のバス６に接続されているＲＡ
Ｍ１１に対して、メモリカード３内のＥＰＲＯＭからＲ
ＡＭ１１にプログラムローダを転送し、ＲＡＭ１１上で
プログラムローダを実行するようにする。次に、ＲＡＭ
１１をワークメモリとして使用し、チップイネーブル信
号８を“０”、チップイネーブル信号９を“１”にして
、メモリカード３のＥＰＲＯＭだけをイネーブルし、そ
のアドレス領域Ａから更新プログラムを読み出してＲＡ
Ｍ１１に転送しする。次に、チップイネーブル信号８を
“１”、チップイネーブル信号９を“０”にして、ＦＥ
ＰＲＯＭ２だけをイネーブルし、ＲＡＭ１１からＦＥＰ
ＲＯＭ２へのデータ転送を行う。これによって、更新プ
ログラムのコピーが実行できる。なお、ＲＡＭ１１のア
ドレス領域が小さいときには、更新プログラムのコピー
を複数回に分けて行えばよい。
【００１６】以上の説明から明らかなように、本実施例
によれば、メモリカード３を接続するだけで、他に特別
なプログラムローディングのための装置を必要とするこ
となく、プログラムの更新を行うことができる。また、
プログラムローダ用のＲＯＭ等のメモリを持つ必要もな
い。
によれば、メモリカード３を接続するだけで、他に特別
なプログラムローディングのための装置を必要とするこ
となく、プログラムの更新を行うことができる。また、
プログラムローダ用のＲＯＭ等のメモリを持つ必要もな
い。
【００１７】さらに、プログラム更新時においては、メ
モリカード３のＥＰＲＯＭに格納されているプログラム
を新しいプログラムに変更し、メモリカード３によって
装置のプログラムをオンボードで更新できるので、ＥＰ
ＲＯＭに比べて変更に伴うコストも少なくできる。
モリカード３のＥＰＲＯＭに格納されているプログラム
を新しいプログラムに変更し、メモリカード３によって
装置のプログラムをオンボードで更新できるので、ＥＰ
ＲＯＭに比べて変更に伴うコストも少なくできる。
【００１８】
【発明の効果】以上の説明から明らかなように、本発明
によれば、マイコン制御による装置におけるメモリコス
トを低減し、かつ装置単体をＯＥＭユーザーに販売する
ような場合においても、ＲＯＭにメインプログラムを格
納する必要の無いプログラムローディング方法を提供す
ることができる。
によれば、マイコン制御による装置におけるメモリコス
トを低減し、かつ装置単体をＯＥＭユーザーに販売する
ような場合においても、ＲＯＭにメインプログラムを格
納する必要の無いプログラムローディング方法を提供す
ることができる。
【図１】本発明の一実施例のハードウエア構成を示すブ
ロック図。
ロック図。
【図２】図１に示すマイクロプロセッサのメモリマップ
を示す説明図。
を示す説明図。
【図３】図１に示すマイクロプロセッサのメモリマップ
を示す説明図。
を示す説明図。
【図４】図１に示すマイクロプロセッサのメモリマップ
を示す説明図。
を示す説明図。
１…マイクロプロセッサ
２…ＦＥＰＲＯＭ
３…メモリカード
４…メモリコントロール
５…インバータ
６…バス
７…メモリカード有無信号
８…チップイネーブル信号
９…チップイネーブル信号
１０…信号線
１１…ＲＡＭ
Claims (1)
- 【請求項１】マイクロプロセッサの制御によって動作す
る装置のプログラムローディング方法において、プログ
ラムとプログラムローダを格納しているメモリカードを
上記装置に装着し、上記プログラムローダを起動して、
装置内の一括消去可能な記憶手段に記憶されているプロ
グラムを一括消去し、次にメモリカードに記憶されてい
るプログラムを読み出して、読み出したプログラムを装
置内の上記記憶手段に転送して記憶することを特徴とす
るプログラムローディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP142291A JPH04235632A (ja) | 1991-01-10 | 1991-01-10 | プログラムローディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP142291A JPH04235632A (ja) | 1991-01-10 | 1991-01-10 | プログラムローディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04235632A true JPH04235632A (ja) | 1992-08-24 |
Family
ID=11501028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP142291A Pending JPH04235632A (ja) | 1991-01-10 | 1991-01-10 | プログラムローディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04235632A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995022219A1 (en) * | 1994-02-09 | 1995-08-17 | Harris Corporation | Firmware modification in remote measurement unit |
| US6000005A (en) * | 1996-08-06 | 1999-12-07 | Nec Corporation | Method of writing a flash memory including dynamically switching and allocating memory spaces to the flash memory blocks |
| JP2001188686A (ja) * | 1999-10-22 | 2001-07-10 | Sony Corp | データ書換装置、制御方法および記録媒体 |
| JP2002140204A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | アップグレード装置及びアップグレード方法 |
| JP2010176182A (ja) * | 2009-01-27 | 2010-08-12 | Mitsubishi Electric Corp | 電子機器 |
-
1991
- 1991-01-10 JP JP142291A patent/JPH04235632A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995022219A1 (en) * | 1994-02-09 | 1995-08-17 | Harris Corporation | Firmware modification in remote measurement unit |
| US6000005A (en) * | 1996-08-06 | 1999-12-07 | Nec Corporation | Method of writing a flash memory including dynamically switching and allocating memory spaces to the flash memory blocks |
| JP2001188686A (ja) * | 1999-10-22 | 2001-07-10 | Sony Corp | データ書換装置、制御方法および記録媒体 |
| JP2002140204A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | アップグレード装置及びアップグレード方法 |
| JP2010176182A (ja) * | 2009-01-27 | 2010-08-12 | Mitsubishi Electric Corp | 電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6148441A (en) | Method for reprogramming flash ROM in a personal computer implementing an EISA bus system | |
| US5664194A (en) | Method for autonomously transferring code to a computer without accessing local memory by the central processing unit | |
| US6115814A (en) | Memory paging scheme for 8051 class microcontrollers | |
| JPH03141447A (ja) | 電気的に消去可能なプログラマブル読み出し専用メモリーに常駐するファームウェアを更新する方法及び装置 | |
| JPH11143703A (ja) | 埋め込み型プログラマブルフラッシュメモリーを有するマイクロコントローラー | |
| KR100265266B1 (ko) | 플래쉬 eeprom 을 구비하는 마이크로컴퓨터및 플래쉬 eeprom 의 소거방법 | |
| KR20060002664A (ko) | 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법 | |
| CN105830021A (zh) | 可更新集成电路无线电 | |
| KR0172001B1 (ko) | 바이오스 메모리의 재프로그램 장치 및 그 방법 | |
| JPH10222362A (ja) | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH04235632A (ja) | プログラムローディング方法 | |
| US6594727B1 (en) | Entertainment system which includes an information processing unit capable of communicating with detachable portable storage device even after insertion of a different portable storage device | |
| US6000005A (en) | Method of writing a flash memory including dynamically switching and allocating memory spaces to the flash memory blocks | |
| US20050251615A1 (en) | Microcomputer | |
| US6148362A (en) | Microcomputer using nonvolatile semiconductor memory to store user code/data | |
| JPH06275084A (ja) | 不揮発性半導体記憶装置及びそれを用いたデータ処理装置 | |
| US6466994B1 (en) | Method and system for programming a system board using a peripheral controller | |
| WO1997009673A1 (en) | Transferring code to computer without accessing ram | |
| JPH09146767A (ja) | プログラム書き換え方法 | |
| WO1997009673A9 (en) | Transferring code to computer without accessing ram | |
| JPH05233478A (ja) | フラッシュメモリ書き換え回路 | |
| KR100290280B1 (ko) | 프로그램 가능한 플래시 메모리를 내장하는 마이크로콘트롤러 | |
| JPH04283837A (ja) | プログラムローディング方法 | |
| US20020004877A1 (en) | Method and system for updating user memory in emulator systems | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 |