JPH04236122A - パワ−スイッチング素子の短絡保護回路 - Google Patents
パワ−スイッチング素子の短絡保護回路Info
- Publication number
- JPH04236122A JPH04236122A JP385191A JP385191A JPH04236122A JP H04236122 A JPH04236122 A JP H04236122A JP 385191 A JP385191 A JP 385191A JP 385191 A JP385191 A JP 385191A JP H04236122 A JPH04236122 A JP H04236122A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- power switching
- circuit
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電流検出端子付きパワ
−スイッチング素子において、そのパワ−スイッチング
素子の負荷が短絡した場合に、前記パワ−スイッチング
素子を保護する短絡保護回路に関するものである。
−スイッチング素子において、そのパワ−スイッチング
素子の負荷が短絡した場合に、前記パワ−スイッチング
素子を保護する短絡保護回路に関するものである。
【０００２】
【従来の技術】図２は電流検出端子付きパワ−スイッチ
ング素子をＯＮ−ＯＦＦする駆動回路に、前記パワ−ス
イッチング素子の負荷が短絡したときに、そのパワ−ス
イッチング素子を保護する保護回路が構成された一般的
な回路構成図である。
ング素子をＯＮ−ＯＦＦする駆動回路に、前記パワ−ス
イッチング素子の負荷が短絡したときに、そのパワ−ス
イッチング素子を保護する保護回路が構成された一般的
な回路構成図である。
【０００３】図２において、１は負荷が接続される出力
端子、２は電流検出端子付きのパワ−スイッチング素子
、３は前記パワ−スイッチング素子２に流れる電流を検
出するための電流検出抵抗器、４は前記パワ−スイッチ
ング素子２のゲ−ト端子に接続される直列抵抗器、５は
前記パワ−スイッチング素子２をＯＮ−ＯＦＦさせるた
めの駆動回路で、定電圧が出力されている。６は前記駆
動回路５を入力に接続させるＮＯＲ回路、７は第１ラッ
チ回路、８は前記パワ−スイッチング素子２をＯＮ−Ｏ
ＦＦさせるための入力信号端子、９は負荷が短絡したと
きに負荷電流を抑えるために駆動回路５の出力電圧を分
圧するための分圧抵抗器、１０は前記駆動回路５の出力
電圧をゲ−ト端子に接続された直列抵抗器４と分圧抵抗
器９とによって分圧した電圧を前記パワ−スイッチング
素子２のゲ−ト端子に印加するためのトランジスタ、１
１は前記トランジスタ１０のドライブ回路、１２は負荷
短絡保護回路側の第２ラッチ回路、１３は前記電流検出
抵抗器３の電圧降下と基準電圧を比較する電圧比較器、
１４は温度依存性の小さい基準電圧、１５は前記電流検
出抵抗器３の電圧降下と基準電圧１４を比較することに
よってタイマ回路１６をトリガするトリガ回路である。
端子、２は電流検出端子付きのパワ−スイッチング素子
、３は前記パワ−スイッチング素子２に流れる電流を検
出するための電流検出抵抗器、４は前記パワ−スイッチ
ング素子２のゲ−ト端子に接続される直列抵抗器、５は
前記パワ−スイッチング素子２をＯＮ−ＯＦＦさせるた
めの駆動回路で、定電圧が出力されている。６は前記駆
動回路５を入力に接続させるＮＯＲ回路、７は第１ラッ
チ回路、８は前記パワ−スイッチング素子２をＯＮ−Ｏ
ＦＦさせるための入力信号端子、９は負荷が短絡したと
きに負荷電流を抑えるために駆動回路５の出力電圧を分
圧するための分圧抵抗器、１０は前記駆動回路５の出力
電圧をゲ−ト端子に接続された直列抵抗器４と分圧抵抗
器９とによって分圧した電圧を前記パワ−スイッチング
素子２のゲ−ト端子に印加するためのトランジスタ、１
１は前記トランジスタ１０のドライブ回路、１２は負荷
短絡保護回路側の第２ラッチ回路、１３は前記電流検出
抵抗器３の電圧降下と基準電圧を比較する電圧比較器、
１４は温度依存性の小さい基準電圧、１５は前記電流検
出抵抗器３の電圧降下と基準電圧１４を比較することに
よってタイマ回路１６をトリガするトリガ回路である。
【０００４】上記のように構成された一般的なパワ−ス
イッチング素子２の短絡保護回路において、入力信号が
入力信号端子８から入力されると、ＮＯＲ回路６を通し
て駆動回路５の出力が“Ｈ”レベルになり、直列抵抗器
４を介してパワ−スイッチング素子２のゲ−ト端子に電
圧が印加され、パワ−スイッチング素子２がＯＮして負
荷に電流を流す。このとき、何らかの原因で負荷が短絡
状態になった場合、電流検出抵抗器３の電圧降下が大き
くなり、その電圧降下と基準電圧１４を比較している電
圧比較器１３によって第２ラッチ回路１２を働かせると
同時に、トリガ回路１５によってタイマ回路１６がトリ
ガされる。第２ラッチ回路１２の出力によって、ドライ
ブ回路１１を介してトランジスタ１０をＯＮさせ、直列
抵抗器４と分圧抵抗器９による駆動回路５の出力電圧の
分圧電圧がパワ−スイッチング素子２のゲ−ト端子に印
加され、負荷短絡時の電流を一度、ある電流値にしてお
き、それからタイマ回路１６によって設定された時間後
にパワ−スイッチング素子２をＯＦＦさせる第１ラッチ
回路７を働かせ、ＮＯＲ回路６を通して駆動回路５の出
力を“Ｌ”レベルにし、パワ−スイッチング素子２に印
加されるゲ−ト電圧を約０Ｖにして、負荷短絡時にパワ
−スイッチング素子２を完全にＯＦＦさせる。
イッチング素子２の短絡保護回路において、入力信号が
入力信号端子８から入力されると、ＮＯＲ回路６を通し
て駆動回路５の出力が“Ｈ”レベルになり、直列抵抗器
４を介してパワ−スイッチング素子２のゲ−ト端子に電
圧が印加され、パワ−スイッチング素子２がＯＮして負
荷に電流を流す。このとき、何らかの原因で負荷が短絡
状態になった場合、電流検出抵抗器３の電圧降下が大き
くなり、その電圧降下と基準電圧１４を比較している電
圧比較器１３によって第２ラッチ回路１２を働かせると
同時に、トリガ回路１５によってタイマ回路１６がトリ
ガされる。第２ラッチ回路１２の出力によって、ドライ
ブ回路１１を介してトランジスタ１０をＯＮさせ、直列
抵抗器４と分圧抵抗器９による駆動回路５の出力電圧の
分圧電圧がパワ−スイッチング素子２のゲ−ト端子に印
加され、負荷短絡時の電流を一度、ある電流値にしてお
き、それからタイマ回路１６によって設定された時間後
にパワ−スイッチング素子２をＯＦＦさせる第１ラッチ
回路７を働かせ、ＮＯＲ回路６を通して駆動回路５の出
力を“Ｌ”レベルにし、パワ−スイッチング素子２に印
加されるゲ−ト電圧を約０Ｖにして、負荷短絡時にパワ
−スイッチング素子２を完全にＯＦＦさせる。
【０００５】ここで、負荷短絡時にパワ−スイッチング
素子２をすぐにＯＦＦさせないで、一度、ある電流値に
してから完全にＯＦＦにする目的は、負荷電流を急に短
絡時の電流値からＯＦＦにすると、その電流変化である
ｄｉ／ｄｔによって異常電圧が発生し、パワ−スイッチ
ング素子２の端子間にその異常電圧が印加され、そのパ
ワ−スイッチング素子２を破壊させる危険性があるため
である。
素子２をすぐにＯＦＦさせないで、一度、ある電流値に
してから完全にＯＦＦにする目的は、負荷電流を急に短
絡時の電流値からＯＦＦにすると、その電流変化である
ｄｉ／ｄｔによって異常電圧が発生し、パワ−スイッチ
ング素子２の端子間にその異常電圧が印加され、そのパ
ワ−スイッチング素子２を破壊させる危険性があるため
である。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような目的のために設けた従来の保護回路構成において
は、パワ−スイッチング素子２のゲ−ト端子に印加され
る電圧は、駆動回路５の出力電圧が直列抵抗器４と分圧
抵抗器９とによって分圧された一定のものとなるため、
パワ−スイッチング素子２のスレッシュホ−ルド電圧の
バラツキにより、短絡時の電流が急にＯＡ近くまでにな
るパワ−スイッチング素子２があり、その電流変化率ｄ
ｉ／ｄｔによって破壊する危険性があるため、前記パワ
−スイッチング素子２のスレッシュホ−ルド電圧を選択
するか、ゲ−トに印加される電圧を調整するために分圧
抵抗器９をトリミングするかしなければならないという
問題点があった。
ような目的のために設けた従来の保護回路構成において
は、パワ−スイッチング素子２のゲ−ト端子に印加され
る電圧は、駆動回路５の出力電圧が直列抵抗器４と分圧
抵抗器９とによって分圧された一定のものとなるため、
パワ−スイッチング素子２のスレッシュホ−ルド電圧の
バラツキにより、短絡時の電流が急にＯＡ近くまでにな
るパワ−スイッチング素子２があり、その電流変化率ｄ
ｉ／ｄｔによって破壊する危険性があるため、前記パワ
−スイッチング素子２のスレッシュホ−ルド電圧を選択
するか、ゲ−トに印加される電圧を調整するために分圧
抵抗器９をトリミングするかしなければならないという
問題点があった。
【０００７】本発明は、上記に示したようなパワ−スイ
ッチング素子のスレッシュホ−ルド電圧のバラツキに関
係なく、短絡時の電流をある電流値にしてから、負荷電
流を完全にＯＦＦにしてパワ−スイッチング素子を破壊
から防ぐことを目的としたパワ−スイッチング素子の短
絡保護回路を提供するものである。
ッチング素子のスレッシュホ−ルド電圧のバラツキに関
係なく、短絡時の電流をある電流値にしてから、負荷電
流を完全にＯＦＦにしてパワ−スイッチング素子を破壊
から防ぐことを目的としたパワ−スイッチング素子の短
絡保護回路を提供するものである。
【０００８】
【課題を解決するための手段】本発明に係るパワ−スイ
ッチング素子の短絡保護回路は、パワ−スイッチング素
子のＯＮ−ＯＦＦ駆動回路と、パワ−スイッチング素子
の負荷の短絡時に定電流動作してこのパワ−スイッチン
グ素子のゲ−ト電圧を低下させるためのパワ−スイッチ
ング素子の電流検出端子を用いた定電流駆動回路と、パ
ワ−スイッチング素子の電流検出端子の端子電圧と基準
電圧を比較し、端子電圧が基準電圧以上になった時出力
を出し、定電流駆動回路を作動させる電圧比較器とから
なるものである。
ッチング素子の短絡保護回路は、パワ−スイッチング素
子のＯＮ−ＯＦＦ駆動回路と、パワ−スイッチング素子
の負荷の短絡時に定電流動作してこのパワ−スイッチン
グ素子のゲ−ト電圧を低下させるためのパワ−スイッチ
ング素子の電流検出端子を用いた定電流駆動回路と、パ
ワ−スイッチング素子の電流検出端子の端子電圧と基準
電圧を比較し、端子電圧が基準電圧以上になった時出力
を出し、定電流駆動回路を作動させる電圧比較器とから
なるものである。
【０００９】
【作用】本発明においては、パワ−スイッチング素子に
接続された負荷が何らかの異常発生により短絡した場合
でも、定電流回路の作動により、パワ−スイッチング素
子のスレッシュホ−ルド電圧のバラツキに関係なく一定
電流となり、その後、タイマ回路で設定された時間後に
パワ−スイッチング素子は充分にオフになる。
接続された負荷が何らかの異常発生により短絡した場合
でも、定電流回路の作動により、パワ−スイッチング素
子のスレッシュホ−ルド電圧のバラツキに関係なく一定
電流となり、その後、タイマ回路で設定された時間後に
パワ−スイッチング素子は充分にオフになる。
【００１０】
【実施例】以下、本発明の一実施例を図１について説明
する。図１は、本発明の一実施例を示す回路図であり、
１〜８、１２〜１６は上記図２の従来の回路構成におい
て示すものと全く同一のものである。１７はインピ−ダ
ンス変換用バッファアンプ、１８は電流制限抵抗器、１
９は定電流駆動回路を構成させるためのゲ−ト用トラン
ジスタ、２０は負荷電流をある電流に設定するための電
流設定電圧、２１は定電流動作させるためのオペアンプ
、２２は定電流回路構成を切ったときのブロック用ダイ
オ−ド、２３は定電流駆動回路を示す。
する。図１は、本発明の一実施例を示す回路図であり、
１〜８、１２〜１６は上記図２の従来の回路構成におい
て示すものと全く同一のものである。１７はインピ−ダ
ンス変換用バッファアンプ、１８は電流制限抵抗器、１
９は定電流駆動回路を構成させるためのゲ−ト用トラン
ジスタ、２０は負荷電流をある電流に設定するための電
流設定電圧、２１は定電流動作させるためのオペアンプ
、２２は定電流回路構成を切ったときのブロック用ダイ
オ−ド、２３は定電流駆動回路を示す。
【００１１】上記のように構成された回路において、入
力信号が入力信号端子８から入力されてパワ−スイッチ
ング素子２をＯＮさせるまでは従来の回路動作と同じで
ある。そして、負荷が短絡せず、パワ−スイッチング素
子２が定常安全動作状態にある場合は、電流検出抵抗器
３の電圧降下と負荷短絡検出用の基準電圧１４との比較
により、第２ラッチ回路１２が常にリセット状態にあり
、ゲ−ト用トランジスタ１９がＯＮしているために、電
流検出抵抗器３からバッファアンプ１７→電流制限抵抗
器１８→オペアンプ２１（電流設定電圧２０）→ブロッ
ク用ダイオ−ド２２→パワ−スイッチング素子２までお
よび駆動回路５，直列抵抗器４によって構成されている
定電流駆動回路２３が切り離されているので、この回路
は何ら機能しない状態にある。
力信号が入力信号端子８から入力されてパワ−スイッチ
ング素子２をＯＮさせるまでは従来の回路動作と同じで
ある。そして、負荷が短絡せず、パワ−スイッチング素
子２が定常安全動作状態にある場合は、電流検出抵抗器
３の電圧降下と負荷短絡検出用の基準電圧１４との比較
により、第２ラッチ回路１２が常にリセット状態にあり
、ゲ−ト用トランジスタ１９がＯＮしているために、電
流検出抵抗器３からバッファアンプ１７→電流制限抵抗
器１８→オペアンプ２１（電流設定電圧２０）→ブロッ
ク用ダイオ−ド２２→パワ−スイッチング素子２までお
よび駆動回路５，直列抵抗器４によって構成されている
定電流駆動回路２３が切り離されているので、この回路
は何ら機能しない状態にある。
【００１２】ここで、負荷が何らかの異常で短絡した場
合、パワ−スイッチング素子２にも短絡時の電流が流れ
、その後すぐに電流検出抵抗器３の電圧降下分が短絡検
出用の基準電圧１４より大きくなって電圧比較器１３を
通して第２ラッチ回路１２が働き、ゲ−ト用トランジス
タ１９をＯＦＦさせる。これにより、上記に示した定電
流回路が構成されて自動的に働き、従来回路の欠点であ
るパワ−スイッチング素子２のスレッシュホ−ルド電圧
のバラツキに関係なく指定の負荷電流に設定することが
可能となる。
合、パワ−スイッチング素子２にも短絡時の電流が流れ
、その後すぐに電流検出抵抗器３の電圧降下分が短絡検
出用の基準電圧１４より大きくなって電圧比較器１３を
通して第２ラッチ回路１２が働き、ゲ−ト用トランジス
タ１９をＯＦＦさせる。これにより、上記に示した定電
流回路が構成されて自動的に働き、従来回路の欠点であ
るパワ−スイッチング素子２のスレッシュホ−ルド電圧
のバラツキに関係なく指定の負荷電流に設定することが
可能となる。
【００１３】すなわち、オペアンプ２１の出力電圧が制
御されることによって、直列抵抗器４を流れる電流が変
化する。この直列抵抗器４の電圧降下によって、パワ−
スイッチング素子２のゲ−トに印加される電圧は、図２
の分圧抵抗器９と同様の作用を行い、負荷電流を下げる
。それから、同時にタイマ回路１６もトリガされている
ので、前記従来回路と同様にタイマ時間後にパワ−スイ
ッチング素子２を完全にＯＦＦし負荷電流を０にする。
御されることによって、直列抵抗器４を流れる電流が変
化する。この直列抵抗器４の電圧降下によって、パワ−
スイッチング素子２のゲ−トに印加される電圧は、図２
の分圧抵抗器９と同様の作用を行い、負荷電流を下げる
。それから、同時にタイマ回路１６もトリガされている
ので、前記従来回路と同様にタイマ時間後にパワ−スイ
ッチング素子２を完全にＯＦＦし負荷電流を０にする。
【００１４】
【発明の効果】以上説明したように、本発明は、パワ−
スイッチング素子のＯＮ−ＯＦＦ駆動回路と、パワ−ス
イッチング素子の負荷の短絡時に定電流動作してこのパ
ワ−スイッチング素子のゲ−ト電圧を低下させるための
パワ−スイッチング素子の電流検出端子を用いた定電流
駆動回路と、パワ−スイッチング素子の電流検出端子の
端子電圧と基準電圧を比較し端子電圧が基準電圧以上に
なった時出力を出し定電流駆動回路を作動させる電圧比
較器とを有するので、負荷が何らかの原因で短絡状態に
なったとき負荷電流を一度、ある電流値に下げてから完
全にＯＦＦすることができる。しかも、パワ−スイッチ
ング素子のスレッシュホ−ルド電圧の選別，あるいはパ
ワ−スイッチング素子ごとにゲ−ト電圧を調整する抵抗
トリミングなどを要せずにパワ−スイッチング素子のＯ
ＦＦ時に発生する電流変化率ｄｉ／ｄｔを抑制すること
ができる効果がある。
スイッチング素子のＯＮ−ＯＦＦ駆動回路と、パワ−ス
イッチング素子の負荷の短絡時に定電流動作してこのパ
ワ−スイッチング素子のゲ−ト電圧を低下させるための
パワ−スイッチング素子の電流検出端子を用いた定電流
駆動回路と、パワ−スイッチング素子の電流検出端子の
端子電圧と基準電圧を比較し端子電圧が基準電圧以上に
なった時出力を出し定電流駆動回路を作動させる電圧比
較器とを有するので、負荷が何らかの原因で短絡状態に
なったとき負荷電流を一度、ある電流値に下げてから完
全にＯＦＦすることができる。しかも、パワ−スイッチ
ング素子のスレッシュホ−ルド電圧の選別，あるいはパ
ワ−スイッチング素子ごとにゲ−ト電圧を調整する抵抗
トリミングなどを要せずにパワ−スイッチング素子のＯ
ＦＦ時に発生する電流変化率ｄｉ／ｄｔを抑制すること
ができる効果がある。
【図１】本発明の一実施例によるパワ−スイッチング素
子の短絡保護回路を示す図である。
子の短絡保護回路を示す図である。
【図２】従来のパワ−スイッチング素子の短絡保護回路
を示す図である。
を示す図である。
１ 出力端子
２ パワ−スイッチング素子
３ 電流検出抵抗器
４ 直列抵抗器
５ 駆動回路
６ ＮＯＲ回路
７ 第１ラッチ回路
８ 入力信号端子
１２ 第２ラッチ回路
１３ 電圧比較器
１４ 基準電圧
１５ トリガ回路
１６ タイマ回路
１７ バッファアンプ
１８ 電流制限抵抗器
１９ ゲ−ト用トランジスタ
２０ 電流設定電圧
２１ オペアンプ
２２ ブロック用ダイオ−ド
２３ 定電流駆動回路
Claims (1)
- 【請求項１】 電流検出端子付きパワ−スイッチング
素子において、このパワ−スイッチング素子のＯＮ−Ｏ
ＦＦ駆動回路と、前記パワ−スイッチング素子の負荷の
短絡時に定電流動作してこのパワ−スイッチング素子の
ゲ−ト電圧を低下させるための前記パワ−スイッチング
素子の電流検出端子を用いた定電流駆動回路と、前記パ
ワ−スイッチング素子の電流検出端子の端子電圧と基準
電圧を比較し、前記端子電圧が基準電圧以上になった時
出力を出し、前記定電流駆動回路を作動させる電圧比較
器とからなることを特徴とするパワ−スイッチング素子
の短絡保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP385191A JPH04236122A (ja) | 1991-01-17 | 1991-01-17 | パワ−スイッチング素子の短絡保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP385191A JPH04236122A (ja) | 1991-01-17 | 1991-01-17 | パワ−スイッチング素子の短絡保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04236122A true JPH04236122A (ja) | 1992-08-25 |
Family
ID=11568690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP385191A Pending JPH04236122A (ja) | 1991-01-17 | 1991-01-17 | パワ−スイッチング素子の短絡保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04236122A (ja) |
-
1991
- 1991-01-17 JP JP385191A patent/JPH04236122A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4589966B2 (ja) | 電力供給制御装置及び半導体装置 | |
| KR102348895B1 (ko) | 볼티지 레귤레이터 | |
| US9722594B2 (en) | Drive device | |
| CA1281375C (en) | Digital power converter input current control circuit | |
| JP2007159159A (ja) | 半導体素子の保護装置 | |
| JPH05304450A (ja) | 保護回路を具備する半導体装置および電子システム | |
| US7092226B2 (en) | Constant-voltage power supply circuit | |
| US3177402A (en) | Over-current protective circuits | |
| US4146829A (en) | Battery dissipation limiter circuit | |
| US4427902A (en) | Optimum transistor drive circuit with over load compensation | |
| JPH04236122A (ja) | パワ−スイッチング素子の短絡保護回路 | |
| JP2004248415A (ja) | スイッチ回路 | |
| JPS6037018A (ja) | 電流リミッタ装置 | |
| JP2006060971A (ja) | 半導体スイッチの制御装置 | |
| JP2873643B2 (ja) | シリーズレギュレータの保護回路 | |
| JPH10107605A (ja) | トランジスタの過電流保護回路 | |
| JPH09182448A (ja) | インバータ制御装置の過電流保護回路 | |
| JPH05343967A (ja) | 保護回路 | |
| JPH11299223A (ja) | スイッチング電源装置 | |
| JPS58151081A (ja) | レ−ザ−電源回路 | |
| JPH06225443A (ja) | 給電制御装置 | |
| CN121770509A (zh) | 一种用于防止后级负载单粒子闩锁的保护电路 | |
| JPS6331413Y2 (ja) | ||
| KR900009468Y1 (ko) | 과부하시 전원 차단회로 | |
| JPH0546097Y2 (ja) |