JPH04236459A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、特にダイナミック・
ランダムアクセス・メモリ（ＤＲＡＭ）に係り、半導体
装置の製造方法に関するものである。

【０００２】

【従来の技術】今や半導体技術は、種々産業の基盤を為
しており、その技術は急速な勢いで進歩を続けている。 特にダイナミック・ランダムアクセス・メモリ（以下「
ＤＲＡＭ」という。）の集積度は、技術の進歩を測る１
つの指標となっている。ＤＲＡＭの構造は大別してスタ
ック型およびトレンチ型の２つがあるが、スタック型は
製造の容易さおよびソフトエラー耐性の高さから有望視
されている。メモリーセルはスイッチングトランジスタ
およびストレージノードからなり、スタック型メモリー
セルとは、このスイッチングトランジスタおよびストレ
ージノードを半導体基板上に積層形成したものである。

【０００３】図３（ａ）　〜（ｇ）　は従来の半導体装
置の製造方法を示す工程順断面図である。図３（ａ）　
に示すように、ｐ型のシリコン基板１上にゲート絶縁膜
となるＳｉＯ２　膜３およびゲート電極となるワード線
２を形成した後に、ｎ＋　型の活性領域１００を形成し
て、スイッチングトランジスタ１０１が形成される。次
に、図３（ｂ）　に示すように、全面に層間絶縁膜４を
堆積し、この層間絶縁膜４に、スイッチングトランジス
タ１０１のｎ＋　型の活性領域１００に達した開口窓が
形成される。そして、この開口窓を介して、ｎ＋　型の
活性領域１００に電気的に接続したビット線５が形成さ
れる。

【０００４】次に、図３（ｃ）　に示すように、層間絶
縁膜４上およびビット線５上に層間絶縁膜６が堆積され
る。 そして、この層間絶縁膜６上にレジストパターン７が形
成される。次に、図３（ｄ）　に示すように、ビット線
５が接続されていないスイッチングトランジスタ１０１
のｎ＋　型の活性領域１００に達する開口窓Ｘがエッチ
ングにより形成される。そして、この開口窓Ｘ上および
層間絶縁膜６上に導電性ポリシリコン膜８０を堆積し、
さらにこの導電性ポリシリコン膜８０上にレジストパタ
ーン９を形成する。

【０００５】次に、図３（ｅ）　に示すように、レジス
トパターン９を用いて、導電性ポリシリコン膜８０をエ
ッチングすることにより、ストレージノード２１０が形
成される。そして、このストレージノード２１０上に誘
電体膜１１０が形成される。次に、図３（ｆ）　に示す
ように、誘電体膜１１０上に導電性ポリシリコン膜を堆
積することにより、プレート電極１２０が形成される。

【０００６】その後、図３（ｇ）　に示すように、全面
に層間絶縁膜１３０が形成され、この層間絶縁膜１３０
にアルミニウム配線１４０が形成される。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置の製造方法では、層間絶縁膜１３
０により隣接したストレージノード２１０間の窪みを埋
め込みかつ、表面を平坦化するのが困難であった。すな
わち、層間絶縁膜６とストレージノード２１０とに段差
があるため、この層間絶縁膜６上およびストレージノー
ド２１０上に形成した層間絶縁膜１３０の表面にも段差
が生じていた。その結果、この層間絶縁膜１３０上にア
ルミニウム配線１４０を施す際に、フォトパターンの形
成およびアルミニウム配線材料のエッチングが困難とな
るという問題があった。

【０００８】この発明の目的は、上記問題点に鑑み、隣
接したストレージノード間の窪みを容易に埋め込みかつ
表面を平坦化して、容易かつ安定して金属配線を形成す
ることのできる半導体装置の製造方法を提供することで
ある　　。

【０００９】

【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は次のようにする。スイッチングトランジ
スタを形成した半導体基板上に層間絶縁膜を形成する。 この層間絶縁膜に前記スイッチングトランジスタの活性
領域まで達する開口窓を形成する。この開口窓を介して
前記スイッチングトランジスタの活性領域に電気的に接
続したストレージノードを形成する。このストレージノ
ードの表面に誘電体膜を形成する。この誘電体膜上に導
電性膜を堆積する。この導電性膜をエッチバックしてプ
レート電極を形成する。

【００１０】請求項２記載の半導体装置の製造方法は次
のようにする。スイッチングトランジスタを形成した半
導体基板上に層間絶縁膜を形成する。この層間絶縁膜に
前記スイッチングトランジスタの活性領域まで達する開
口窓を形成する。この開口窓を介して前記スイッチング
トランジスタの活性領域に電気的に接続した導電性膜を
堆積する。この導電性膜をエッチングして側面に順テー
パ部を有したストレージノードを形成する。

【００１１】

【作用】請求項１記載の構成によれば、スイッチングト
ランジスタおよび層間絶縁膜を形成した半導体基板上に
、スイッチングトランジスタの活性領域に電気的に接続
したストレージノードを形成し、このストレージノード
の表面に誘電体膜を形成した後、この誘電体膜上に導電
性膜を形成し、この導電性膜をエッチバックすることに
よりプレート電極を形成する。したがって、隣接したス
トレージノード間の窪みをプレート電極となる導電性膜
により容易に埋め込み、かつプレート電極の表面を平坦
化することができる。

【００１２】請求項２記載の構成によれば、スイッチン
グトランジスタおよび層間絶縁膜を形成した半導体基板
上に、スイッチングトランジスタの活性領域に電気的に
接続した導電性膜を形成した後、この導電性膜をエッチ
ングして側面に順テーパ部を有するストレージノードを
形成する。したがって、ストレージノードと層間絶縁膜
との段差を緩やかにすることができる。

【００１３】

【実施例】図１（ａ）　〜（ｇ）　はこの発明の第１の
実施例の半導体装置の製造方法を示す工程順断面図であ
る。図１（ａ）　に示すように、ｐ型のシリコン基板１
上にゲート絶縁膜となるＳｉＯ２　膜３およびゲート電
極となるワード線２を形成した後に、ｎ＋　型の活性領
域１００を形成して、スイッチングトランジスタ１０１
を形成する。

【００１４】次に、図１（ｂ）　に示すように、全面に
層間絶縁膜４を堆積し、この層間絶縁膜４に、スイッチ
ングトランジスタ１０１のｎ＋　型の活性領域１００に
達した開口窓４ａを形成する。そして、この開口窓４ａ
を介して、ｎ＋　型の活性領域１００に電気的に接続し
たビット線５を形成する。次に、図１（ｃ）　に示すよ
うに、層間絶縁膜４上およびビット線５上に層間絶縁膜
６を堆積し、この層間絶縁膜６上にレジストパターン７
を形成する。

【００１５】次に、図１（ｄ）　に示すように、ビット
線５が接続されていないスイッチングトランジスタ１０
１のｎ＋　型の活性領域１００に達する開口窓Ｘを形成
する。 そして、この開口窓Ｘ上および層間絶縁膜６上に膜厚５
００〔μｍ〕の導電性ポリシリコン膜８を堆積し、さら
にこの導電性ポリシリコン膜８上にレジストパターン９
を形成する。

【００１６】次に、図１（ｅ）　に示すように、レジス
トパターン９を用いて、導電性ポリシリコン膜８をエッ
チングすることにより、開口窓Ｘを介してスイッチング
トランジスタ１０１の活性領域１００に電気的に接続し
たストレージノード１０を形成する。そして、このスト
レージノード１０上に誘電体膜１１を形成する。次に、
図１（ｆ）　に示すように、誘電体膜１１上に膜厚１〔
μｍ〕の導電性ポリシリコン膜（図示せず）を堆積した
後、この導電性ポリシリコン膜を膜厚３００〔ｎｍ〕エ
ッチバックすることにより、表面の平坦なプレート電極
１２を形成する。

【００１７】そして、図１（ｇ）　に示すように、プレ
ート電極１２上にボロンおよびリンを含むＳｉＯ２　膜
からなる層間絶縁膜１３を膜厚４００〔ｎｍ〕程度堆積
した後、熱処理を施し平坦化し、この平坦な層間絶縁膜
１３上にアルミニウム配線１４を形成する。以上、この
第１の実施例によれば、図１（ｆ）　に示す工程におい
て、プレート電極１２を形成する際に、プレート電極の
材料となる導電性ポリシリコン膜を従来よりも厚く堆積
させ、この膜厚の厚い導電性ポリシリコン膜をエッチバ
ックすることにより、表面の平坦なプレート電極１２を
形成する。したがって、隣接するストレージノード１０
間の窪みをプレート電極１２により容易に埋め込み、か
つプレート電極１２の表面を平坦化することができる。 その結果、プレート電極１２上に形成した層間絶縁膜１
３の表面を容易に平坦化することができ、この表面に容
易にかつ安定してアルミニウム配線１４を形成すること
ができる。

【００１８】図２（ａ）　〜（ｆ）　はこの発明の第２
の実施例の半導体装置の製造方法を示す工程順断面図で
ある。図２（ａ）　に示すように、ｐ型のシリコン基板
１上にゲート絶縁膜となるＳｉＯ２　膜３およびゲート
電極となるワード線２を形成した後に、ｎ＋　型の活性
領域１００を形成して、スイッチングトランジスタ１０
１を形成する。

【００１９】次に、図２（ｂ）　に示すように、全面に
層間絶縁膜４を堆積し、この層間絶縁膜４に、スイッチ
ングトランジスタ１０１のｎ＋　型の活性領域１００に
達した開口窓４ａを形成する。そして、この開口窓４ａ
を介してｎ＋　型の活性領域１００に電気的に接続した
ビット線５を形成する。次に、図２（ｃ）　に示すよう
に、層間絶縁膜４上およびビット線５上に層間絶縁膜６
を堆積し、この層間絶縁膜６上にレジストパターン７を
形成する。

【００２０】次に、図２（ｄ）　に示すように、ビット
線５が接続されていないスイッチングトランジスタ１０
１のｎ＋　型の活性領域１００に達する開口窓Ｘをエッ
チングにより形成する。そして、この開口窓Ｘ上および
層間絶縁膜６上に膜厚５００〔μｍ〕の導電性ポリシリ
コン膜８を堆積する。この導電性ポリシリコン膜８は開
口窓Ｘを介して、スイッチングトランジスタ１０１のｎ
＋　型の活性領域１００に電気的に接続されている。そ
して、さらにこの導電性ポリシリコン膜８上にレジスト
パターン９を形成する。

【００２１】次に、図２（ｅ）　に示すように、レジス
トパターン９を用いて、導電性ポリシリコン膜８をエッ
チングすることにより、スイッチングトランジスタ１０
１のｎ＋　型の活性領域１００に電気的に接続したスト
レージノード１０ｂを形成する。この際、エッチング条
件を制御することにより、ストレージノード１０ｂの側
面に順テーパ部１０ａを形成する。これにより、ストレ
ージノード１０ｂと層間絶縁膜６との段差を緩やかにす
る。なお、このエッチング条件は、ＥＣＲマイクロ波エ
ッチャーを用い、使用ガスはＳｉＣｌ４：流量３０〔ｓ
ｃｃｍ〕、Ｃ４　Ｆ８　：流量７０〔ｓｃｃｍ〕、冷却
Ｈｅ：流量１０〔ｓｃｃｍ〕、ガス圧２．０〔Ｐａ〕、
マイクロ波パワー２００〔ｍＡ〕、ＲＦパワー１６０〔
Ｗ〕である。また、順テーパ部の角Ａは、シリコン基板
１の一主面に対して０度を超え９０度未満であり、好ま
しくは４５度以上８０度以下であり、より好ましくは６
０度程度である。そして、このストレージノード１０ｂ
上に誘電体膜１１を形成する。

【００２２】その後、図２（ｆ）　に示すように、誘電
体膜１１上に膜厚２５０〔μｍ〕の導電性ポリシリコン
膜を堆積することにより、プレート電極１２を形成する
。そして、このプレート電極１２上にボロンおよびリン
を含むＳｉＯ２　膜からなる層間絶縁膜１３を膜厚４０
０〔ｎｍ〕程度堆積し熱処理を施して平坦化した後、こ
の層間絶縁膜１３上にアルミニウム配線１４を形成する
。

【００２３】以上、この第２の実施例によれば、図（ｅ
）　に示す工程において、ストレージノード１０ｂを形
成する際のエッチング条件を制御することにより、スト
レージノード１０ｂの側面に順テーパ部１０ａを形成す
ることによって、ストレージノード１０ｂと層間絶縁膜
６との段差を緩やかする。したがって、隣接したストレ
ージノード１０ｂ間の窪みをプレート電極１２により容
易に埋め込み、かつ表面の平坦な層間絶縁膜１３を形成
することができる。したがって、図２（ｆ）　の工程に
おいて、この層間絶縁膜１３上に容易にかつ安定してア
ルミニウム配線１４を形成することができる。

【００２４】なお、第１および第２の実施例において、
ｐ型のシリコン基板を用いたが、ｎ型でも良い。

【００２５】

【発明の効果】請求項１記載の半導体装置の製造方法に
よれば、スイッチングトランジスタおよび層間絶縁膜を
形成した半導体基板上に、スイッチングトランジスタの
活性領域に電気的に接続したストレージノードを形成し
、このストレージノードの表面に誘電体膜を形成した後
、この誘電体膜上に導電性膜を形成し、この導電性膜を
エッチバックすることによりプレート電極を形成する。 したがって、隣接したストレージノード間の窪みをプレ
ート電極となる導電性膜により容易に埋め込み、かつプ
レート電極の表面を平坦化することができる。

【００２６】その結果、後の工程において、金属配線を
施すためにプレート電極上に形成する層間絶縁膜の表面
は平坦となり、これにより、容易にかつ安定して金属配
線を形成することができる。請求項２記載の半導体装置
の製造方法によれば、スイッチングトランジスタおよび
層間絶縁膜を形成した半導体基板上に、スイッチングト
ランジスタの活性領域に電気的に接続した導電性膜を形
成した後、この導電性膜をエッチングして側面に順テー
パ部を有するストレージノードを形成する。したがって
、ストレージノードと層間絶縁膜との段差を緩やかにす
ることができる。

【００２７】その結果、後の工程において、金属配線を
施すためにストレージノード上および層間絶縁膜上に形
成する層間絶縁膜の表面は平坦となり、これにより、容
易にかつ安定して金属配線を形成することができる。

【図面の簡単な説明】

【図１】図１（ａ）　〜（ｇ）　はこの発明の第１の実
施例の半導体装置の製造方法を示す工程順断面図である
。

【図２】図２（ａ）　〜（ｆ）　はこの発明の第２の実
施例の半導体装置の製造方法を示す工程順断面図である
。

【図３】図３（ａ）　〜（ｇ）　は従来の半導体装置の
製造方法を示す工程順断面図である。

【符号の説明】

１　　　　シリコン基板（半導体基板）４，６　　　　
層間絶縁膜 １０ａ　　　　順テーパ部 １０，１０ｂ　　　　ストレージノード１１　　　　誘
電体膜 １２　　　　プレート電極 １００　　　　活性領域 １０１　　　　スイッチングトランジスタＸ　　　　開
口窓

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　スイッチングトランジスタを形成した
   半導体基板上に層間絶縁膜を形成する工程と、この層間
   絶縁膜に前記スイッチングトランジスタの活性領域まで
   達する開口窓を形成する工程と、この開口窓を介して前
   記スイッチングトランジスタの活性領域に電気的に接続
   したストレージノードを形成する工程と、このストレー
   ジノードの表面に誘電体膜を形成する工程と、この誘電
   体膜上に導電性膜を堆積する工程と、この導電性膜をエ
   ッチバックしてプレート電極を形成する工程とを含む半
   導体装置の製造方法。
2. 【請求項２】　　スイッチングトランジスタを形成した
   半導体基板上に層間絶縁膜を形成する工程と、この層間
   絶縁膜に前記スイッチングトランジスタの活性領域まで
   達する開口窓を形成する工程と、この開口窓を介して前
   記スイッチングトランジスタの活性領域に電気的に接続
   した導電性膜を堆積する工程と、この導電性膜をエッチ
   ングして側面に順テーパ部を有したストレージノードを
   形成する工程とを含む半導体装置の製造方法。