JPH04237125A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JPH04237125A JPH04237125A JP3020361A JP2036191A JPH04237125A JP H04237125 A JPH04237125 A JP H04237125A JP 3020361 A JP3020361 A JP 3020361A JP 2036191 A JP2036191 A JP 2036191A JP H04237125 A JPH04237125 A JP H04237125A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- reaction
- silicon
- anisotropy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/963—Removing process residues from vertical substrate surfaces
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造分野等
において適用されるドライエッチング方法に関し、特に
シリコン・トレンチ・エッチング等の高アスペクト比加
工を良好な異方性をもって高速に行う方法に関する。
において適用されるドライエッチング方法に関し、特に
シリコン・トレンチ・エッチング等の高アスペクト比加
工を良好な異方性をもって高速に行う方法に関する。
【０００２】
【従来の技術】近年のＶＬＳＩ，ＵＬＳＩ等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、半導体デバイスにおける各種パターンのアスペ
クト比は急速に増大する傾向にある。したがって、ドラ
イエッチング技術に対しても、高アスペクト比加工を良
好な異方性をもって行う技術が切望されている。シリコ
ン系材料層の高アスペクト比加工の典型的な例は、容量
素子の形成や素子分離を目的として行われるシリコン・
トレンチ・エッチングである。トレンチの深さはデバイ
スの種類や用途により異なり、容量素子では４〜５μｍ
，素子分離ではＭＯＳトランジスタ用で１μｍ、バイポ
ーラ・トランジスタ用で４μｍ程度とされているが、そ
の開口径はいずれも０．３５〜１．０μｍ程度である。 シリコン・トレンチ・エッチングには、マスク・パター
ンやエッチング・パラメータ等によってトレンチの断面
形状が複雑に変化し、後工程におけるトレンチの埋め込
みや容量の制御等に困難をきたし易いという問題がある
。したがって、主としてラジカル反応にもとづきエッチ
ングを進行させるフッ素系ガス等をエッチング・ガスの
主成分とするのでは高異方性の達成は困難であり、通常
は塩素系ガスが使用される。ＳｉＣｌ４ とＮ２ の混
合ガス系はその代表例である。これは、ＳｉＣｌ４ か
ら主エッチング種としてＣｌ＋ を生成させると共に、
Ｎ２ の添加によりＳｉｘ Ｎｙ Ｃｌｚ の堆積を可
能とし、これを側壁保護に利用して高異方性を達成する
ことを意図したガスの組み合わせである。さらに本願出
願人は、上述のガス系にＣｌＦ３ 等のフッ素系ガスを
添加することも提案している。これは、異方性を損なわ
ない範囲内でＦ＊ を生成し得るガスを添加することに
より、Ｃｌ＋ と単結晶シリコンとの反応により律速さ
れていたエッチング速度を高めることを目的としている
。
ように半導体装置の高集積化および高性能化が進展する
に伴い、半導体デバイスにおける各種パターンのアスペ
クト比は急速に増大する傾向にある。したがって、ドラ
イエッチング技術に対しても、高アスペクト比加工を良
好な異方性をもって行う技術が切望されている。シリコ
ン系材料層の高アスペクト比加工の典型的な例は、容量
素子の形成や素子分離を目的として行われるシリコン・
トレンチ・エッチングである。トレンチの深さはデバイ
スの種類や用途により異なり、容量素子では４〜５μｍ
，素子分離ではＭＯＳトランジスタ用で１μｍ、バイポ
ーラ・トランジスタ用で４μｍ程度とされているが、そ
の開口径はいずれも０．３５〜１．０μｍ程度である。 シリコン・トレンチ・エッチングには、マスク・パター
ンやエッチング・パラメータ等によってトレンチの断面
形状が複雑に変化し、後工程におけるトレンチの埋め込
みや容量の制御等に困難をきたし易いという問題がある
。したがって、主としてラジカル反応にもとづきエッチ
ングを進行させるフッ素系ガス等をエッチング・ガスの
主成分とするのでは高異方性の達成は困難であり、通常
は塩素系ガスが使用される。ＳｉＣｌ４ とＮ２ の混
合ガス系はその代表例である。これは、ＳｉＣｌ４ か
ら主エッチング種としてＣｌ＋ を生成させると共に、
Ｎ２ の添加によりＳｉｘ Ｎｙ Ｃｌｚ の堆積を可
能とし、これを側壁保護に利用して高異方性を達成する
ことを意図したガスの組み合わせである。さらに本願出
願人は、上述のガス系にＣｌＦ３ 等のフッ素系ガスを
添加することも提案している。これは、異方性を損なわ
ない範囲内でＦ＊ を生成し得るガスを添加することに
より、Ｃｌ＋ と単結晶シリコンとの反応により律速さ
れていたエッチング速度を高めることを目的としている
。
【０００３】
【発明が解決しようとする課題】ところで、ドライエッ
チングにおいては上述のような高異方性，高速性の他、
低汚染性も要求される。特に、シリコン・トレンチ・エ
ッチングではプロセス時間が長いために、エッチング中
のパーティクル発生をいかに抑制するかが重要なポイン
トとなる。したがって、低汚染性の観点からはＳｉｘ
Ｎｙ Ｃｌｚ のような反応生成物の生成量は低減させ
ることが望ましいが、それではエッチング速度を向上さ
せる目的で添加されたフッ素系ガスの影響が大きく現れ
、異方性が低下してしまう。
チングにおいては上述のような高異方性，高速性の他、
低汚染性も要求される。特に、シリコン・トレンチ・エ
ッチングではプロセス時間が長いために、エッチング中
のパーティクル発生をいかに抑制するかが重要なポイン
トとなる。したがって、低汚染性の観点からはＳｉｘ
Ｎｙ Ｃｌｚ のような反応生成物の生成量は低減させ
ることが望ましいが、それではエッチング速度を向上さ
せる目的で添加されたフッ素系ガスの影響が大きく現れ
、異方性が低下してしまう。
【０００４】パーティクル汚染の抑制に効果的なガス系
として、本願出願人は先に特願平２−１９９２４９号明
細書において、被エッチング基板を０℃以下に冷却した
状態でＳ２ Ｃｌ２ のような塩化イオウ系ガス、もし
くはＳ２ Ｂｒ２ 等の臭化イオウ系ガスを主体とする
エッチング・ガスを使用してシリコン系材料層をエッチ
ングする技術を開示している。これは、いわゆる低温エ
ッチングによるラジカル反応の抑制と側壁保護との併用
により高異方性を達成しようとする技術である。たとえ
ばＳ２ Ｂｒ２ を使用する場合、上記側壁保護はＳ２
Ｂｒ２ から解離生成するＳを主体とし、これにエッ
チング反応生成物であるＳｉＢｒｘ 等が混在してなる
堆積物により行われる。この堆積物は、エッチング終了
後に被エッチング基板を室温ないしはそれ以上に加熱す
ることにより容易に揮発除去できるため、パーティクル
汚染を惹起させる虞れがない。これが、上記発明の最大
の利点である。しかしながら、エッチング反応自体はＣ
ｌ＋ もしくはＢｒ＋ によるイオン・アシスト反応で
律速されているため、エッチング速度は概して低い。
として、本願出願人は先に特願平２−１９９２４９号明
細書において、被エッチング基板を０℃以下に冷却した
状態でＳ２ Ｃｌ２ のような塩化イオウ系ガス、もし
くはＳ２ Ｂｒ２ 等の臭化イオウ系ガスを主体とする
エッチング・ガスを使用してシリコン系材料層をエッチ
ングする技術を開示している。これは、いわゆる低温エ
ッチングによるラジカル反応の抑制と側壁保護との併用
により高異方性を達成しようとする技術である。たとえ
ばＳ２ Ｂｒ２ を使用する場合、上記側壁保護はＳ２
Ｂｒ２ から解離生成するＳを主体とし、これにエッ
チング反応生成物であるＳｉＢｒｘ 等が混在してなる
堆積物により行われる。この堆積物は、エッチング終了
後に被エッチング基板を室温ないしはそれ以上に加熱す
ることにより容易に揮発除去できるため、パーティクル
汚染を惹起させる虞れがない。これが、上記発明の最大
の利点である。しかしながら、エッチング反応自体はＣ
ｌ＋ もしくはＢｒ＋ によるイオン・アシスト反応で
律速されているため、エッチング速度は概して低い。
【０００５】このように、ドライエッチングにおいて高
異方性，高速性，低汚染性をすべて満足させることは決
して容易ではなく、より優れたプロセスが求められてい
る。そこで本発明は、シリコン系材料層のエッチングに
おいて、これらの諸要求をすべて満足し得るドライエッ
チング方法を提供することを目的とする。
異方性，高速性，低汚染性をすべて満足させることは決
して容易ではなく、より優れたプロセスが求められてい
る。そこで本発明は、シリコン系材料層のエッチングに
おいて、これらの諸要求をすべて満足し得るドライエッ
チング方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の目的を達成するために提案されるもの
であり、被エッチング基板を０℃以下に冷却しながら、
Ｓ２ Ｆ２ ，ＳＦ２ ，ＳＦ４ ，Ｓ２ Ｆ１０から
選ばれるいずれか１種の第１のガスと、Ｓ３ Ｃｌ２
，Ｓ２ Ｃｌ２ ，ＳＣｌ２から選ばれるいずれか１種
の第２ガスとを含むエッチング・ガスを用いてシリコン
系材料層のエッチングを行うことを特徴とするものであ
る。
グ方法は、上述の目的を達成するために提案されるもの
であり、被エッチング基板を０℃以下に冷却しながら、
Ｓ２ Ｆ２ ，ＳＦ２ ，ＳＦ４ ，Ｓ２ Ｆ１０から
選ばれるいずれか１種の第１のガスと、Ｓ３ Ｃｌ２
，Ｓ２ Ｃｌ２ ，ＳＣｌ２から選ばれるいずれか１種
の第２ガスとを含むエッチング・ガスを用いてシリコン
系材料層のエッチングを行うことを特徴とするものであ
る。
【０００７】
【作用】本発明者らは、高異方性，高速性，低汚染性の
すべての要件を満たすためのアプローチとして、昇華性
物質による強固な側壁保護を行いながら、反応系に若干
のＦ＊ も存在させることによりエッチング速度を向上
させることを考えた。その結果、エッチング・ガスの組
成としてフッ化イオウと塩化イオウとの混合ガス系を提
案するに至った。上記フッ化イオウとして実用性が高い
と考えられる化合物は、Ｓ２ Ｆ２ ，ＳＦ２ ，ＳＦ
４ およびＳ２ Ｆ１０である。フッ化イオウにはこの
他に、ＳＦ６ が安定な化合物として良く知られており
、既にドライエッチング用のガスとして実用化されてい
るが、Ｆ／Ｓ比（１分子中のフッ素原子数とイオウ原子
数との比）が大きいため多量のＦ＊ を発生させる上、
放電解離によってもＳをほとんど生成しないことが確認
されており、本発明の目的には適さない。一方、上記塩
化イオウとして実用性が高いと考えられる化合物は、Ｓ
３ Ｃｌ２ ，Ｓ２ Ｃｌ２ およびＳＣｌ２ である
。
すべての要件を満たすためのアプローチとして、昇華性
物質による強固な側壁保護を行いながら、反応系に若干
のＦ＊ も存在させることによりエッチング速度を向上
させることを考えた。その結果、エッチング・ガスの組
成としてフッ化イオウと塩化イオウとの混合ガス系を提
案するに至った。上記フッ化イオウとして実用性が高い
と考えられる化合物は、Ｓ２ Ｆ２ ，ＳＦ２ ，ＳＦ
４ およびＳ２ Ｆ１０である。フッ化イオウにはこの
他に、ＳＦ６ が安定な化合物として良く知られており
、既にドライエッチング用のガスとして実用化されてい
るが、Ｆ／Ｓ比（１分子中のフッ素原子数とイオウ原子
数との比）が大きいため多量のＦ＊ を発生させる上、
放電解離によってもＳをほとんど生成しないことが確認
されており、本発明の目的には適さない。一方、上記塩
化イオウとして実用性が高いと考えられる化合物は、Ｓ
３ Ｃｌ２ ，Ｓ２ Ｃｌ２ およびＳＣｌ２ である
。
【０００８】上記フッ化イオウおよび塩化イオウは、い
ずれも放電解離によりプラズマ中にＳを生成させること
ができる。生成したＳは、被エッチング基板が冷却され
ていることにより容易にその表面へ析出する。ここで、
イオンの入射面では堆積したＳは直ちにスパッタ除去さ
れるが、イオンの入射が少ないパターン側壁部ではＳの
堆積が続き、これが側壁保護膜として機能する。その上
、被エッチング基板の低温冷却によりラジカル反応もあ
る程度抑制されているので、高異方性が確保される。 しかも、堆積したＳは、エッチング終了後に被エッチン
グ基板の温度を室温もしくはそれ以上に上昇させれば容
易に昇華除去することができるため、エッチング系内に
パーティクル汚染を惹起させるものではない。これは、
本発明の最も重要なメリットのひとつである。
ずれも放電解離によりプラズマ中にＳを生成させること
ができる。生成したＳは、被エッチング基板が冷却され
ていることにより容易にその表面へ析出する。ここで、
イオンの入射面では堆積したＳは直ちにスパッタ除去さ
れるが、イオンの入射が少ないパターン側壁部ではＳの
堆積が続き、これが側壁保護膜として機能する。その上
、被エッチング基板の低温冷却によりラジカル反応もあ
る程度抑制されているので、高異方性が確保される。 しかも、堆積したＳは、エッチング終了後に被エッチン
グ基板の温度を室温もしくはそれ以上に上昇させれば容
易に昇華除去することができるため、エッチング系内に
パーティクル汚染を惹起させるものではない。これは、
本発明の最も重要なメリットのひとつである。
【０００９】一方、シリコン系材料層のエッチングに寄
与するのは、主として上記塩化イオウから生成するＣｌ
＋ ，Ｃｌ２ ＋ 等のイオンであり、これに同じく塩
化イオウから生成するＣｌ＊ やフッ化イオウから生成
するＦ＊ 等が加わる。この中で、Ｆ＊ は半径が小さ
く、容易に単結晶シリコンの結晶格子内に侵入して化学
反応を進行させる、究めて反応性に富む化学種である。 したがって、ガス系にフッ化イオウが添加され、エッチ
ング系内にＦ＊ が供給されることにより、塩素系イオ
ンのみに頼る場合よりもエッチング速度は大幅に増大す
る。エッチング速度の増大を目的としてフッ素系ガスを
添加することは従来からも試みられてきたが、その際に
は異方性の確保に強力な側壁保護が必要となり、結果と
してパーティクル汚染を免れないという問題があった。 しかし、本発明では塩化イオウとフッ化イオウの双方か
らＳが供給されるので効果的な側壁保護が行われること
に加えて、堆積したＳが容易に昇華除去できる物質であ
るため、このような問題は生じない。さらに、本発明で
使用されるエッチング・ガスにはＢｒが含まれていない
ため、ＳｉＢｒｘ の過剰な堆積によるマイクロローデ
ィング効果の発生や汚染等の心配もない。したがって、
本発明によれば高異方性、高速性、および低汚染性とを
いずれをも犠牲とすることなく同時に達成することがで
きるのである。
与するのは、主として上記塩化イオウから生成するＣｌ
＋ ，Ｃｌ２ ＋ 等のイオンであり、これに同じく塩
化イオウから生成するＣｌ＊ やフッ化イオウから生成
するＦ＊ 等が加わる。この中で、Ｆ＊ は半径が小さ
く、容易に単結晶シリコンの結晶格子内に侵入して化学
反応を進行させる、究めて反応性に富む化学種である。 したがって、ガス系にフッ化イオウが添加され、エッチ
ング系内にＦ＊ が供給されることにより、塩素系イオ
ンのみに頼る場合よりもエッチング速度は大幅に増大す
る。エッチング速度の増大を目的としてフッ素系ガスを
添加することは従来からも試みられてきたが、その際に
は異方性の確保に強力な側壁保護が必要となり、結果と
してパーティクル汚染を免れないという問題があった。 しかし、本発明では塩化イオウとフッ化イオウの双方か
らＳが供給されるので効果的な側壁保護が行われること
に加えて、堆積したＳが容易に昇華除去できる物質であ
るため、このような問題は生じない。さらに、本発明で
使用されるエッチング・ガスにはＢｒが含まれていない
ため、ＳｉＢｒｘ の過剰な堆積によるマイクロローデ
ィング効果の発生や汚染等の心配もない。したがって、
本発明によれば高異方性、高速性、および低汚染性とを
いずれをも犠牲とすることなく同時に達成することがで
きるのである。
【００１０】
【実施例】以下、本発明の具体的な実施例について図１
（ａ）および（ｂ）を参照しながら説明する。本実施例
は、第１ガスとしてＳ２ Ｆ２ 、第２ガスとしてＳ２
Ｃｌ２ を使用し、これらの混合ガスを用いてシリコ
ン・トレンチ・エッチングを行った例である。
（ａ）および（ｂ）を参照しながら説明する。本実施例
は、第１ガスとしてＳ２ Ｆ２ 、第２ガスとしてＳ２
Ｃｌ２ を使用し、これらの混合ガスを用いてシリコ
ン・トレンチ・エッチングを行った例である。
【００１１】まず、一例として図１（ａ）に示されるよ
うに、シリコン基板１上に酸化シリコンからなるエッチ
ング・マスク２が形成された被エッチング基板（ウェハ
）を用意した。上記エッチング・マスク２には、パター
ニングにより約０．５μｍ幅の開口部３が形成されてい
る。上記ウェハを有磁場マイクロ波プラズマ・エッチン
グ装置にセットし、ウェハ載置電極に内蔵された冷却配
管にエタノール等の冷媒を循環させることにより該ウェ
ハを約−７０℃に冷却した。Ｓ２ Ｆ２ 流量５ＳＣＣ
Ｍ，Ｓ２ Ｃｌ２ 流量２０ＳＣＣＭ，ガス圧１．３Ｐ
ａ（１０ｍＴｏｒｒ），マイクロ波パワー８５０Ｗ，Ｒ
Ｆバイアス・パワー１００Ｗの条件でシリコン基板１の
エッチングを行った。上記のエッチング条件は、Ｓ２
Ｃｌ２ の放電解離によりプラズマ中にＣｌ＋ ，Ｃｌ
２ ＋ 等のイオンを主エッチング種として発生させ、
低ガス圧下で高バイアスを印加することにより高異方性
を達成することを意図したものである。したがって、こ
のエッチングはイオン・アシスト反応を主体として進行
するが、これと同時にＳ２ Ｆ２ の放電解離により生
成するＦ＊ もラジカル反応を起こし、エッチングに寄
与する。したがって、約５０００Å／分の速いエッチン
グ速度が達成された。
うに、シリコン基板１上に酸化シリコンからなるエッチ
ング・マスク２が形成された被エッチング基板（ウェハ
）を用意した。上記エッチング・マスク２には、パター
ニングにより約０．５μｍ幅の開口部３が形成されてい
る。上記ウェハを有磁場マイクロ波プラズマ・エッチン
グ装置にセットし、ウェハ載置電極に内蔵された冷却配
管にエタノール等の冷媒を循環させることにより該ウェ
ハを約−７０℃に冷却した。Ｓ２ Ｆ２ 流量５ＳＣＣ
Ｍ，Ｓ２ Ｃｌ２ 流量２０ＳＣＣＭ，ガス圧１．３Ｐ
ａ（１０ｍＴｏｒｒ），マイクロ波パワー８５０Ｗ，Ｒ
Ｆバイアス・パワー１００Ｗの条件でシリコン基板１の
エッチングを行った。上記のエッチング条件は、Ｓ２
Ｃｌ２ の放電解離によりプラズマ中にＣｌ＋ ，Ｃｌ
２ ＋ 等のイオンを主エッチング種として発生させ、
低ガス圧下で高バイアスを印加することにより高異方性
を達成することを意図したものである。したがって、こ
のエッチングはイオン・アシスト反応を主体として進行
するが、これと同時にＳ２ Ｆ２ の放電解離により生
成するＦ＊ もラジカル反応を起こし、エッチングに寄
与する。したがって、約５０００Å／分の速いエッチン
グ速度が達成された。
【００１２】さらにこのエッチング反応系では、Ｓ２
Ｆ２ およびＳ２ Ｃｌ２ の双方から放電解離により
生成したＳが低温冷却されたウェハに接触してパターン
側壁部に堆積し、図１（ｂ）に示されるように側壁保護
膜４が形成された。ところで、シリコン・トレンチ・エ
ッチングのように入射イオン・エネルギーの高い条件で
長時間の加工が行われるプロセスでは、エッチングの進
行に伴ってエッチング・マスク２の端部が後退して丸み
を帯び易い。あるいは、レジストの解像限界を越えた微
細な開口径が要求される場合には、ＲＩＥ（反応性イオ
ン・エッチング）でエッチバックを行うことによりエッ
チング・マスク２にサイドウォールを形成することもあ
る。このようにマスク端部が丸みを帯びている場合、こ
の部分に入射したイオンが散乱されて斜め入射成分に変
換され、これがパターン側壁部を攻撃してアンダカット
やボウイング（ｂｏｗｉｎｇ）等の形状異常を発生させ
る原因となり易い。しかし、本発明では上述のようにＳ
により効果的な側壁保護が行われることにより、４μｍ
の深さのエッチングを行った場合にも極めて良好な異方
性形状を有するトレンチ３ａが形成された。上記側壁保
護膜４は、エッチング終了後にウェハを約９０℃に加熱
することにより昇華除去され、何らエッチング系内にパ
ーティクル汚染を惹起させることはなかった。この加熱
は、低温エッチング後のウェハ上への結露を防止するた
めの加熱をもって兼用させることができる。
Ｆ２ およびＳ２ Ｃｌ２ の双方から放電解離により
生成したＳが低温冷却されたウェハに接触してパターン
側壁部に堆積し、図１（ｂ）に示されるように側壁保護
膜４が形成された。ところで、シリコン・トレンチ・エ
ッチングのように入射イオン・エネルギーの高い条件で
長時間の加工が行われるプロセスでは、エッチングの進
行に伴ってエッチング・マスク２の端部が後退して丸み
を帯び易い。あるいは、レジストの解像限界を越えた微
細な開口径が要求される場合には、ＲＩＥ（反応性イオ
ン・エッチング）でエッチバックを行うことによりエッ
チング・マスク２にサイドウォールを形成することもあ
る。このようにマスク端部が丸みを帯びている場合、こ
の部分に入射したイオンが散乱されて斜め入射成分に変
換され、これがパターン側壁部を攻撃してアンダカット
やボウイング（ｂｏｗｉｎｇ）等の形状異常を発生させ
る原因となり易い。しかし、本発明では上述のようにＳ
により効果的な側壁保護が行われることにより、４μｍ
の深さのエッチングを行った場合にも極めて良好な異方
性形状を有するトレンチ３ａが形成された。上記側壁保
護膜４は、エッチング終了後にウェハを約９０℃に加熱
することにより昇華除去され、何らエッチング系内にパ
ーティクル汚染を惹起させることはなかった。この加熱
は、低温エッチング後のウェハ上への結露を防止するた
めの加熱をもって兼用させることができる。
【００１３】なお、本発明は上述の実施例に限定される
ものではなく、たとえばエッチング・ガスには各種の添
加ガスを混合しても良い。たとえば、Ｎ２ を添加した
場合には反応生成物による側壁保護の強化を期待するこ
とができ、またＨ２ ，Ｈ２ Ｓ，シラン系ガスのよう
にエッチング系内にＨ＊ および／またはシリコン系活
性種を供給し得るガスを添加すれば、過剰なハロゲン・
ラジカルを捕捉し、Ｓの堆積効果を高めることができる
。さらに、スパッタリング効果，冷却効果，希釈効果を
得る目的でＨｅ，Ａｒ等の希ガスが添加されていても良
い。また、上述のシリコン・トレンチ・エッチングのプ
ロセスは、容量素子を形成するためのいわゆるディープ
・トレンチ（ｄｅｅｐ ｔｒｅｎｃｈ）の形成を前提
としたものであったが、ＭＯＳトランジスタの素子分離
等に用いられるいわゆるシャロー・トレンチ（ｓｈａｌ
ｌｏｗ ｔｒｅｎｃｈ）に適用されても良い。この場
合には、ゲート・プロセスと同様の基板構造を有するウ
ェハに対して有機レジスト材料層をマスクとするエッチ
ングが行われる。したがって、パターン側壁部に堆積し
たＳはウェハの加熱により除去されることはもちろんで
あるが、有機レジスト材料層を除去するためのアッシン
グ処理によっても徹底的に除去されることとなる。
ものではなく、たとえばエッチング・ガスには各種の添
加ガスを混合しても良い。たとえば、Ｎ２ を添加した
場合には反応生成物による側壁保護の強化を期待するこ
とができ、またＨ２ ，Ｈ２ Ｓ，シラン系ガスのよう
にエッチング系内にＨ＊ および／またはシリコン系活
性種を供給し得るガスを添加すれば、過剰なハロゲン・
ラジカルを捕捉し、Ｓの堆積効果を高めることができる
。さらに、スパッタリング効果，冷却効果，希釈効果を
得る目的でＨｅ，Ａｒ等の希ガスが添加されていても良
い。また、上述のシリコン・トレンチ・エッチングのプ
ロセスは、容量素子を形成するためのいわゆるディープ
・トレンチ（ｄｅｅｐ ｔｒｅｎｃｈ）の形成を前提
としたものであったが、ＭＯＳトランジスタの素子分離
等に用いられるいわゆるシャロー・トレンチ（ｓｈａｌ
ｌｏｗ ｔｒｅｎｃｈ）に適用されても良い。この場
合には、ゲート・プロセスと同様の基板構造を有するウ
ェハに対して有機レジスト材料層をマスクとするエッチ
ングが行われる。したがって、パターン側壁部に堆積し
たＳはウェハの加熱により除去されることはもちろんで
あるが、有機レジスト材料層を除去するためのアッシン
グ処理によっても徹底的に除去されることとなる。
【００１４】
【発明の効果】以上の説明からも明らかなように、本発
明のドライエッチング方法によれば、シリコン系材料層
のエッチングにおいて従来は困難であった高異方性，高
速性，低汚染性の同時達成が可能となる。したがって、
本発明は微細なデザイン・ルールにもとづき高集積度お
よび高性能を有する半導体装置の製造に極めて有用であ
る。
明のドライエッチング方法によれば、シリコン系材料層
のエッチングにおいて従来は困難であった高異方性，高
速性，低汚染性の同時達成が可能となる。したがって、
本発明は微細なデザイン・ルールにもとづき高集積度お
よび高性能を有する半導体装置の製造に極めて有用であ
る。
【図１】本発明のドライエッチング方法をシリコン・ト
レンチ・エッチングに適用した一例をその工程順にした
がって示す概略断面図であり、（ａ）はエッチング前の
ウェハの状態、（ｂ）はエッチング終了後のウェハの状
態をそれぞれ示す。
レンチ・エッチングに適用した一例をその工程順にした
がって示す概略断面図であり、（ａ）はエッチング前の
ウェハの状態、（ｂ）はエッチング終了後のウェハの状
態をそれぞれ示す。
１ ・・・シリコン基板
２ ・・・エッチング・マスク
３ ・・・開口部
３ａ・・・トレンチ
４ ・・・側壁保護膜（Ｓ）
Claims (1)
- 【請求項１】 被エッチング基板を０℃以下に冷却し
ながら、Ｓ２ Ｆ２ ，ＳＦ２ ，ＳＦ４ ，Ｓ２ Ｆ
１０から選ばれるいずれか１種の第１のガスと、Ｓ３
Ｃｌ２ ，Ｓ２ Ｃｌ２ ，ＳＣｌ２ から選ばれるい
ずれか１種の第２ガスとを含むエッチング・ガスを用い
てシリコン系材料層のエッチングを行うことを特徴とす
るドライエッチング方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03020361A JP3094470B2 (ja) | 1991-01-22 | 1991-01-22 | ドライエッチング方法 |
| KR1019920000712A KR100218772B1 (ko) | 1991-01-22 | 1992-01-20 | 드라이에칭방법 |
| US07/824,165 US5268070A (en) | 1991-01-22 | 1992-01-22 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03020361A JP3094470B2 (ja) | 1991-01-22 | 1991-01-22 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04237125A true JPH04237125A (ja) | 1992-08-25 |
| JP3094470B2 JP3094470B2 (ja) | 2000-10-03 |
Family
ID=12024954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03020361A Expired - Fee Related JP3094470B2 (ja) | 1991-01-22 | 1991-01-22 | ドライエッチング方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5268070A (ja) |
| JP (1) | JP3094470B2 (ja) |
| KR (1) | KR100218772B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428889B1 (ko) * | 2001-07-24 | 2004-04-28 | 가부시끼가이샤 히다치 세이사꾸쇼 | 플라즈마에칭방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3225623B2 (ja) * | 1992-09-21 | 2001-11-05 | ソニー株式会社 | 微細粒子検出方法及び微細粒子除去方法 |
| JPH0786244A (ja) * | 1993-09-13 | 1995-03-31 | Sony Corp | ドライエッチング方法 |
| WO1996008036A1 (en) * | 1994-09-02 | 1996-03-14 | Stichting Voor De Technische Wetenschappen | Process for producing micromechanical structures by means of reactive ion etching |
| US5702567A (en) * | 1995-06-01 | 1997-12-30 | Kabushiki Kaisha Toshiba | Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features |
| KR100277968B1 (ko) * | 1998-09-23 | 2001-03-02 | 구자홍 | 질화갈륨 기판 제조방법 |
| US7749400B2 (en) * | 2005-12-16 | 2010-07-06 | Jason Plumhoff | Method for etching photolithographic substrates |
| JP6557588B2 (ja) * | 2015-12-04 | 2019-08-07 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
| US11171012B1 (en) * | 2020-05-27 | 2021-11-09 | Tokyo Electron Limited | Method and apparatus for formation of protective sidewall layer for bow reduction |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856249B2 (ja) * | 1978-09-07 | 1983-12-14 | 松下電子工業株式会社 | プラズマ反応による薄膜の製造方法 |
| US4807016A (en) * | 1985-07-15 | 1989-02-21 | Texas Instruments Incorporated | Dry etch of phosphosilicate glass with selectivity to undoped oxide |
| JPS63181430A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS648628A (en) * | 1987-06-30 | 1989-01-12 | Kyocera Corp | Gas etching |
| JPS6432627A (en) * | 1987-07-29 | 1989-02-02 | Hitachi Ltd | Low-temperature dry etching method |
| JPH02309631A (ja) * | 1989-05-24 | 1990-12-25 | Matsushita Electron Corp | プラズマエッチング方法 |
-
1991
- 1991-01-22 JP JP03020361A patent/JP3094470B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-20 KR KR1019920000712A patent/KR100218772B1/ko not_active Expired - Fee Related
- 1992-01-22 US US07/824,165 patent/US5268070A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428889B1 (ko) * | 2001-07-24 | 2004-04-28 | 가부시끼가이샤 히다치 세이사꾸쇼 | 플라즈마에칭방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5268070A (en) | 1993-12-07 |
| JP3094470B2 (ja) | 2000-10-03 |
| KR100218772B1 (ko) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0185372B1 (ko) | 반도체 제조방법 | |
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| JP3116569B2 (ja) | ドライエッチング方法 | |
| CN1963999A (zh) | 使用高选择性硬掩模形成沟槽的方法及使用该方法的半导体器件隔离方法 | |
| KR100238691B1 (ko) | 드라이에칭방법 | |
| US5387312A (en) | High selective nitride etch | |
| JPH04237125A (ja) | ドライエッチング方法 | |
| JP2687787B2 (ja) | ドライエッチング方法 | |
| JPH04346427A (ja) | ドライエッチング方法 | |
| JP3208596B2 (ja) | ドライエッチング方法 | |
| JPH10189537A (ja) | ドライエッチング方法 | |
| US6544896B1 (en) | Method for enhancing etching of TiSix | |
| CN108831831A (zh) | 改善漏电流的刻蚀方法和浅沟槽隔离结构的形成方法 | |
| JP3371642B2 (ja) | シリコン系材料層のプラズマエッチング方法 | |
| JPH07297174A (ja) | 半導体装置の製造方法 | |
| JP3570903B2 (ja) | 半導体装置の製造方法 | |
| JPH05343366A (ja) | ドライエッチング方法 | |
| JPH0239428A (ja) | 半導体装置のエッチング方法 | |
| JP3383939B2 (ja) | ドライエッチング方法 | |
| JPH053177A (ja) | ドライエツチング方法 | |
| TWI277171B (en) | Methods for surface treatment and structure formed therefrom | |
| JPH0513381A (ja) | ドライエツチング方法 | |
| JPH06314674A (ja) | 半導体装置の製造方法 | |
| KR100838483B1 (ko) | 반도체 소자의 게이트 식각방법 | |
| JPH05343362A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |