JPH0423836B2 - - Google Patents
Info
- Publication number
- JPH0423836B2 JPH0423836B2 JP59126787A JP12678784A JPH0423836B2 JP H0423836 B2 JPH0423836 B2 JP H0423836B2 JP 59126787 A JP59126787 A JP 59126787A JP 12678784 A JP12678784 A JP 12678784A JP H0423836 B2 JPH0423836 B2 JP H0423836B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- layer
- film carrier
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は配線基板に関し、特に、フイルムキヤ
リヤ半導体装置を実装するに好適な薄型の配線基
板に関する。
リヤ半導体装置を実装するに好適な薄型の配線基
板に関する。
（従来技術）
これまで、キースイツチや、薄型キヤパシタや
抵抗体を実装する端子を有するフイルム状、又は
薄型のプリント配線基板では、開孔部周囲にフイ
ルムキヤリヤ半導体装置を接続する端子を形成し
たものが実用化されておらず、超薄型の電子部品
の実現が困難であつた。又、他の方法の薄型電子
部品としては、フイルムオンフレーム（FOF）
と称する技術開発がなされているが、フイルム上
への半導体チツプの接着からフレームの形成及び
配線の形成等を蒸着やホトレジスト処理やメツキ
処理等で行い、生産工程が複雑で、工業的レベル
での実用化が困難であつた。
抵抗体を実装する端子を有するフイルム状、又は
薄型のプリント配線基板では、開孔部周囲にフイ
ルムキヤリヤ半導体装置を接続する端子を形成し
たものが実用化されておらず、超薄型の電子部品
の実現が困難であつた。又、他の方法の薄型電子
部品としては、フイルムオンフレーム（FOF）
と称する技術開発がなされているが、フイルム上
への半導体チツプの接着からフレームの形成及び
配線の形成等を蒸着やホトレジスト処理やメツキ
処理等で行い、生産工程が複雑で、工業的レベル
での実用化が困難であつた。
（本発明の目的）
本発明の目的は、薄型プリント配線基板又はフ
イルム状フレキシブル基板で特に両面配線を行つ
た場合に、信頼性の高いフイルムキヤリヤ半導体
装置の実装を可能にするための新構造の配線基板
を提供することにある。
イルム状フレキシブル基板で特に両面配線を行つ
た場合に、信頼性の高いフイルムキヤリヤ半導体
装置の実装を可能にするための新構造の配線基板
を提供することにある。
（発明の構成）
本発明は、フイルムキヤリヤ半導体装置を実装
する開孔部を有し、前記フイルムキヤリヤ半導体
装置のリードを接続すべき接続端子が、前記開孔
部周囲に設けられている配線基板において、前記
接続端子を有していない基板面の開孔部周囲の接
続領域内に隔離パターン枠層や配線枠層を有し、
前記リードと前記接続端子を接続すべき領域内で
は、配線層及び配線基板材を含めてほぼ一定の厚
さであることを特徴として構成される。
する開孔部を有し、前記フイルムキヤリヤ半導体
装置のリードを接続すべき接続端子が、前記開孔
部周囲に設けられている配線基板において、前記
接続端子を有していない基板面の開孔部周囲の接
続領域内に隔離パターン枠層や配線枠層を有し、
前記リードと前記接続端子を接続すべき領域内で
は、配線層及び配線基板材を含めてほぼ一定の厚
さであることを特徴として構成される。
（作 用）
フイルムキヤリヤ半導体装置をフレキシブル基
板の開孔部周辺端子に接続するには一括熱圧着す
る接続方式が適しているが、フレキシブル基板の
端子部が均一の高さを有していないと、多リード
を有するフイルムキヤリヤ半導体装置の各々に負
荷される荷重や熱が均一にならなくなり、接続不
良を起し信頼性の劣る半導体装置しか得られない
ことになると考えられる。
板の開孔部周辺端子に接続するには一括熱圧着す
る接続方式が適しているが、フレキシブル基板の
端子部が均一の高さを有していないと、多リード
を有するフイルムキヤリヤ半導体装置の各々に負
荷される荷重や熱が均一にならなくなり、接続不
良を起し信頼性の劣る半導体装置しか得られない
ことになると考えられる。
第１３図は、従来の両面フレキシブル配線基板
の上面図で、第１４図は第１３図のAA′部の断面
図である。図に示すように、貫通開口部２の周辺
に端子リード３が設けられている。該端子リード
３の設けられている他面には配線リード４が設け
られている。この配線リード４は、フイルムキヤ
リヤ半導体を接続する領域５（２点鎖線部）の内
に含まれているので、基板Ａ−A′部の断面では、
第１４図に示す如き状態となつている。
の上面図で、第１４図は第１３図のAA′部の断面
図である。図に示すように、貫通開口部２の周辺
に端子リード３が設けられている。該端子リード
３の設けられている他面には配線リード４が設け
られている。この配線リード４は、フイルムキヤ
リヤ半導体を接続する領域５（２点鎖線部）の内
に含まれているので、基板Ａ−A′部の断面では、
第１４図に示す如き状態となつている。
このような状態の基板１にフイルムキヤリヤリ
ード７を有する半導体装置６を配置すると第１５
図のようになる。この状態でＡ−A′部断面にお
けるギヤングポンデイング状態が第１６図、第１
７図に示してある。
ード７を有する半導体装置６を配置すると第１５
図のようになる。この状態でＡ−A′部断面にお
けるギヤングポンデイング状態が第１６図、第１
７図に示してある。
第１７図に示したように、配線リード４の端部
において、基板１は屈曲し、ヒーター圧力治具９
及びステージ８による接着作用は、一部のリード
７と、リード３にしか効果がない現象を起す。こ
の接続状態の良否をリードの引張りテストにより
評価した結果が第１８図に示してある。第１８図
から明らかなように正常な強度の40gr以上のもの
と、10gr未満の極めて強度不良のものが現われて
くることが判つた。従つてこのような現象の発生
しない両面配線基板の開発がフイルムキヤリヤ半
導体装置搭載の薄型電子部品の完成には必要であ
ることが判つた。特に基板開孔部の高さの不均一
が関係深いことが判つたので、本発明では前記基
板開孔周囲の高さを均一にして、フイルムキヤリ
ヤリードのフレキシブル基板への接続条件を均一
とし、フイルムキヤリヤリードと、それぞれのリ
ードに対応するフレシキブル基板の電極端子の信
頼性の高い接続を得るようにしたものである。
において、基板１は屈曲し、ヒーター圧力治具９
及びステージ８による接着作用は、一部のリード
７と、リード３にしか効果がない現象を起す。こ
の接続状態の良否をリードの引張りテストにより
評価した結果が第１８図に示してある。第１８図
から明らかなように正常な強度の40gr以上のもの
と、10gr未満の極めて強度不良のものが現われて
くることが判つた。従つてこのような現象の発生
しない両面配線基板の開発がフイルムキヤリヤ半
導体装置搭載の薄型電子部品の完成には必要であ
ることが判つた。特に基板開孔部の高さの不均一
が関係深いことが判つたので、本発明では前記基
板開孔周囲の高さを均一にして、フイルムキヤリ
ヤリードのフレキシブル基板への接続条件を均一
とし、フイルムキヤリヤリードと、それぞれのリ
ードに対応するフレシキブル基板の電極端子の信
頼性の高い接続を得るようにしたものである。
（実施例）
以下、本考案の実施例について、図面を参照し
て説明する。
て説明する。
第１図、第２図は本発明の第１の実施例の上面
図および下面図をそれぞれ示す。本実施例は0.1
mm厚のガラスエポキシ基板にCuリード層を両面
に形成したものである。図において、１１は10mm
角の開孔部１２を有する0.1mm厚のガラスエポキ
シ基板で、１３は約30μm厚のCuリードで300μm
幅でパターン形成されている。20はエポキシ系ソ
ルダーレジスト膜（20′の境界部の外側が該当す
るが図面では取除いた状態を表示した）で、約
20μm厚で前記Cuパターンをカバーしているコー
ト部である。コート部２０のない部分はボンデイ
ングリード端子１３と電気接触端子部であるが、
これらのリード部はNiとAuメツキが施こされて
いる。特に、第２図の一点鎖線１５内はボンデイ
ング領域であり基板厚とリード厚の総厚が殆んど
一定になるように設計することにより安定したボ
ンデイング性を得るようになつている。実際には
基板厚とCu厚、ソルダーレジスト厚を含めて、
各リード１３のところで±5μmとなりほぼ均一の
厚さになつている。Ｂ−B′部での断面構造が第
３図に示してある。又、第４図にはボンデイング
状態を示す。これからも明らかなように、領域１
５内には、ボンデイング時の均一な荷重の付加に
たして、均一な荷重が各リード１３及び１７に加
わるようになつている。１７はフイルムキヤリヤ
のSnメツキを0.5μm施した35μm厚のDuリードで
ある。１３はあらかじめNiメツキ、Auメツキが
それぞれ4μm、0.5μm施こされているので加熱ヒ
ーター１クツシヨンとステージ１８とで加圧すれ
ば容易にAu−Sn共晶合金ができて接合される。
各リードが均一な加熱加圧を受けたため、その接
合部の強度は、第５図に示すような分布を示す、
これからも明らかなように20grを割るような低接
合強度の接合はなく、信頼性の高い薄型電子装置
が得られた。
図および下面図をそれぞれ示す。本実施例は0.1
mm厚のガラスエポキシ基板にCuリード層を両面
に形成したものである。図において、１１は10mm
角の開孔部１２を有する0.1mm厚のガラスエポキ
シ基板で、１３は約30μm厚のCuリードで300μm
幅でパターン形成されている。20はエポキシ系ソ
ルダーレジスト膜（20′の境界部の外側が該当す
るが図面では取除いた状態を表示した）で、約
20μm厚で前記Cuパターンをカバーしているコー
ト部である。コート部２０のない部分はボンデイ
ングリード端子１３と電気接触端子部であるが、
これらのリード部はNiとAuメツキが施こされて
いる。特に、第２図の一点鎖線１５内はボンデイ
ング領域であり基板厚とリード厚の総厚が殆んど
一定になるように設計することにより安定したボ
ンデイング性を得るようになつている。実際には
基板厚とCu厚、ソルダーレジスト厚を含めて、
各リード１３のところで±5μmとなりほぼ均一の
厚さになつている。Ｂ−B′部での断面構造が第
３図に示してある。又、第４図にはボンデイング
状態を示す。これからも明らかなように、領域１
５内には、ボンデイング時の均一な荷重の付加に
たして、均一な荷重が各リード１３及び１７に加
わるようになつている。１７はフイルムキヤリヤ
のSnメツキを0.5μm施した35μm厚のDuリードで
ある。１３はあらかじめNiメツキ、Auメツキが
それぞれ4μm、0.5μm施こされているので加熱ヒ
ーター１クツシヨンとステージ１８とで加圧すれ
ば容易にAu−Sn共晶合金ができて接合される。
各リードが均一な加熱加圧を受けたため、その接
合部の強度は、第５図に示すような分布を示す、
これからも明らかなように20grを割るような低接
合強度の接合はなく、信頼性の高い薄型電子装置
が得られた。
第６図は本発明の第２の実施例の下面図であ
り、また第７図は第６図のＣ−C′面の断面図であ
る。第６図、第７図において、２１はフレシキブ
ル基板、２２は開孔部、２３は端子リード、３
１，３１′，３２，３２′は何れも裏面パターンで
あり、貫通孔すなわち開孔部の周辺のボンデイン
グ領域に属する部分内に均一高さと、弾性維持と
均一加熱性を保持するためのCu層マツトである
配線基板パターンである。
り、また第７図は第６図のＣ−C′面の断面図であ
る。第６図、第７図において、２１はフレシキブ
ル基板、２２は開孔部、２３は端子リード、３
１，３１′，３２，３２′は何れも裏面パターンで
あり、貫通孔すなわち開孔部の周辺のボンデイン
グ領域に属する部分内に均一高さと、弾性維持と
均一加熱性を保持するためのCu層マツトである
配線基板パターンである。
Cu層マツト３１，３１′，３２，３２′は開孔
部周辺の接合リードの設けられている反対面に枠
状に設けられているが、３１，３１′，３２，３
２′は図示のように各辺に分けて設けて設けられ
ている。
部周辺の接合リードの設けられている反対面に枠
状に設けられているが、３１，３１′，３２，３
２′は図示のように各辺に分けて設けて設けられ
ている。
なお、本実施例に使用したCu層マツトは15μm
〜45μm厚の銅箔を使用し均一に設けた。また第
７図に示す２１のフレキシブル基板はガラス繊維
入りのトリアジンシートで板厚は0.15mmである
が、両面のCu層は接着剤を使つて貼り付ける場
合と、それを使用しないで熱圧接を行うものがあ
るが何れも本発明に使用可能である。
〜45μm厚の銅箔を使用し均一に設けた。また第
７図に示す２１のフレキシブル基板はガラス繊維
入りのトリアジンシートで板厚は0.15mmである
が、両面のCu層は接着剤を使つて貼り付ける場
合と、それを使用しないで熱圧接を行うものがあ
るが何れも本発明に使用可能である。
本実施例の配線基板はリードと端子を接続すべ
き領域内では、配線層及び配線基板材を含めて、
ほぼ一定厚さであるので第１の実施例と同様均一
な強固な接続が可能である。しかも上記条件を満
足するCu層マツト３１，３１′，３２，３２′が
設けられているので、加熱、加圧時の基板温度の
均一化による安定した接合とCu層の塑性変形の
吸収による基板ソリの縮小に対し効果を発揮でき
る。
き領域内では、配線層及び配線基板材を含めて、
ほぼ一定厚さであるので第１の実施例と同様均一
な強固な接続が可能である。しかも上記条件を満
足するCu層マツト３１，３１′，３２，３２′が
設けられているので、加熱、加圧時の基板温度の
均一化による安定した接合とCu層の塑性変形の
吸収による基板ソリの縮小に対し効果を発揮でき
る。
第８図は本発明の第３の実施例の下面図であ
る。第８図においては、必要なテストパツドを除
きソルダーレジスト５０で被覆するが図面ではソ
ルダーレジストを除いた状態を表示している。第
８図に示す本実施例は第２の実施例の変形で開孔
部４２の周辺のボンデイング領域に属する部分内
に均一高さと、弾性維持と、均一加熱性を保持す
るためのCu層マツト４３を有している。この場
合のCu層マツト４３は完全に枠状に継つて形成
されている点が第２の実施例と異なるのみで第２
の実施例と同様の効果を発揮することが出来る。
る。第８図においては、必要なテストパツドを除
きソルダーレジスト５０で被覆するが図面ではソ
ルダーレジストを除いた状態を表示している。第
８図に示す本実施例は第２の実施例の変形で開孔
部４２の周辺のボンデイング領域に属する部分内
に均一高さと、弾性維持と、均一加熱性を保持す
るためのCu層マツト４３を有している。この場
合のCu層マツト４３は完全に枠状に継つて形成
されている点が第２の実施例と異なるのみで第２
の実施例と同様の効果を発揮することが出来る。
第９図は本発明の第４の実施例の下面図であ
り、第１０図は第９図のＤ−D′面断面図、第１
１図は第９図のＥ−E′面断面図である。これらの
図に示す本実施例は第２の実施例の他の変形であ
る。第９図に示すように、開孔部５２の周辺のボ
ンデイング領域に属する部分５５内に、均一高さ
と、弾性維持と、均一加熱性を保持するための
Cu層マツト６２，６２′，６３，６３′が形成さ
れている。これらのCu層マツトは第２，第３の
実施例と異なり部分的にスリツトが形成されてい
る。上記４辺のCu層マツトのうち６２，６２′の
ものは第１０図の断面図に示すように端子リード
５３に対応した数だけCu層マツト６２′がスリツ
トが形成されてフレキシブル基板５１の両面に端
子リードに対象的に形成されCu層マツト６２′の
方が端子リード５３より幅広に形成されている。
また、他の辺に形成されたCu層マツト６３，６
３′は第１１図に示すようにCu層マツトにスリツ
トが形成されていることは同じであるがCu層マ
ツト１箇に対し端子リード５３は２筒の割合に形
成されている。本実施例に於ても第２，第３の実
施例と同様の効果を発揮することが出来る。なお
第１０図、第１１図に用いた基板は0.125mm厚の
ポリイミドシートである。
り、第１０図は第９図のＤ−D′面断面図、第１
１図は第９図のＥ−E′面断面図である。これらの
図に示す本実施例は第２の実施例の他の変形であ
る。第９図に示すように、開孔部５２の周辺のボ
ンデイング領域に属する部分５５内に、均一高さ
と、弾性維持と、均一加熱性を保持するための
Cu層マツト６２，６２′，６３，６３′が形成さ
れている。これらのCu層マツトは第２，第３の
実施例と異なり部分的にスリツトが形成されてい
る。上記４辺のCu層マツトのうち６２，６２′の
ものは第１０図の断面図に示すように端子リード
５３に対応した数だけCu層マツト６２′がスリツ
トが形成されてフレキシブル基板５１の両面に端
子リードに対象的に形成されCu層マツト６２′の
方が端子リード５３より幅広に形成されている。
また、他の辺に形成されたCu層マツト６３，６
３′は第１１図に示すようにCu層マツトにスリツ
トが形成されていることは同じであるがCu層マ
ツト１箇に対し端子リード５３は２筒の割合に形
成されている。本実施例に於ても第２，第３の実
施例と同様の効果を発揮することが出来る。なお
第１０図、第１１図に用いた基板は0.125mm厚の
ポリイミドシートである。
なお、第２，第３，第４の実施例の配線基板の
端子リードにフイルムキヤリヤ半導体装置のリー
ドをボンデイングし、引張り強度試験を実施した
結果を第１２図に示した。図より明らかなように
Cu層マツトが設けられていない第１の実施例の
結果に比較して、加熱、加圧時の基板温度の均一
化による安定した接合とCu層の塑性変形の吸収
による基板ソリの縮小に効果があり、低接合強度
のものは発生しないことが判明した。
端子リードにフイルムキヤリヤ半導体装置のリー
ドをボンデイングし、引張り強度試験を実施した
結果を第１２図に示した。図より明らかなように
Cu層マツトが設けられていない第１の実施例の
結果に比較して、加熱、加圧時の基板温度の均一
化による安定した接合とCu層の塑性変形の吸収
による基板ソリの縮小に効果があり、低接合強度
のものは発生しないことが判明した。
以上実施例で示したように、フイルムキヤリヤ
半導体装置を実装するフレキシブル基板の接合リ
ード部の基板全体の厚さは出来るだけ均一である
ことが必要であり、これを可能にするには、半導
体装置を配置すべき部分に開孔部を設け、該開孔
部周辺の接合領域内には片面に端子リードを設け
るだけか、あるいは端子リードのない面には枠状
金属マツト層を設ければ良いことが判明した。
半導体装置を実装するフレキシブル基板の接合リ
ード部の基板全体の厚さは出来るだけ均一である
ことが必要であり、これを可能にするには、半導
体装置を配置すべき部分に開孔部を設け、該開孔
部周辺の接合領域内には片面に端子リードを設け
るだけか、あるいは端子リードのない面には枠状
金属マツト層を設ければ良いことが判明した。
また、この枠状金属マツト層は、Cuに限定さ
れるものでなくＡやNiあるいは表面がAuメツ
キ、Agメツキ、Snメツキ、半田メツキ、Niメツ
キ等が施こされていてもよく、またソルダーレジ
ストで均一にカバーされていても良いことは明ら
かである。
れるものでなくＡやNiあるいは表面がAuメツ
キ、Agメツキ、Snメツキ、半田メツキ、Niメツ
キ等が施こされていてもよく、またソルダーレジ
ストで均一にカバーされていても良いことは明ら
かである。
また、第６図に示したように、Cuマツト層部
は、ある電気端子やグランド端子あるいはフロー
テイング端子でも良いことは明らかである。
は、ある電気端子やグランド端子あるいはフロー
テイング端子でも良いことは明らかである。
更に、金属マツト層は片面のみの配線基板に設
けた場合でも効果があることは明らかである。
けた場合でも効果があることは明らかである。
（発明の効果）
以上説明したとおり本発明によれば、薄型プリ
ント配線基板又はフイルム状フレキシブル基板で
両面配線を行つた場合に、信頼性の高いフイルム
キヤリヤ半導体装置の実装を可能にできるという
効果が得られる。
ント配線基板又はフイルム状フレキシブル基板で
両面配線を行つた場合に、信頼性の高いフイルム
キヤリヤ半導体装置の実装を可能にできるという
効果が得られる。
第１図は本発明の第１の実施例の上面図、第２
図は第１図の下面図、第３図は第２図のＢ−Ｂ面
断面図、第４図は第１の実施例のボンデイング状
態を示す図、第５図は第１の実施例のボンデイン
グ後のリード引張り強度特性図、第６図、第７図
は本発明の第２の実施例の下面図及びＣ−C′面断
面図、第８図は本発明の第３の実施例の下面図、
第９図〜第１１図は本発明の第４の実施例の下面
図及びＤ−D′面、Ｅ−E′面断面図、第１２図は本
発明の第２〜第４の実施例のボンデイング後の引
張り強度特性図、第１３図、第１４図は従来の配
線基板の上面図及びＡ−A′面断面図、第１５図
は第１３図の配線基板にフイルムキヤリヤ半導体
装置を組立てたものの上面図、第１６図、第１７
図は従来の配線基板へのボンデイング状態を示す
図、第１８図は従来の配線基板のボンデイング後
のリードの引張り強度特性図である。 １，１１，２１，５１……フレキシブル基板、
２，１２，２２，４２，５２……開孔部、３，１
３，２３，５３……端子リード、４，１４，３
１，３１′，３２，３２′，４３，６２，６２′，
６３，６３′……裏面パターン、５，１５，５５
……リード接続領域、６……半導体装置、７，１
７……フイルムキヤリヤ半導体装置のリード、
８，１８……ステージ、９，１９……ヒーター圧
力治具、１０，２０，５０……ソルダーレジス
ト、３３……Cu層マツトのスリツト、２０′……
ソルダーレジスト境界部。
図は第１図の下面図、第３図は第２図のＢ−Ｂ面
断面図、第４図は第１の実施例のボンデイング状
態を示す図、第５図は第１の実施例のボンデイン
グ後のリード引張り強度特性図、第６図、第７図
は本発明の第２の実施例の下面図及びＣ−C′面断
面図、第８図は本発明の第３の実施例の下面図、
第９図〜第１１図は本発明の第４の実施例の下面
図及びＤ−D′面、Ｅ−E′面断面図、第１２図は本
発明の第２〜第４の実施例のボンデイング後の引
張り強度特性図、第１３図、第１４図は従来の配
線基板の上面図及びＡ−A′面断面図、第１５図
は第１３図の配線基板にフイルムキヤリヤ半導体
装置を組立てたものの上面図、第１６図、第１７
図は従来の配線基板へのボンデイング状態を示す
図、第１８図は従来の配線基板のボンデイング後
のリードの引張り強度特性図である。 １，１１，２１，５１……フレキシブル基板、
２，１２，２２，４２，５２……開孔部、３，１
３，２３，５３……端子リード、４，１４，３
１，３１′，３２，３２′，４３，６２，６２′，
６３，６３′……裏面パターン、５，１５，５５
……リード接続領域、６……半導体装置、７，１
７……フイルムキヤリヤ半導体装置のリード、
８，１８……ステージ、９，１９……ヒーター圧
力治具、１０，２０，５０……ソルダーレジス
ト、３３……Cu層マツトのスリツト、２０′……
ソルダーレジスト境界部。
Claims (1)
- １ フイルムキヤリヤ半導体装置を実装する開孔
部を有し、前記フイルムキヤリヤ半導体装置のリ
ードを接続すべき接続端子が、前記開孔部周囲に
設けられている配線基板において、前記接続端子
を有していない基板面の開孔部周囲の接続領域内
に隔離パターン枠層や配線枠層を有し、前記リー
ドと前記接続端子を接続すべき領域内では、配線
層及び配線基板材を含めてほぼ一定の厚さである
ことを特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126787A JPS616848A (ja) | 1984-06-20 | 1984-06-20 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126787A JPS616848A (ja) | 1984-06-20 | 1984-06-20 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS616848A JPS616848A (ja) | 1986-01-13 |
| JPH0423836B2 true JPH0423836B2 (ja) | 1992-04-23 |
Family
ID=14943924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59126787A Granted JPS616848A (ja) | 1984-06-20 | 1984-06-20 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS616848A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004093183A1 (ja) * | 1995-03-17 | 2004-10-28 | Atsushi Hino | フィルムキャリアおよびこれを用いた半導体装置 |
| JP4383461B2 (ja) | 2007-03-14 | 2009-12-16 | 長野計器株式会社 | センサ及びセンサの製造方法 |
| JP5236377B2 (ja) * | 2008-07-16 | 2013-07-17 | シャープ株式会社 | 半導体装置および表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5420350U (ja) * | 1977-07-13 | 1979-02-09 |
-
1984
- 1984-06-20 JP JP59126787A patent/JPS616848A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS616848A (ja) | 1986-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5715144A (en) | Multi-layer, multi-chip pyramid and circuit board structure | |
| US5133495A (en) | Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween | |
| US5719749A (en) | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board | |
| US6525414B2 (en) | Semiconductor device including a wiring board and semiconductor elements mounted thereon | |
| US6232661B1 (en) | Semiconductor device in BGA package and manufacturing method thereof | |
| KR100338908B1 (ko) | 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법 | |
| US6281581B1 (en) | Substrate structure for improving attachment reliability of semiconductor chips and modules | |
| KR20010076329A (ko) | 탄소섬유가 보강된 수지체를 오목부가 있는 방열판으로서구비하는 반도체 장치 | |
| JPWO2000070677A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR19990030122A (ko) | 다층 배선 기판 및 이의 제조 방법 | |
| KR20000006037A (ko) | 저열팽창회로보드및다층회로보드 | |
| WO2000070677A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JPH0423836B2 (ja) | ||
| JPS60216573A (ja) | フレキシブル印刷配線板の製造方法 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| TW202249549A (zh) | 積層基板及積層基板之製造方法 | |
| JPH0314293A (ja) | 多層高密度実装モジュール | |
| JPH0342860A (ja) | フレキシブルプリント配線板 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP3671986B2 (ja) | プリント配線板の製造方法 | |
| JP3000768B2 (ja) | 半導体素子実装用配線板及びその製造法 | |
| JPH06104375A (ja) | 半導体集積回路装置 | |
| JPH0278253A (ja) | 多層プラスチックチップキャリア | |
| US20210136929A1 (en) | Wiring board and method for manufacturing the same | |
| JP3429743B2 (ja) | 配線基板 |