JPH03129745A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH03129745A JPH03129745A JP1266166A JP26616689A JPH03129745A JP H03129745 A JPH03129745 A JP H03129745A JP 1266166 A JP1266166 A JP 1266166A JP 26616689 A JP26616689 A JP 26616689A JP H03129745 A JPH03129745 A JP H03129745A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor device
- printed circuit
- tape carrier
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テープキャリア方式の半導体装置のプリント
回路基板への実装方法に関するものである。
回路基板への実装方法に関するものである。
近年、デイスプレィ、電子計算機、センサーなど多量に
半導体を用いるデバイスにおいて、小型・薄型・高密度
化のため、半導体素子の搭載方法としてテープキャリア
方式が有望視されている。
半導体を用いるデバイスにおいて、小型・薄型・高密度
化のため、半導体素子の搭載方法としてテープキャリア
方式が有望視されている。
しかしながら、従来のテープキャリアは、デバイス孔内
へ突き出したリードを形成する必要があったため工程が
複雑で、不安定なリードが変形するため歩留まりが悪く
、このため極めてコストも高いという欠点があった。
へ突き出したリードを形成する必要があったため工程が
複雑で、不安定なリードが変形するため歩留まりが悪く
、このため極めてコストも高いという欠点があった。
このような問題を解決すため、本発明者らは先にデバイ
ス孔へ突き出すリードを形威させることなく半導体チッ
プを搭載する方法の発明をなし開示した。
ス孔へ突き出すリードを形威させることなく半導体チッ
プを搭載する方法の発明をなし開示した。
第３図に示すように、まず絶縁性フィルム（１）と半導
体（２）を接着剤（３）で貼りあわせたフレキシブル基
板から構成され、フォトエツチングなどの方法により形
威した導電体（２）バタ←−ンの表面にメツキ（４）を
施したテープキャリアを用意する。次に、導電体パター
ンのインナーリード（８）で囲まれた内側の部位に開孔
００を設ける。このテープキャリアの導電体（２）パタ
ーンを上側にして、バンプ（６）を上面に形成した半導
体チップ（５）をフェイスダウンで位置合わ廿をする。
体（２）を接着剤（３）で貼りあわせたフレキシブル基
板から構成され、フォトエツチングなどの方法により形
威した導電体（２）バタ←−ンの表面にメツキ（４）を
施したテープキャリアを用意する。次に、導電体パター
ンのインナーリード（８）で囲まれた内側の部位に開孔
００を設ける。このテープキャリアの導電体（２）パタ
ーンを上側にして、バンプ（６）を上面に形成した半導
体チップ（５）をフェイスダウンで位置合わ廿をする。
その後、絶縁性フィルム（１）側からボンディングツー
ル（７）を当接させ、！＠縁性フィルム（１）を介して
導電体パターンのインナーリード（８）の先端の接続部
と半導体チップ上のバンプ（６）を加熱加圧することに
より半導体チップ（５）を搭載する。
ル（７）を当接させ、！＠縁性フィルム（１）を介して
導電体パターンのインナーリード（８）の先端の接続部
と半導体チップ上のバンプ（６）を加熱加圧することに
より半導体チップ（５）を搭載する。
最後に、半導体チップ（５）と導電体バタン−のリード
との接続部を保護するために、第４図に示したように、
開孔０１）より樹脂０のを注入して封止し、テープキャ
リア方式の半導体装置が完成する。
との接続部を保護するために、第４図に示したように、
開孔０１）より樹脂０のを注入して封止し、テープキャ
リア方式の半導体装置が完成する。
この方法では、デバイス孔を形成する必要がないため、
工程が少なくて済み、しかもデバイス孔へ突き出してい
る導電体のリードが変形する不良発生がないため、歩留
まりが高く、低コストになり、しかも接続部の信頼性が
高いという特徴があった。
工程が少なくて済み、しかもデバイス孔へ突き出してい
る導電体のリードが変形する不良発生がないため、歩留
まりが高く、低コストになり、しかも接続部の信頼性が
高いという特徴があった。
ところが、この方法では、第５図に示すように、完成し
たテープキャリア方式の半導体装置を、各半導体チップ
ごとに打抜き、プリント回路基板ｑツに実装する際、半
導体チップとインナーリードを接続するときと同様に、
アウターリード（９）部をボンディングツール０４）を
使って加熱加圧したり、−般に電子部品を搭載する場合
と同様に、プリント回路基板の所定の回路０９部分に、
はんだペーストを印刷し、この上ヘアウターリード（９
）を位置合わせしたあと、遠赤外線加熱、レーザー光加
熱、ベーバーヘマイズリフロー加熱等によって接続する
、いわゆるはんだ溶融による方法により行えばよいが、
いずれの方法でも半導体チップを覆うようにしてアウタ
ーリードを接続するため、アウターリード（９）付近の
絶縁性フィルム（１）が素直に馴染まず、しわなどが生
じ、アウターリード（９）がプリント回路配線基板上の
回路０つと位置ずれを起こし、特にファインピッチの回
路では、隣接回路間のショート等の接続不良が生じると
いう欠点があった。
たテープキャリア方式の半導体装置を、各半導体チップ
ごとに打抜き、プリント回路基板ｑツに実装する際、半
導体チップとインナーリードを接続するときと同様に、
アウターリード（９）部をボンディングツール０４）を
使って加熱加圧したり、−般に電子部品を搭載する場合
と同様に、プリント回路基板の所定の回路０９部分に、
はんだペーストを印刷し、この上ヘアウターリード（９
）を位置合わせしたあと、遠赤外線加熱、レーザー光加
熱、ベーバーヘマイズリフロー加熱等によって接続する
、いわゆるはんだ溶融による方法により行えばよいが、
いずれの方法でも半導体チップを覆うようにしてアウタ
ーリードを接続するため、アウターリード（９）付近の
絶縁性フィルム（１）が素直に馴染まず、しわなどが生
じ、アウターリード（９）がプリント回路配線基板上の
回路０つと位置ずれを起こし、特にファインピッチの回
路では、隣接回路間のショート等の接続不良が生じると
いう欠点があった。
（発明が解決しようとする課題〕
本発明は、従来技術のこのような欠点に鑑みて種々の検
討の結果なされたものであり、その目的とするところは
、歩留まりが高く、且つ信頼性の高いテープキャリア方
式の半導体装置を提供することにある。
討の結果なされたものであり、その目的とするところは
、歩留まりが高く、且つ信頼性の高いテープキャリア方
式の半導体装置を提供することにある。
即ち、本発明は、可とう性のある絶縁性フィルム上に導
電体で形威した回路パターンを有するテープキャリアに
半導体チップを搭載した半導体装置のプリント回路基板
への実装方法において、前記半導体装置が上面にバンプ
を形成した半導体チ・ノブ上に導電体パターンを下側に
したテープキャリアをＳ！置し、位置合わせした後、前
記絶縁性フィルム側からボンディングツールを当接させ
加熱加圧して、導電体パターンのインナーリードの先端
の接続部と半導体チップ上のバンプとを接続すると共に
、導電体パターンのアウターリード部にスルーホールを
形威したものであり、該半導体装置とプリント回路基板
とは、半導体装置を導電体パターンを上にしてプリント
回路基板上に［２し、前記スルーホールにより導電体パ
ターンとプリント回路基板上の回路との接続を行なうこ
とを特徴とする半導体装置の実装方法である。
電体で形威した回路パターンを有するテープキャリアに
半導体チップを搭載した半導体装置のプリント回路基板
への実装方法において、前記半導体装置が上面にバンプ
を形成した半導体チ・ノブ上に導電体パターンを下側に
したテープキャリアをＳ！置し、位置合わせした後、前
記絶縁性フィルム側からボンディングツールを当接させ
加熱加圧して、導電体パターンのインナーリードの先端
の接続部と半導体チップ上のバンプとを接続すると共に
、導電体パターンのアウターリード部にスルーホールを
形威したものであり、該半導体装置とプリント回路基板
とは、半導体装置を導電体パターンを上にしてプリント
回路基板上に［２し、前記スルーホールにより導電体パ
ターンとプリント回路基板上の回路との接続を行なうこ
とを特徴とする半導体装置の実装方法である。
以下、図面により本発明の詳細な説明する。
第１図は、本発明で用いるデバイス孔へ突き出すリード
のないテープキャリア方式の半導体装置の要部断面図で
、第２図は樹脂封止まで終了した本発明の半導体装置の
実装方法を示す断面図である。
のないテープキャリア方式の半導体装置の要部断面図で
、第２図は樹脂封止まで終了した本発明の半導体装置の
実装方法を示す断面図である。
絶縁性フィルム（１）と導電体（２）を接着剤（３）で
貼りあわせたフレキシブル基板を、フォトエツチングな
どの方法により導電体パターンを形威し、テ−プキャリ
アを得る。このテープキャリアの導電体パターンのアウ
ターリード（９）部にスルーホール０■を形成し、テー
プキャリアの裏面のスルーホール部には接続用端子０ω
を設け、スルーホールにはメンキを施し導電体（２）パ
ターンと裏面の接続用端子０榎が電気的に接続するよう
にしておく。続いて、導電体パターン及び接続用端子の
表面にメツキ（４）を施す。次に、導電体パターンのイ
ンナーリード（８）で囲まれた内側の部位に開孔０１）
を設ける。
貼りあわせたフレキシブル基板を、フォトエツチングな
どの方法により導電体パターンを形威し、テ−プキャリ
アを得る。このテープキャリアの導電体パターンのアウ
ターリード（９）部にスルーホール０■を形成し、テー
プキャリアの裏面のスルーホール部には接続用端子０ω
を設け、スルーホールにはメンキを施し導電体（２）パ
ターンと裏面の接続用端子０榎が電気的に接続するよう
にしておく。続いて、導電体パターン及び接続用端子の
表面にメツキ（４）を施す。次に、導電体パターンのイ
ンナーリード（８）で囲まれた内側の部位に開孔０１）
を設ける。
このテープキャリアの導電体パターンを下側にして、上
面側にバンプ（６）を形成した半導体チップ（５）の上
に載置し、チップ上のバンプと導電体パターンのインナ
ーリードの先端との位置を合わせる。
面側にバンプ（６）を形成した半導体チップ（５）の上
に載置し、チップ上のバンプと導電体パターンのインナ
ーリードの先端との位置を合わせる。
続いて、第３図に示すように、絶縁性フィルム（１）側
からボンディングツール（７）を当て、押圧しながら導
電体（２）パターンに半導体チップ（５）を接続する。
からボンディングツール（７）を当て、押圧しながら導
電体（２）パターンに半導体チップ（５）を接続する。
最後に、絶縁性フィルム（１）に設けた開孔００より樹
脂０２）を流し込み接続部を保護する。このようにして
できたテープキャリア方式の半導体装置を、プレスなど
により各半導体ごとに打抜く。
脂０２）を流し込み接続部を保護する。このようにして
できたテープキャリア方式の半導体装置を、プレスなど
により各半導体ごとに打抜く。
その後、第２図に示すように、プリント回路基板Ｏツ上
のメンキ００を施した回路０つの所定の位置に、打ち抜
いた半導体装置を導電体（２）パターン側を上にして、
アウターリード（９）をプリント回路基板０３）上の回
路００に位置合わせをする０次に、半導体チップを搭載
するときと同様に絶縁性フィルム（１）側からボンディ
ングツール０４を当て、異方性導電フィルムを使うなど
の方法により、加熱加圧しながらプリント回路基板０３
）にテープキャリア方式の半導体装置を接続する。
のメンキ００を施した回路０つの所定の位置に、打ち抜
いた半導体装置を導電体（２）パターン側を上にして、
アウターリード（９）をプリント回路基板０３）上の回
路００に位置合わせをする０次に、半導体チップを搭載
するときと同様に絶縁性フィルム（１）側からボンディ
ングツール０４を当て、異方性導電フィルムを使うなど
の方法により、加熱加圧しながらプリント回路基板０３
）にテープキャリア方式の半導体装置を接続する。
このように、アウターリードとプリント回路配線基板の
接続をするために、導電体パターンのアウターリード付
近にスルーホールが形成され、半導体装置を導電体パタ
ーンを上にしてプリント回路配＆＠基板上に載置し、こ
のスルーホールにより、導電体パターンとプリント回路
配線基板上の回路との接続を行なうことにより、テープ
キャリア方式の半導体装置を極めて精度よくファインピ
ッチのプリント回路基板に実装することができる。
接続をするために、導電体パターンのアウターリード付
近にスルーホールが形成され、半導体装置を導電体パタ
ーンを上にしてプリント回路配＆＠基板上に載置し、こ
のスルーホールにより、導電体パターンとプリント回路
配線基板上の回路との接続を行なうことにより、テープ
キャリア方式の半導体装置を極めて精度よくファインピ
ッチのプリント回路基板に実装することができる。
本発明において使用する絶縁性フィルム（１）と導電体
（２）の積層体は、通常フレキシブル回路基板として用
いられているものであれば何ら特定するものではないが
、絶縁性フィルムを介して加熱加圧するため、絶縁性フ
ィルム、接着剤はポリイミド樹脂などのように耐熱性が
あり、かつできるだけ薄いものであるほうが望ましい、
さらには、絶縁性フィルム上に蒸着、スパッタリング、
メツキなどの方法で金Ｂ膜を形威し、もしくは、金属箔
上にエポキシ樹脂、ポリイミド樹脂などの絶縁性樹脂を
塗布し、乾燥して得られた接着剤を使用しない２Ｎ構造
の積層体であれば、耐熱性を低下させ、或いはボンディ
ングツールによる加熱加圧の際に熱を遮る層が少なくな
るので、よりよい結果を与える。
（２）の積層体は、通常フレキシブル回路基板として用
いられているものであれば何ら特定するものではないが
、絶縁性フィルムを介して加熱加圧するため、絶縁性フ
ィルム、接着剤はポリイミド樹脂などのように耐熱性が
あり、かつできるだけ薄いものであるほうが望ましい、
さらには、絶縁性フィルム上に蒸着、スパッタリング、
メツキなどの方法で金Ｂ膜を形威し、もしくは、金属箔
上にエポキシ樹脂、ポリイミド樹脂などの絶縁性樹脂を
塗布し、乾燥して得られた接着剤を使用しない２Ｎ構造
の積層体であれば、耐熱性を低下させ、或いはボンディ
ングツールによる加熱加圧の際に熱を遮る層が少なくな
るので、よりよい結果を与える。
本発明において、スルーホール０■を形成する方法は特
に限定するものではないが、コストを安く、精度を高く
、孔径を小さくするほうが望ましいことから、ドリリン
グ、レーザー加工などの中から選定するほうが好ましい
。また、表面のメツキＱ７）は、銅、はんだなど一般に
スルーホールメツキに使用されているものであれば特に
制限を設けるものではないが、接続するプリント回路配
線基板上の回路の状態に合わせた方が好ましい。
に限定するものではないが、コストを安く、精度を高く
、孔径を小さくするほうが望ましいことから、ドリリン
グ、レーザー加工などの中から選定するほうが好ましい
。また、表面のメツキＱ７）は、銅、はんだなど一般に
スルーホールメツキに使用されているものであれば特に
制限を設けるものではないが、接続するプリント回路配
線基板上の回路の状態に合わせた方が好ましい。
導電体（２）パターン表面上にメツキ（４）を施しであ
るが、その種類、厚み、構成は特に限定するものではな
いが、半導体チップ上のバンプ（６）の材質、及びプリ
ント回路基板０３）表面の状態にあわせ、金、錫、半田
など一般に用いられているものの中から選定する方が好
ましい。
るが、その種類、厚み、構成は特に限定するものではな
いが、半導体チップ上のバンプ（６）の材質、及びプリ
ント回路基板０３）表面の状態にあわせ、金、錫、半田
など一般に用いられているものの中から選定する方が好
ましい。
本発明の方法で使用するボンディングツール（７）及び
Ｑ４）は、６００°Ｃ，１秒、２００ｇ／リード以上の
加熱加圧ができ、平行度が５μｍ以下の通常使用されて
いるものであれば特に限定するものではない。
Ｑ４）は、６００°Ｃ，１秒、２００ｇ／リード以上の
加熱加圧ができ、平行度が５μｍ以下の通常使用されて
いるものであれば特に限定するものではない。
また、本発明に用いられるプリント回路基板０３）は、
通常電子部品搭載用として用いられている消弧ガラスエ
ポキシ積層板などであれば何ら限定するものではない、
また、プリント回路基板上の回路接続部に施すメツキ０
６）の材質は特に限定するものではなく、テープキャリ
ア上の導電体バリーン表面のメツキや接続方法により、
金、錫、はんだなどの中から選ぶのが望ましく、あるい
はメツキをまったく施さなくてもよい。
通常電子部品搭載用として用いられている消弧ガラスエ
ポキシ積層板などであれば何ら限定するものではない、
また、プリント回路基板上の回路接続部に施すメツキ０
６）の材質は特に限定するものではなく、テープキャリ
ア上の導電体バリーン表面のメツキや接続方法により、
金、錫、はんだなどの中から選ぶのが望ましく、あるい
はメツキをまったく施さなくてもよい。
本発明は、アウターリード（９）をプリント回路基板０
３）に接続するいずれの方法にも適用可能であるが、テ
ープキャリアとプリント回路基板を構成する素材や、用
途、信頼性等から考え、前述したように、半導体チップ
（５）とインナーリード（８）を接続するときと同様に
アウターリード部をボンディングツールを使って加熱加
圧する方法、はんだ溶融による方法、異方性導電フィル
ムを用いる方法などの中から選出するほうが望ましい。
３）に接続するいずれの方法にも適用可能であるが、テ
ープキャリアとプリント回路基板を構成する素材や、用
途、信頼性等から考え、前述したように、半導体チップ
（５）とインナーリード（８）を接続するときと同様に
アウターリード部をボンディングツールを使って加熱加
圧する方法、はんだ溶融による方法、異方性導電フィル
ムを用いる方法などの中から選出するほうが望ましい。
このように、本発明では、デバイス孔を必要としない新
しいテープキャリア方式の半導体装置のプリント回路基
板への実装時の欠点を排除することができ、高い歩留ま
りで、高信頼性のテープキャリア方式の半導体装置の実
装が可能となる。
しいテープキャリア方式の半導体装置のプリント回路基
板への実装時の欠点を排除することができ、高い歩留ま
りで、高信頼性のテープキャリア方式の半導体装置の実
装が可能となる。
次に、本発明の実施例を示す。
〔実施例１］
厚さ３５μｍの電解銅箔にポリイミド樹脂を塗布・乾燥
して厚さ２０μｍの絶縁層を形威し、２Ｎ構造の積層体
を得た。これを幅３５＋ｎｍのテープ状にスリットし、
ｔＦｌｆｉ面をエツチング加工によりバクーン化し、エ
キシマレーザ−によりすべてのアウターリ−ド部に直径
３００μｍのスルーホールを形成し、その後、スルーホ
ール内部に厚さ３０μｍの電解銅メツキを施した。さら
に、銅パターン表面にニッケル４．０ｐｍを下地にして
、金０．３μｍのメツキを施した０次に、プレス打抜き
により、半導体チップ上の電極が囲む面積より小さい開
孔をあけ、テープキャリアを得た。
して厚さ２０μｍの絶縁層を形威し、２Ｎ構造の積層体
を得た。これを幅３５＋ｎｍのテープ状にスリットし、
ｔＦｌｆｉ面をエツチング加工によりバクーン化し、エ
キシマレーザ−によりすべてのアウターリ−ド部に直径
３００μｍのスルーホールを形成し、その後、スルーホ
ール内部に厚さ３０μｍの電解銅メツキを施した。さら
に、銅パターン表面にニッケル４．０ｐｍを下地にして
、金０．３μｍのメツキを施した０次に、プレス打抜き
により、半導体チップ上の電極が囲む面積より小さい開
孔をあけ、テープキャリアを得た。
続いて、半導体チップ上に形成された接続用金バンプと
テープキャリアの銅パターンのインナーリード先端とを
位置合わせし、ポリイミド樹脂絶縁層を介して、ボンデ
ィングツールを用いて、４３０℃、１．５秒、１リード
当たり１００ｇ荷重のボンディング条件で加熱加圧して
接合し、半導体チップの搭載を行った。さらに、ポリイ
ミド絶縁層に設けた開孔より液状エポキシ樹脂を注入し
、１２５°Ｃ５３時間硬化させた。
テープキャリアの銅パターンのインナーリード先端とを
位置合わせし、ポリイミド樹脂絶縁層を介して、ボンデ
ィングツールを用いて、４３０℃、１．５秒、１リード
当たり１００ｇ荷重のボンディング条件で加熱加圧して
接合し、半導体チップの搭載を行った。さらに、ポリイ
ミド絶縁層に設けた開孔より液状エポキシ樹脂を注入し
、１２５°Ｃ５３時間硬化させた。
この後、このようにして得られたテープキャリア方式の
半導体装置を打抜きプレスにより各半導体ごとに打抜い
た０次に、この半導体装置を、銅パターン面を上にして
、通常の回路形成法で作製したプリント基板上の所定の
位置に位置合わせをし、半導体チップとインナーリード
を接続するときと同様に、アウターリード部をボンディ
ングツールを使って、４５０°Ｃ１１秒、１００ｇ／リ
ード荷重のボンディング条件でポリイミド絶縁層を介し
て加熱加圧して実装した。
半導体装置を打抜きプレスにより各半導体ごとに打抜い
た０次に、この半導体装置を、銅パターン面を上にして
、通常の回路形成法で作製したプリント基板上の所定の
位置に位置合わせをし、半導体チップとインナーリード
を接続するときと同様に、アウターリード部をボンディ
ングツールを使って、４５０°Ｃ１１秒、１００ｇ／リ
ード荷重のボンディング条件でポリイミド絶縁層を介し
て加熱加圧して実装した。
ここで、アウターリードとプリント回路基板上の回路と
のせん断強度を測定したところ、いずれのリードも５ｇ
／１０００μポ以上であり、実用上問題の無いものであ
った。また、隣接端子リード間でのショートなどの不良
も無かった。
のせん断強度を測定したところ、いずれのリードも５ｇ
／１０００μポ以上であり、実用上問題の無いものであ
った。また、隣接端子リード間でのショートなどの不良
も無かった。
〔実施例２］
まず、実施例１と全く同じ方法で半導体チップを搭載し
、樹脂封止を行ったテープキャリア方式の半導体装置を
用意した。次に、プラスチックビーズに金属メツキを施
した球状粒子と熱硬化性樹脂よりなる異方導電フィルム
を、通常の回路形成法で作製したプリント基板上の所定
の位置に位置合わせをして仮圧着し、この上に銅パター
ンを上にして用意しておいた半導体装置のアウターリー
ドを位置合わせして、ボンディングツールにより１７０
°Ｃ，３０秒間加熱加圧して半導体装置を実装した。
、樹脂封止を行ったテープキャリア方式の半導体装置を
用意した。次に、プラスチックビーズに金属メツキを施
した球状粒子と熱硬化性樹脂よりなる異方導電フィルム
を、通常の回路形成法で作製したプリント基板上の所定
の位置に位置合わせをして仮圧着し、この上に銅パター
ンを上にして用意しておいた半導体装置のアウターリー
ドを位置合わせして、ボンディングツールにより１７０
°Ｃ，３０秒間加熱加圧して半導体装置を実装した。
ここで、実施例１と同様に、アウターリードとプリント
回路基板上の回路とのせん断強度を測定したところ、い
ずれのリードも５ｇ／１０００μポ以上であり、実用上
問題の無いものであった。また、隣接端子リード間での
ショートなどの不良も無かった。
回路基板上の回路とのせん断強度を測定したところ、い
ずれのリードも５ｇ／１０００μポ以上であり、実用上
問題の無いものであった。また、隣接端子リード間での
ショートなどの不良も無かった。
〔発明の効果）
このように、本発明に従うと、デバイス孔のないテープ
キャリア方式の半導体装置の実装時における従来の欠点
である。絶縁性フィルムによるアウターリードとプリン
ト回路基板上の回路との位置ずれなどの接続不良を克服
することができ、極めて精度よく、しかも従来よりも薄
型で高信頼性のテープキャリア方式の半導体装置の実装
が可能となると共に、従来では困難であったファインピ
ッチの半導体装置とプリント回路基板との接続が可能と
なる。
キャリア方式の半導体装置の実装時における従来の欠点
である。絶縁性フィルムによるアウターリードとプリン
ト回路基板上の回路との位置ずれなどの接続不良を克服
することができ、極めて精度よく、しかも従来よりも薄
型で高信頼性のテープキャリア方式の半導体装置の実装
が可能となると共に、従来では困難であったファインピ
ッチの半導体装置とプリント回路基板との接続が可能と
なる。
第１図は本発明に用いるテープキャリア方式の半導体装
置の要部断面図、第２図は本発明による半導体装置のプ
リント回路基板への実装方法を示す断面図で、第３図は
デバイス孔へ突き出すリードのないテープキャリア方式
の半導体装置の製造方法を示す断面図である。また、第
４図は従来の半導体装置の完成断面図で、第５図は第４
図に示す従来の半導体装置のプリント回路基板への実装
方法を示す図である。
置の要部断面図、第２図は本発明による半導体装置のプ
リント回路基板への実装方法を示す断面図で、第３図は
デバイス孔へ突き出すリードのないテープキャリア方式
の半導体装置の製造方法を示す断面図である。また、第
４図は従来の半導体装置の完成断面図で、第５図は第４
図に示す従来の半導体装置のプリント回路基板への実装
方法を示す図である。
Claims (1)
- （１）可とう性のある絶縁性フィルム上に導電体で形成
した回路パターンを有するテープキャリアに半導体チッ
プを搭載した半導体装置のプリント回路基板への実装方
法において、前記半導体装置が上面にバンプを形成した
半導体チップ上に導電体パターンを下側にしたテープキ
ャリアを載置し、位置合わせした後、前記絶縁性フィル
ム側からボンディングツールを当接させ加熱加圧して、
導電体パターンのインナーリードの先端の接続部と半導
体チップ上のバンプとを接続すると共に、導電体パター
ンのアウターリード部にスルーホールを形成したもので
あり、該半導体装置とプリント回路基板とは、半導体装
置を導電体パターンを上にしてプリント回路基板上に載
置し、前記スルーホールにより導電体パターンとプリン
ト回路基板上の回路との接続を行なうことを特徴とする
半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266166A JPH03129745A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266166A JPH03129745A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03129745A true JPH03129745A (ja) | 1991-06-03 |
Family
ID=17427192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1266166A Pending JPH03129745A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03129745A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03101528U (ja) * | 1990-01-31 | 1991-10-23 | ||
| JPH03101529U (ja) * | 1990-01-31 | 1991-10-23 | ||
| JPH05251505A (ja) * | 1991-12-27 | 1993-09-28 | Minnesota Mining & Mfg Co <3M> | Ｉｃチップのエリアテープへの接続方法 |
| JPH08264589A (ja) * | 1995-03-22 | 1996-10-11 | Nec Corp | テープキャリア方式半導体装置 |
| JPH09186196A (ja) * | 1995-12-29 | 1997-07-15 | Nec Corp | Ｌｓｉパッケージ |
-
1989
- 1989-10-16 JP JP1266166A patent/JPH03129745A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03101528U (ja) * | 1990-01-31 | 1991-10-23 | ||
| JPH03101529U (ja) * | 1990-01-31 | 1991-10-23 | ||
| JPH05251505A (ja) * | 1991-12-27 | 1993-09-28 | Minnesota Mining & Mfg Co <3M> | Ｉｃチップのエリアテープへの接続方法 |
| JPH08264589A (ja) * | 1995-03-22 | 1996-10-11 | Nec Corp | テープキャリア方式半導体装置 |
| JPH09186196A (ja) * | 1995-12-29 | 1997-07-15 | Nec Corp | Ｌｓｉパッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| JP3962449B2 (ja) | 基板を結合する方法および構造 | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| US6016013A (en) | Semiconductor device mounting structure | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| KR19980063339A (ko) | 반도체장치의 제조방법 및 반도체장치 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| JPH03101142A (ja) | 半導体装置の製造方法 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JPH0385741A (ja) | 半導体装置の製造方法 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH03101140A (ja) | 半導体装置 | |
| JPH0385740A (ja) | 半導体装置 | |
| JPH0385739A (ja) | 半導体装置の実装方法 | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JPH03104133A (ja) | 半導体装置 | |
| JPH03131045A (ja) | 半導体装置の製造方法 | |
| US6700184B1 (en) | Lead frame and semiconductor device having the same | |
| JPH0379051A (ja) | 半導体装置の実装方法 | |
| JPH02252248A (ja) | 半導体装置の製造方法 | |
| JPH03126237A (ja) | 半導体装置の製造方法 |