JPH04238441A - 試験用エラー発生回路 - Google Patents
試験用エラー発生回路Info
- Publication number
- JPH04238441A JPH04238441A JP3006114A JP611491A JPH04238441A JP H04238441 A JPH04238441 A JP H04238441A JP 3006114 A JP3006114 A JP 3006114A JP 611491 A JP611491 A JP 611491A JP H04238441 A JPH04238441 A JP H04238441A
- Authority
- JP
- Japan
- Prior art keywords
- error
- digital
- signal
- digital signal
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 30
- 238000012545 processing Methods 0.000 claims abstract description 19
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は試験用エラー発生回路に
関し、特にデジタル無線通信機器の受信デジタル回路の
試験を行うために作成されるディジタル信号の試験用エ
ラー発生回路に関する。
関し、特にデジタル無線通信機器の受信デジタル回路の
試験を行うために作成されるディジタル信号の試験用エ
ラー発生回路に関する。
【０００２】
【従来の技術】従来の試験用エラー発生回路は図３に示
すように、送信側デジタル信号処理回路１０１から出力
されたデジタルデータ２０１を一たん変調器１０２によ
りアナログ信号に変換し、このアナログデータ信号２０
２にアナログノイズ発生器１０６からのノイズ信号２０
５を信号合成器１０３で加え、この合成されたアナログ
信号２０３を、また元のディジタル信号に変換するため
に復調器１０４に入れ、復調器１０４出力のデジタルデ
ータ２０４を受信側のデジタル信号処理回路１０５で処
理しデータエラーを測定していた。
すように、送信側デジタル信号処理回路１０１から出力
されたデジタルデータ２０１を一たん変調器１０２によ
りアナログ信号に変換し、このアナログデータ信号２０
２にアナログノイズ発生器１０６からのノイズ信号２０
５を信号合成器１０３で加え、この合成されたアナログ
信号２０３を、また元のディジタル信号に変換するため
に復調器１０４に入れ、復調器１０４出力のデジタルデ
ータ２０４を受信側のデジタル信号処理回路１０５で処
理しデータエラーを測定していた。
【０００３】
【発明が解決しようとする課題】上述した従来の試験用
エラー発生回路では、アナログ信号に変換してノイズ合
成を行うので、ディジタル値と同一量のノイズを与える
ことは難しく、たとえ同一量のノイズを与えたとしても
復調器の再生特性により、再生されたデジタルデータで
のエラーは同一量に必ずしも成らず、受信側のデジタル
信号処理回路のエラー試験を同一条件で行うことが難し
いという欠点がある。
エラー発生回路では、アナログ信号に変換してノイズ合
成を行うので、ディジタル値と同一量のノイズを与える
ことは難しく、たとえ同一量のノイズを与えたとしても
復調器の再生特性により、再生されたデジタルデータで
のエラーは同一量に必ずしも成らず、受信側のデジタル
信号処理回路のエラー試験を同一条件で行うことが難し
いという欠点がある。
【０００４】さらに、この方法では受信側でのエラー発
生率は復調器の再生特性に依存してしまうために、この
エラー試験本来の目的である受信側のデジタル信号処理
回路の正確なエラー試験が行えないという欠点がある。
生率は復調器の再生特性に依存してしまうために、この
エラー試験本来の目的である受信側のデジタル信号処理
回路の正確なエラー試験が行えないという欠点がある。
【０００５】また、受信側のデジタル信号処理回路のエ
ラー試験時にアナログ変換用の変調器とアナログディジ
タル変換用の復調器を必要とする。
ラー試験時にアナログ変換用の変調器とアナログディジ
タル変換用の復調器を必要とする。
【０００６】
【課題を解決するための手段】本発明の試験用エラー発
生回路は受信側のデジタル信号処理回路に擬似的に試験
用エラーパルスを含む試験信号を入力して試験する試験
用エラー発生回路において、送信側のデジタル信号処理
回路のディジタルデータ信号を入力して、前記ディジタ
ルデータ信号と同期して極性反転した所定数のエラーパ
ルスに変換した試験信号を発生するディジタルエラー発
生手段を有する。
生回路は受信側のデジタル信号処理回路に擬似的に試験
用エラーパルスを含む試験信号を入力して試験する試験
用エラー発生回路において、送信側のデジタル信号処理
回路のディジタルデータ信号を入力して、前記ディジタ
ルデータ信号と同期して極性反転した所定数のエラーパ
ルスに変換した試験信号を発生するディジタルエラー発
生手段を有する。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００８】図１は本発明の一実施例のブロック図、図
２は本実施例の要部のデジタルエラー発生器２の構成図
である。図１の実施例は、送信側のデジタル信号処理回
路１から出力されたデジタル信号１１をデジタルエラー
発生回路２に入力し、エラーを付加したデジタル信号１
２を受信側のデジタル信号処理回路３のエラー試験を行
う。
２は本実施例の要部のデジタルエラー発生器２の構成図
である。図１の実施例は、送信側のデジタル信号処理回
路１から出力されたデジタル信号１１をデジタルエラー
発生回路２に入力し、エラーを付加したデジタル信号１
２を受信側のデジタル信号処理回路３のエラー試験を行
う。
【０００９】次に、このデジタルエラー発生回路２は、
パルス発生器２１と、インバーター２２と、データセレ
クタ２３とにより構成される。
パルス発生器２１と、インバーター２２と、データセレ
クタ２３とにより構成される。
【００１０】このディジタルエラー発生回路２の動作に
ついて説明する。パルス発生器２１は、データに同期し
たクロック４１と、フレームタイミング４２と、エラー
数の入力４３により、フレームタイミング４２に合わせ
て単位時間当たりに均一に所定の数だけ１クロック幅の
エラーパルス信号４４を出力するものである。データセ
レクタ２３はデジタル信号処理回路１から出力されたデ
ジタル信号１１と、デジタル信号１１をインバーター２
２により反転させたデジタル信号４５とを入力し、パル
ス発生器２１からのパルス信号４４をデータ選択入力と
して用いることにより、出力信号４６にエラーのない正
常常時にはデジタル信号処理回路１から出力されたデジ
タル信号１１を出力する。エラーを発生させる場合には
パルス信号４４をアクティブとして反転させたデジタル
信号４５をエラーパルス信号４４に制御されて出力する
ものである。よって、パルス発生器２１が発生したパル
スの数だけデータセレクタ２３の出力信号１２に入力さ
れるディジタル信号１１と同期した誤りデータがおり込
まれた信号を極性反転エラー信号として出力させること
ができる。
ついて説明する。パルス発生器２１は、データに同期し
たクロック４１と、フレームタイミング４２と、エラー
数の入力４３により、フレームタイミング４２に合わせ
て単位時間当たりに均一に所定の数だけ１クロック幅の
エラーパルス信号４４を出力するものである。データセ
レクタ２３はデジタル信号処理回路１から出力されたデ
ジタル信号１１と、デジタル信号１１をインバーター２
２により反転させたデジタル信号４５とを入力し、パル
ス発生器２１からのパルス信号４４をデータ選択入力と
して用いることにより、出力信号４６にエラーのない正
常常時にはデジタル信号処理回路１から出力されたデジ
タル信号１１を出力する。エラーを発生させる場合には
パルス信号４４をアクティブとして反転させたデジタル
信号４５をエラーパルス信号４４に制御されて出力する
ものである。よって、パルス発生器２１が発生したパル
スの数だけデータセレクタ２３の出力信号１２に入力さ
れるディジタル信号１１と同期した誤りデータがおり込
まれた信号を極性反転エラー信号として出力させること
ができる。
【００１１】
【発明の効果】以上説明したように本発明は、受信側の
デジタル信号処理回路のエラー試験時に、デジタルエラ
ー発生回路を付加することにより、従来例のようなアナ
ログ信号変換に必要な変復調器及びノイズ発生器、信号
合成器を必要とせず、全てデジタル信号で処理すること
ができる。したがって正確なエラー数が与えられるので
、正確なエラー試験が行うことができる効果がある。
デジタル信号処理回路のエラー試験時に、デジタルエラ
ー発生回路を付加することにより、従来例のようなアナ
ログ信号変換に必要な変復調器及びノイズ発生器、信号
合成器を必要とせず、全てデジタル信号で処理すること
ができる。したがって正確なエラー数が与えられるので
、正確なエラー試験が行うことができる効果がある。
【図１】本発明の一実施例の試験用エラー発生回路のブ
ロック図である。
ロック図である。
【図２】本実施例の要部のディジタルエラー発生回路２
の構成図である。
の構成図である。
【図３】従来の試験用エラー発生回路のブロック図であ
る。
る。
１ 送信側デジタル信号処理回路２ デジ
タルエラー発生回路 ３ 受信側デジタル信号処理回路２１ パ
ルス発生器 ２２ インバーター ２３ データセレクタ
タルエラー発生回路 ３ 受信側デジタル信号処理回路２１ パ
ルス発生器 ２２ インバーター ２３ データセレクタ
Claims (2)
- 【請求項１】 受信側のデジタル信号処理回路に擬似
的に試験用エラーパルスを含む試験信号を入力して試験
する試験用エラー発生回路において、送信側のデジタル
信号処理回路のディジタルデータ信号を入力して、前記
ディジタルデータ信号と同期して極性反転した所定数の
エラーパルスに変換した試験信号を発生するディジタル
エラー発生手段を有することを特徴とする試験用エラー
発生回路。 - 【請求項２】 前記ディジタルエラー発生手段が送信
側のディジタルデータ信号に同期したクロックと、フレ
ームタイミングと、所定のエラー数の入力により、単位
時間当たりに均一に所定の数だけ前記クロックと同じ幅
のパルスを出力するパルス発生器と、前記送信側のディ
ジタルデータ信号を反転するインバーターと、前記パル
ス発生器の出力パルスに同期して、入力される前記送信
側のディジタルデータ信号のうちの所定の数の反転パル
スをおり込むデータセレクタとを有することを特徴とす
る請求項１記載の試験用エラー発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006114A JPH04238441A (ja) | 1991-01-23 | 1991-01-23 | 試験用エラー発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006114A JPH04238441A (ja) | 1991-01-23 | 1991-01-23 | 試験用エラー発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04238441A true JPH04238441A (ja) | 1992-08-26 |
Family
ID=11629479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006114A Pending JPH04238441A (ja) | 1991-01-23 | 1991-01-23 | 試験用エラー発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04238441A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020120249A (ja) * | 2019-01-23 | 2020-08-06 | アンリツ株式会社 | Ｆｅｃエラー付加装置、それを用いた試験信号発生装置、及びｆｅｃエラー付加方法 |
| JP2020120250A (ja) * | 2019-01-23 | 2020-08-06 | アンリツ株式会社 | Ｆｅｃエラー付加装置、それを用いた試験信号発生装置、及びｆｅｃエラー付加方法 |
-
1991
- 1991-01-23 JP JP3006114A patent/JPH04238441A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020120249A (ja) * | 2019-01-23 | 2020-08-06 | アンリツ株式会社 | Ｆｅｃエラー付加装置、それを用いた試験信号発生装置、及びｆｅｃエラー付加方法 |
| JP2020120250A (ja) * | 2019-01-23 | 2020-08-06 | アンリツ株式会社 | Ｆｅｃエラー付加装置、それを用いた試験信号発生装置、及びｆｅｃエラー付加方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4574206A (en) | Wave-shaping circuit | |
| JPH0894725A (ja) | 複数基準発振器用タイミング発生器 | |
| JPH04238441A (ja) | 試験用エラー発生回路 | |
| JP2627581B2 (ja) | デジタル信号中でエラー検出コードを発生するための電子回路 | |
| JP2684121B2 (ja) | 信号処理集積回路装置 | |
| US4204228A (en) | Digital testing apparatus | |
| JPH0250631A (ja) | パルス波形整形器および整形方法 | |
| JPS60214142A (ja) | 変調装置 | |
| JP2762525B2 (ja) | 擬似信号発生装置 | |
| SU684760A1 (ru) | Датчик тестовой псевдослучайной последовательности | |
| JP3329081B2 (ja) | Ｄｕｔの良否判定回路 | |
| KR100642275B1 (ko) | 선택신호 발생, 비동기 직렬신호 복원 그리고 전송 장치 및 이와 관련된 방법 | |
| JPH06187797A (ja) | メモリ集積回路 | |
| JPS6142895B2 (ja) | ||
| JPS6211317A (ja) | 擬似ランダム誤りパタ−ン信号発生装置 | |
| JPS63169581A (ja) | スキヤンデザイン回路 | |
| JP2864541B2 (ja) | 誤り率測定回路 | |
| JPH0777384B2 (ja) | 回線シミュレータ | |
| JP3006794B2 (ja) | 同期パルス発生回路 | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
| JPS6211554B2 (ja) | ||
| JP2634092B2 (ja) | 回路の評価方法および評価装置 | |
| SU1195486A1 (ru) | Устройство дл формировани телевизионных испытательных сигналов | |
| SU1005321A2 (ru) | Устройство дл измерени уровн шума в паузах речи |