JPH0250631A - パルス波形整形器および整形方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、トランシーバに関し、更に詳述すればデジタ
ルデータを所定のパルス整形波に変換するパルス波形整
形器に関するものである。

デジタルラインインターフェイス回路における一般的な
デジタルデータレシーバはデジタルデータ、例えば−ボ
ー当たり２つのパラレルビットからなるデータ、を例え
ば−３、−１，＋１および＋３の４つにパルス波形に整
形されたシンボルのいずれか一つに変換するものである
。各整形波は時間的に−ボー以上長いので、出力パルス
は重なりあって、複合信号を構成する。この複合信号は
現在伝達されている信号に前回のボーのシンボルを加算
して構成されたものである。

複合信号には直線性が要求され、もし非直線的に変形さ
れれば伝送ループに用いられるエコー除去装置の性能が
劣ることになる。非直線性の原因の一つにジッターがあ
り、これによりパルス整形波の変形がもたらされる。

かかるトランシーバ用のトランスミッタにはデジタル／
アナログコンバータとこれに続くローパスフィルターか
らなるものがある。パルス幅を一定に保つ技術として、
ノンリターン２０（ＮＲＺ）の技術を用いるより、リタ
ーン２０（ＲＺ）技術を用いてデジタル／アナログコン
バータからパルス出力をさせるのが好ましい。

上述のシステムにおいて位相補正を行う場合、パルスは
おそかれ、はやかれ発生させられることになる。前回の
シンボルはパルス間において０に戻っているので、パル
ス波形そのものには変化がなく、単に移動されているだ
けである。現在のパルスの移動はノツター補正を伴うエ
コー除去装置や他の手段によって補償されることができ
る。

しかしながら、上述の構成ではパルス整形波が絶え間な
く動くアクティブフィルターにより形成され、係るアク
ティブフィルターはＩＣ回路では精密に構成されないの
で、全体としてＩＣ回路を構成するのに適切でない。

本発明は入力デジタル信号から出力パルス信号を形成す
るものであって（ｃ化に適したものを堤供することを目
的とする。又本発明に係るものはジッターによる影響を
受けない望ましいパルス整形波でもって信号が出力され
るものを提供するものである。本発明においては切り換
えコンデンサー弐Ｆｌｌ’（フィルターを用いてパルス
整形波を形成しく以下パルス整形器という）、そしてパ
ルス整形器の駆動に用いられるデジタル信号のクロック
タイミングを制御することにより、種々の素子のタイミ
ングを制御する。その結果出力信号にはノツターが含ま
れるが望ましいパルス整形波として出力される。他方、
ジッターを感知する位相補正器はクロックのタイミング
を制御することができるので、出力パルス整形波はジッ
ターの影響を受けないものとすることができる。又、本
発明においては、絶え間なく動作するフィルターではな
く、切り換えコンデンサー式パルス整形器を用いている
のでＩＣ化に適した構成とすることかできる。

本発明の好ましい一実施例においては、デジタル信号を
受信する手段と、少なくとも２つの切り換えコンデンサ
ー式パルス波形整形器と、該デジタル信号の一ボーより
も短い時間からなる一連のデジタル信号の部分を、該パ
ルス波形整形器の対応する一つに供給する手段とを有し
、少なくともパルスの立ち上りおよび立ち下り部分を含
むパルス整形波を、該パルス波形整形器から出力させる
ようにしたことを特徴とするものである。又該２つのパ
ルス波形整形器の両出力を時間において加算し複合出力
パルスを形成する装置を有する。そして、最後に該複合
出力パルスは粗いローパスフィルターでフィルターされ
アナログ出力パルス信号を形成する。

本発明に係る別の実施例は入力デジタル信号からアナロ
グパルス信号を出力するパルス波形の整形方法であって
、各々が−ボーよりも短い容量を持ち、直列接続された
複数のシフトレジスタに人力デジタル信号を供給し、出
力信号の異なった部分を形成するためのシフトレジスタ
の対応する一つに保持された信号により切り換えられる
切り換えコンデンサー式パルス波形整形器を駆動し、複
数の出力信号を時間的に加算して複合出力信号を形成し
、該複合出力信号をローパスフィルターでフィルターし
てアナログパルス信号を形成するようにしたことを特徴
とするものである。

χ１鯉 本発明に係るＩＣ化に適したトランシーバにあっては、
人力デジタル信号は−ボー当たり２つのパラレルビット
で構成され、それは４つのパルス整形波レベル、即ち−
３、−１，＋１および＋３のいずれか一つに変換される
。パルス整形波が連続されたしのが第１Ａ図に示されて
いる。各整形波の部分は時間的に−ボーよりも大きいの
で、出力パルスは重なり合って第１Ｂ図に示すような複
合信号を形成する。各複合信号は、現在伝達されている
シンボルに前回のボーのシンボルが加算されたものに等
しい。

もしデジタル入力信号が一つのシフトレジスタに入力さ
れ一つの切り換えコンデンサー式パルス波形整形器によ
りパルス整形波に変換されたとすれば、加算器を構成す
るところのオペアンプは加算が絶え間なく動くフィルタ
ーではなくサンプルデータ回路の出力により行われるの
で、ジッターの影響を受けるものとなる。ジッターは切
り換えコンデンサー用のクロックのパルス幅を変えるの
で、パルス整形波の波形が変形されることになる。

上述したように、これにより出力信号の非直線性がもた
らされ、送信回路に用いられるエコー除去装置の動作を
劣悪なしのとする。これに対し、本発明においては２つ
らしくはそれ以上の切り換えコンデンサー式パルス波形
整形器が用いられ、例えば第２図の実施例においては２
つのパルス波形整形器ｌＯおよび１１が用いられ以下こ
れらについて詳述する。

一ボー当たり２つのパラレルビットで構成されるデジタ
ル人力信号は、入力ライン１２で受信される。その信号
は、更にシフトレジスタ１３の入力に与えられ、該シフ
トレジスタ１３は、別のシフトレジスタ１４に直列に接
続されている。これら２つのシフトレジスタは、個別の
クロック源ＣＫｌおよびＣＫ２よりクロックされる。

シフトレジスタＩ３および１４の並列出力は、それぞれ
切り換えコンデンサー式パルス波形整形器ＩＯおよび！
ｌに加えられる。この切り換えコンデンサー式パルス波
形整形器は、切り換えコンデンサー式デジタル／アナロ
グコンバータとも称され、その機能を説明する。

切り換えコンデンサー式パルス波形整形器の出力は、共
に加算器１５に加えられ、それらの出力信号はそこにお
いて加算され、加算器１５の出力は、粗いローパスフィ
ルター１６の入力に加えられる。そして、合成された出
力信号はフィルター１６の出力ライン１７から出力され
る。

切り換えコンデンサー式パルス波形整形器のそれぞれに
ついての詳細な説明は「メモリ補償エコー除去装置を備
えたｌ　６０−ＫＢ／Ｓデジタル加入者ループトランシ
ーバ（Ａ　Ｉ　６０−ＫＢ／ＳＤｉｇｉｔａｌ　５ｕｂ
ｓｃｒｉｂｅｒ　Ｌｏｏｐ　ｔｒａｎｓｃｅｉｖｅｒ　
ｗｉｔｈＭｅｍｏｒｙ　Ｃｏｍｐｅｎｓａｔｉｏｎ　Ｅ
ｃｈｏ　Ｃａｎｃｅｌｌｅｒ）Ｊ著者ニコルベック（Ｒ
、Ｐ　、　Ｃｏｌｂｅｃｋ）及びギリンガム（Ｐ、Ｂ、
Ｇｉｌｌｉｎｇｈａｓ）、出版社ＩＥＥＥ　ＪＳＳＣ。

Ｖｏｌ、５Ｃ−２１，Ｎｏ、１．ｐｐ６５−７２．Ｆｅ
ｂ、１９８６に記載されており、その説明は本願の明細
書の一部を成すものとする。

切り換えコンデンサー式パルス波形整形器のそれぞれは
一連のスイッチ１８により構成され、該スイッチは正ま
たは負の単位電圧を対応する一連のコンデンサーＩ９に
与える。コンデンサー２１および２３はオペアンプ、２
２に協働して設けた公知のフィードバック用コンデンサ
であるが、コンデンサ２０．２１．２３において充電を
適当に分けることにより、シフトレジスタ１３に保持さ
れたデジタル信号は、オペアンプ２２の出力においてパ
ルス信号に変換される一方、シフトレジスタ１４に保持
されたデジタル信号は、切り換えコンデンサ式パルス波
形整形器１１のオペアンプ２２の出力において、単一の
パルス信号に変換される。

尚、切り換えコンデンサ２４をコンデンサ２３に対し内
付けまたは外付けすることにより、出力電圧を３倍にす
ることができ、それにより出力を＋１または−１ではな
く、＋３または−３のパルス振幅を有するものにするこ
とが可能となる。

次に、動作を説明する。入力信号はシフトレジスタ１４
に直列接続されたシフトレジスタ１３に連続して入力さ
れる。この時点ではクロックＣＫ１およびＣＫ２は同期
して出力される。各シフトレジスタは人力信号の一ボー
よりも少ない容量のものを保持するものとする。

位相補正が必要な場合は、クロックＣＫＩのタイミング
が変えられ、現在のパルスの発生を遅らせたり、進ませ
たりする。その間クロックＣＫ２は館と同じタイミング
でもって前のパルスの後半部分のタイミングを制御する
。

現在のボーの終端において、クロックＣＫ２のタイミン
グはクロックＣＫＩのタイミングと同じになるように変
えられる。これにより、出力パルスの残りの部分は正し
いタイミングでもって発生させられるように第２のシフ
トレジスタ１４が駆動される。再び同期がとられたクロ
ックＣＫＩおよびＣＫ２は、次の位相補正が必要される
まで、このまま動作し続け、以上の工程が繰り返される
。

なお、シフトレジスタは−ボーの容量またはジッターが
繰り返えされる時間よりも小さな容量のいずれか小さい
方よりら小さい容量を有する。また、ステージ１１から
の出力が０である場合は、クロックＣＫＩおよびＣＫ２
は同期が取られているしのとする。

第４図および第５図は、出力信号の一例を示すもので、
シンプルと一つのパルスのシーケンスを示すものである
。なお時間軸は左から右に向っているものとする。

第４図に示すパルス２４は、補正を必要としないので、
同期したクロックＣＫＩおよびＣＫ２によって発生され
る。今、トランシーバのフェーズ・ロックド・ループ（
ｐｔ、Ｌ）が入力信号（これにより次の実線で示される
パルスが出力される）においてジッターを感知したもの
とすれば、公知の方法によりエラー信号が出力される。

この場合、位相補正が必要となる。位相補正は、次のパ
ルスの立ち上がりエツジを位置２５に進めるか、又は位
置２６に遅らせるかのいずれかによって行われる。位相
補正を行うためには、クロックＣＫＩのタイミングが外
部から変えられ、パルス２７の発生を進ませるか、又は
遅らせるかによって行われる。これによりパルスの第１
部分は新しい立ち上がりエツジのタイミングで発生させ
られ、前のパルス２４の後半部分は、クロックＣＫ２の
前のクロックタイミングを用いて、シフトレジスタＩ４
に保持された信号に基づいて発生させられる。

第５図のグラフＡ、ＢＳＣ，Ｄにおいて、かかる様子が
示されており、グラフＡ、Ｂではボーの第１パルスは立
ち上がりエツジ２８Ａと、立ち下がりエツジ２８Ｂによ
り、完成されたパルス２８が形成されることをグラフＣ
と共に示す一方、ボーの第２パルスは、立ち上がりエツ
ジ２９Ａと、立ち下がりエツジ２９Ｂにより、完成され
たパルス２９（グラフＣ）を構成することが示され、そ
れは第４図に示すパルス２７に相当するものである。

切り換えコンデンサ式フィルターＩｆの出力が０になる
と、そのステージにおける出力パルスが終了されたこと
を示すのであるが、クロックＣＫ２は、クロックＣＫＩ
と同期がとられた状態になる。ここでクロックＣＫ２は
、クロックＣＫＩと同期されているので、パルス２７の
残りの部分は正しいパルス幅でもって出力される。従っ
て、パルスか立ち上がりエツジ２５に基づいて進められ
た、又は立ち下がりエツジ２６に基づいて遅らされたか
のいずれかにより、パルス２７の立ち下がりエツジが２
５Ａ又は２６Ａのいずれかに一致する。その後の連続す
るパルスは、新しく同期が取られたクロックＣＫＩおよ
びＣＫ２に従って発生させられる。その後、再び位相補
正が必要となれば、以上と同じ動作が繰り返される。

以上のことは第５図からもわかるように、ボーの第２パ
ルスの立ち上がりエツジ２９Ａは、クロックＣＫＩの位
相ジャンプにより位相補正がなされる一方、第２パルス
２９Ｂの立ち下がりエツジは、クロックＣＫ２の位相ジ
ャンプにより位相補正がなされ、これにより完成された
第２パルス２９が形成される。進みまたは遅れパルス位
置が示されたグラフＡ、Ｂ、Ｃにより位相補正の様子が
示されているが、ここでは第４図に用いた参照番号（２
５，２５Ａおよび２６．２６Ａ）と同じ参照番号が用い
られ、パルス間の関係を一層明確なものとする。グラフ
Ｃには複合パルス２８および２９、または２８．２５お
よび２５Ａ１又は２８．２６および２６Ａが加えられる
前の状態が示されている。

各切り換えコンデンサ式パルス波形整形器ｌ０１１１の
出力信号は、共に加算器１５に加えられ、そこで加算さ
れる。加算器１５は、第３図に示すように、単に抵抗２
８．２９で形成することができ、これら両者の入力はそ
れぞれオペアンプ２２の出力に接続されている。抵抗２
８．２９の連結された点からの出力は出力線！７に加え
られ、更にそれはバイパスコンデンサ３０にも接続され
ている。抵抗２８．２９はコンデンサ３０と共に粗いロ
ーパスフィルターを形成し、これにより低価格ではある
が必要な出力信号を得るには十分なものを構成すること
ができる。この結果、全体信号３０は、第５図のでグラ
フＤに示されている。

本発明は、デジタル入力信号を整形された出力パルスに
変換する回路であって、ＩＣ化に適した装置を提供し、
本発明に係る回路によりジッター等によりパルス波形が
変形されてら、その影響を受けないパルス波形を出力す
るものである。すなわち、本発明は、デジタル式トラン
シーバであって、チップに組み込み可能で、低価格の回
路に改良したものを提供するものである。

以上詳述したごとく、本発明は所期の目的を達成する有
益な乙のであり、請求項に記載の範囲内に含まれる変形
例や変更等は本願発明の範囲に含まれるものである。

【図面の簡単な説明】

第１Ａ図はデジタル入力信号で伝達されるべきパルス信
号の波形図、第１Ｂ図は第１Ａ図の信号に基づいて形成
され伝送線上に送られる出力パルス信号の波形図、第２
図は本発明に係る回路のブロック線図、第３図は第２図
に示した回路に用いられる出力フィルターの回路図、第
４図及び第５図は本発明の説明のためのパルス信号の部
分および完成された形状を示す波形図である。 １０．１１・・切り換えコンデンサ方式パルス波形整形
器、 ３．１４・・・シフトレジスタ、 訃・・加算器、　　１６・・・ローパスフィルター８・
・・スイッチ、１９・・・コンデンサ、０．２１．２３
・・・コンデンサ、 ２・・・オペアンプ。

Claims (1)

1. 【特許請求の範囲】 １、パルス波形整形器であって、 （ａ）デジタル信号を受信する手段と、 （ｂ）少なくとも２つの、切り換えコンデンサー式パル
   ス波形整形器と、 （ｃ）該デジタル信号の一ボーよりも短い部分からなる
   一連のデジタル信号の部分を、該パルス波形整形器の対
   応する一つに供給する手段であって、少なくともパルス
   の立ち上りおよび立ち下り部分を含むパルス整形波を、
   該パルス波形整形器から出力させるようにする手段と、 （ｄ）該２つのパルス波形整形器の両出力を時間におい
   て加算し、複合出力パルスを形成する手段と、 （ｅ）該複合出力パルスをローパスフィルターでフィル
   ターし、アナログ出力パルス信号を形成する手段とから
   なることを特徴とするもの。 ２、請求項１記載のパルス波形整形器であって、該デジ
   タル信号の一もしくはそれ以上の部分を該パルス波形整
   形器に供給する時間軸を変化させ、複合出力パルスの立
   ち上りおよび／または立ち下りエッジの位相を補正する
   と共に、アナログ出力パルスの開始および／または完了
   を行う手段を設けたことを特徴とするもの。 ３、請求項２記載のパルス波形整形器であって、該デジ
   タル信号を受け個別にクロック信号が供給される直列配
   列のシフトレジスタ手段を有し、該シフトレジスタ手段
   からの並列信号をパルス波形整形器の対応する１つに供
   給することを特徴とするもの。 ４、請求項３記載のパルス波形整形器であって、該時間
   軸を変化させる手段は個別のクロック供給源から個別に
   クロック信号が供給されるシフトレジスタ手段の夫々に
   接続されて構成されることを特徴するもの。 ５、請求項４記載のパルス波形整形器であって、個別に
   クロック信号が供給されるシフトレジスタ手段は該デジ
   タル信号の一連のボーを受信し保持する少なくとも一対
   の直列接続されたシフトレジスタを有し、各シフトレジ
   スタは個別のクロック信号により駆動され複合出力パル
   スの異なった部分を遅らせたり進ませたりすることを可
   能とすることを特徴とするもの。 ６、請求項５記載のパルス波形整形器であって、該ロー
   パスフィルター手段は抵抗とコンデンサーからなるフィ
   ルターにより構成されることを特徴とするもの。 ７、入力デジタル信号からアナログパルス信号を出力す
   るパルス波形の整形方法であって、夫々が一ボーよりも
   短い容量を持ち、直列接続された複数のシフトレジスタ
   に入力デジタル信号を供給し、出力信号の異なった部分
   を形成するため、シフトレジスタの対応する一つに保持
   された信号により切り換えられる切り換えコンデンサー
   式パルス波形整形器を駆動し、複数の出力信号部分を時
   間的に加算し複合出力信号を形成し、該複合出力信号を
   ローパスフィルターでフィルターしてアナログパルス信
   号を形成するようにしたことを特徴とするもの。 ８、請求項７記載の方法であって、シフトレジスタを異
   なった時間でクロックすることにより出力信号の個々の
   部分を時間的に進ませたり遅らせたりし、ジッターによ
   る影響をなくすようにしたことを特徴とする方法。 ９、請求項８記載の方法であって、直列接続された第１
   および第２シフトレジスタに入力信号を供給し、位相補
   正が必要とされない場合は両シフトレジスタのクロック
   を同期させ、現在発生する信号の位相補正を行うため第
   １シフトレジスタのクロックを進ませたり遅らせたりし
   、入力信号の現在のボーの終点において第１シフトレジ
   スタを第２シフトレジスタのクロックと同期させて駆動
   し、これにより位相補正されジッターの影響を受けない
   完成されたパルスを出力するようにしたことを特徴とす
   る方法。