JPH04239736A - 半導体装置の電極構造 - Google Patents

半導体装置の電極構造

Info

Publication number
JPH04239736A
JPH04239736A JP3006147A JP614791A JPH04239736A JP H04239736 A JPH04239736 A JP H04239736A JP 3006147 A JP3006147 A JP 3006147A JP 614791 A JP614791 A JP 614791A JP H04239736 A JPH04239736 A JP H04239736A
Authority
JP
Japan
Prior art keywords
pad
wire bonding
oxide film
film
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3006147A
Other languages
English (en)
Inventor
Orie Tsuzuki
都筑　織衛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3006147A priority Critical patent/JPH04239736A/ja
Publication of JPH04239736A publication Critical patent/JPH04239736A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H10W72/07523—Active alignment, e.g. using optical alignment using marks or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の電極構造に
関し、特に外部リード接続用電極に関する。
【０００２】
【従来の技術】近年半導体集積回路の高集積化に伴ない
、信号の入出力端子数が増加し、またチップの大型化に
より電源供給端子の数も増加している。その結果、リー
ド接続用電極（以下パッドと記す）は現在１チップに５
００個程度のものが実用化されており、パッドの面積は
１００μｍ×１００μｍ程度、この時のパッドピッチは
、１３０μｍ程度となっている。
【０００３】従来のパッドの平面図を図５に、図５のＡ
−Ａ線断面図を図６に示す。この例は、２層配線を用い
た場合で、上層配線である第２層アルミニウム膜１でパ
ッドを形成し、内部素子とは層間絶縁膜であるプラズマ
気相成長法による酸化シリコン膜（以下プラズマシリコ
ン酸化膜と記す）２に設けた開孔部３を介して第１層ア
ルミニウム膜４により電気的に接続されている。パッド
の直下は平坦なフィールドで半導体素子を形成した半導
体基板５とその上に素子分離用の厚いロコス酸化膜６と
任意の素子電極部に開孔部を有する酸化シリコン膜７が
形成され、その上にプラズマシリコン酸化膜２が形成さ
れている。また、内部配線を保護するためのパッシペー
ション膜としては気相成長法による窒化シリコン膜８が
用いられパッド上は開孔されて、第２層アルミニウム膜
１が露出している。
【０００４】
【発明が解決しようとする課題】外部リードの接続方法
として、多ピンの半導体装置には主に、全自動のワイヤ
ーボンディングが用いられる。ワイヤーボンディング工
程ではまず標準となるサンプルについてマニュアルでボ
ンディングを行ないリードフレームとチップ及び各パッ
ドと各ステッチの位置関係をボンディング装置に記憶さ
せる（以下座標入力という）必要がある。
【０００５】この座標入力において従来のパッド構造で
は、パッドの最適ボンディング位置であるパッド中心を
示すものがないため、マニュアルで常にパッド中央にボ
ンディングすることが困難である。したがってパッドサ
イズ及びパッドピッチが小さくボンディングズレに対す
るマージンが厳しい超多ピンの半導体装置では、座標入
力に非常に時間がかかり、また、高い歩留りを得ること
が困難であるという問題点があった。
【０００６】
【課題を解決するための手段】本発明は、外部リード接
続用電極を有する半導体装置の電極構造において、前記
外部リード接続用電極に外部リード接続位置の中央部を
示すマークを備えているというものである。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。
【０００８】図１は本発明の第１の実施例のパッドを示
す平面図である。図２は図１のＡ−Ａ線断面図である。 本実施例は、２層配線を用いた例である。パッドは、最
上層配線である膜厚１．０μｍ程度の第２層アルミニウ
ム膜１により１００μｍ×１００μｍ程度で形成され内
部素子とは配線層間絶縁膜であるプラズマ気相成長法に
よる膜厚１．０μｍ程度のプラズマシリコン酸化膜２に
設けた開孔部３を介して膜厚１．０μｍ程度の第１層ア
ルミニウム膜４により電気的に接続される。ここで素子
分離用の厚いロコス酸化膜６上の酸化シリコン膜７に任
意の素子電極（能動領域）上に開孔部を設ける工程にお
いてパッド中央部に２０μｍ×２０μｍ程度のマーク用
溝９を設けることにより、ワイヤーボンディングの座標
入力時に充分識別可能なマークを形成することができる
。又、マーク用溝があるためボンディングワイヤーとパ
ッドとの接触面積が増加するのでボンディング強度も改
善される。内部配線を保護するパッシベーション膜は、
気相成長法による膜厚０．５μｍ程度の窒化シリコン膜
８を用いる。
【０００９】図３は本発明の第２の実施例を示す平面図
、図４はワイヤーボンディング後のパッドを示した平面
図である。本実施例では、第２層アルミニウム膜１によ
って形成されるパッドの下に幅１０μｍの第１層アルミ
ニムウ膜４で十文字のパターンを設けることによりパッ
ド中央識別パターンを形成している。この実施例ではパ
ッド中心の識別だけでなく図４に示すようにボンディン
グ後のボンディングワイヤーを十文字パターンと比較す
ることにより、上下左右の中心からのずれ方向を識別す
ることが可能である。ボンディングワイヤー１０ａは中
心が一致している場合を示し、１０ｂは上下方向にずれ
た場合を示している。又、ボンディング強度が改善され
ることは第１の実施例と同様である。
【００１０】
【発明の効果】以上説明したように本発明ではパッドに
ワイヤーボンディングの最適位置を示すマークを形成す
ることにより、ワイヤーボンディング時の座標入力にお
いてワイヤーボンディングの最適位置を容易に認識する
ことができ、超多ピンのワイヤーボンディングを高い信
頼性を持って実現することができるという効果を有する
。
【図面の簡単な説明】
【図１】本発明の第１の実施例のパッドを示す平面図で
ある。
【図２】本発明の第１の実施例のパッドを示す断面図で
ある。
【図３】本発明の第２の実施例を示す平面図である。
【図４】本発明の第２の実施例においてワイヤーボンデ
ィング後のパッドを示す平面図である。
【図５】従来例のパッドを示す平面図である。
【図６】従来例のパッドを示す断面図である。
【符号の説明】
１　　　　第２層アルミニウム膜 ２　　　　プラズマシリコン酸化膜 ３　　　　開孔部 ４　　　　第１層アルミニウム膜 ５　　　　半導体基板 ６　　　　ロコス酸化膜 ７　　　　酸化シリコン膜 ８　　　　窒化シリコン膜 ９　　　　マーク用溝

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　外部リード接続用電極を有する半導体
    装置の電極構造において、前記外部リード接続用電極に
    外部リード接続位置の中央部を示すマークを備えている
    ことを特徴とする半導体装置の電極構造。
JP3006147A 1991-01-23 1991-01-23 半導体装置の電極構造 Pending JPH04239736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3006147A JPH04239736A (ja) 1991-01-23 1991-01-23 半導体装置の電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3006147A JPH04239736A (ja) 1991-01-23 1991-01-23 半導体装置の電極構造

Publications (1)

Publication Number Publication Date
JPH04239736A true JPH04239736A (ja) 1992-08-27

Family

ID=11630409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3006147A Pending JPH04239736A (ja) 1991-01-23 1991-01-23 半導体装置の電極構造

Country Status (1)

Country Link
JP (1) JPH04239736A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152299A (ja) * 2015-02-17 2016-08-22 三菱電機株式会社 半導体装置および半導体モジュール
US10607942B2 (en) 2016-04-13 2020-03-31 Olympus Corporation Semiconductor device and method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152299A (ja) * 2015-02-17 2016-08-22 三菱電機株式会社 半導体装置および半導体モジュール
DE102016201608B4 (de) 2015-02-17 2022-09-22 Mitsubishi Electric Corporation Halbleitervorrichtung und Halbleitermodul
US10607942B2 (en) 2016-04-13 2020-03-31 Olympus Corporation Semiconductor device and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US6921979B2 (en) Semiconductor device having a bond pad and method therefor
JP3631120B2 (ja) 半導体装置
US6518655B2 (en) Multi-chip package-type semiconductor device
EP1443558B1 (en) Semiconductor device
US6445001B2 (en) Semiconductor device with flip-chip structure and method of manufacturing the same
KR100272686B1 (ko) 반도체장치및그제조방법
US8129272B2 (en) Hidden plating traces
US5627408A (en) Wire bonding structure for semiconductor devices
JPH04239736A (ja) 半導体装置の電極構造
KR100343284B1 (ko) 반도체소자의 본딩패드 구조체 및 그 제조방법
US8809695B2 (en) Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
JP2001111048A (ja) 半導体装置及び絶縁ゲート型バイポーラトランジスタ
JPH06216526A (ja) 薄膜多層配線基板
JP2913858B2 (ja) 混成集積回路
JPH0640559B2 (ja) 転写バンプ基板の形成方法
JPS6158248A (ja) 薄型半導体装置
JPS6225892Y2 (ja)
JPS5844593Y2 (ja) ビ−ム・リ−ド型半導体装置
TW527709B (en) Wafer level package
JPH02181457A (ja) バンプ電極を備える集積回路装置の試験方法
KR200198274Y1 (ko) 반도체장치의범프
JPS63252445A (ja) 半導体装置の製造方法
JPH05343408A (ja) Ｔａｂ用半導体チップ
JPS60160135A (ja) Ｈｉｃ
JPH03270029A (ja) 半導体装置