JPH0640559B2 - 転写バンプ基板の形成方法 - Google Patents
転写バンプ基板の形成方法Info
- Publication number
- JPH0640559B2 JPH0640559B2 JP60186917A JP18691785A JPH0640559B2 JP H0640559 B2 JPH0640559 B2 JP H0640559B2 JP 60186917 A JP60186917 A JP 60186917A JP 18691785 A JP18691785 A JP 18691785A JP H0640559 B2 JPH0640559 B2 JP H0640559B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- transfer bump
- electrode
- bump
- bump substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、バンプを介して半導体素子を接合するフィル
ムキャリア方式の半導体組立てに用いる転写バンプ基板
の形成方法に関するものである。
ムキャリア方式の半導体組立てに用いる転写バンプ基板
の形成方法に関するものである。
従来の技術 従来の転写バンプ基板上に形成されたバンプをインナリ
ードに転写して、バンプを半導体素子の電極に熱圧着で
接合する方法は次のとおりである。すなわち、まず第３
図に示すように、ガラス基板のような絶縁基板１の上全
面にPt,Pd,Auなどの電極膜２を形成したあと、SiO2など
の絶縁膜３を形成して、絶縁膜３に所定のパターン４を
エッチング法等によって形成して転写バンプ基板を得
る。次いでパターン４の部分に第４図ａに示すような金
製のバンプ５をメッキなどで形成した後、前記転写バン
プ基板を第１のテーブル６上にセッティングして、フィ
ルムキャリアのインナリード７と金製のバンプ５を位置
合せし、その後にボンディングツール８でインナリード
７と金製のバンプ５を接合して、金製のバンプ５のみを
電極膜２より分離させる。その後第４図ｂに示すように
第２のテーブル９上に半導体素子１０をセッティングし
て、金製のバンプ５と半導体素子１０のＡ電極１１と
を位置合せしてボンディングツール８で金製のバンプ５
と半導体素子１０のＡ電極１１とを接合させて作業が
完了する。
ードに転写して、バンプを半導体素子の電極に熱圧着で
接合する方法は次のとおりである。すなわち、まず第３
図に示すように、ガラス基板のような絶縁基板１の上全
面にPt,Pd,Auなどの電極膜２を形成したあと、SiO2など
の絶縁膜３を形成して、絶縁膜３に所定のパターン４を
エッチング法等によって形成して転写バンプ基板を得
る。次いでパターン４の部分に第４図ａに示すような金
製のバンプ５をメッキなどで形成した後、前記転写バン
プ基板を第１のテーブル６上にセッティングして、フィ
ルムキャリアのインナリード７と金製のバンプ５を位置
合せし、その後にボンディングツール８でインナリード
７と金製のバンプ５を接合して、金製のバンプ５のみを
電極膜２より分離させる。その後第４図ｂに示すように
第２のテーブル９上に半導体素子１０をセッティングし
て、金製のバンプ５と半導体素子１０のＡ電極１１と
を位置合せしてボンディングツール８で金製のバンプ５
と半導体素子１０のＡ電極１１とを接合させて作業が
完了する。
発明が解決しようとする問題点 ところが上記方法では、転写バンプ基板の絶縁膜３を５
０００Å程度に形成しなければならないため、ピンホー
ルが多く発生することがあった。その結果として第３図
ａに示すように、ピンホール部１２に余分なバンプ１３
が形成され、これが転写時にボンディングツール８やイ
ンナリード７に付着するという問題があった。
０００Å程度に形成しなければならないため、ピンホー
ルが多く発生することがあった。その結果として第３図
ａに示すように、ピンホール部１２に余分なバンプ１３
が形成され、これが転写時にボンディングツール８やイ
ンナリード７に付着するという問題があった。
問題点を解決するための手段 上記の問題点を解決するため、本発明の転写バンプ基板
の形成方法は、基板の一面の所定位置に島状の多数の電
極を互いに離乗した状態で形成すると共に、これら電極
を結ぶ配線を形成し、次いで電極を除いた部分を被覆す
る絶縁膜を形成することを特徴とする。
の形成方法は、基板の一面の所定位置に島状の多数の電
極を互いに離乗した状態で形成すると共に、これら電極
を結ぶ配線を形成し、次いで電極を除いた部分を被覆す
る絶縁膜を形成することを特徴とする。
作用 本発明によると、転写バンプ基板の基板上に形成された
導電部は、島状の電極と配線からなり、必要最小面積に
抑えられているので、基板全面に電極膜が形成されてい
る従来例に比較して導電面積は激減する。従って絶縁膜
にピンホールが生じても、その部分にメッキ物が形成さ
れる確率は極端に少なくなる。
導電部は、島状の電極と配線からなり、必要最小面積に
抑えられているので、基板全面に電極膜が形成されてい
る従来例に比較して導電面積は激減する。従って絶縁膜
にピンホールが生じても、その部分にメッキ物が形成さ
れる確率は極端に少なくなる。
実施例 本発明の実施例を第１図に基づいて説明する。ガラス基
板２０の上にPt,Pd,Auなどの島状電極２１とそれら島状
電極２１を結ぶ配線２２を真空蒸着法等により１００Å
から２０００Åの厚さに形成したのち、SiO2,SiN等の無
機絶縁膜２３をガラス基板の全面に３０００Å〜１５０
００Åの厚さに形成した後、各電極２１に対応する位置
にパターン孔２４をエッチングによって形成する。
板２０の上にPt,Pd,Auなどの島状電極２１とそれら島状
電極２１を結ぶ配線２２を真空蒸着法等により１００Å
から２０００Åの厚さに形成したのち、SiO2,SiN等の無
機絶縁膜２３をガラス基板の全面に３０００Å〜１５０
００Åの厚さに形成した後、各電極２１に対応する位置
にパターン孔２４をエッチングによって形成する。
このようにして形成された転写バンプ基板は次のように
使用される。すなわち第２図ａに示すように、パターン
２４部の島状電極２１にメッキ法によって金製のバンプ
２５を高さ１０μｍ〜３５μｍに形成したあと、この転
写バンプ基板を第１のテーブル２６にセッティングして
フィルムキャリアのインナリード２７と金製のバンプ２
５とを位置合せしてボンディングツール２８でインナリ
ード２７と金製のバンプ２５を接合してから、金製のバ
ンプ２５のみを島状電極２１より分離させ、つぎに第２
図ｂに示すように第２のテーブル２９の上に半導体素子
３０をセッティングして、金製のバンプ２５と半導体素
子３０のＡ電極３１とを位置合せしてボンディングツ
ール２８で金製のバンプ２５と半導体素子３０のＡ電
極３１とを接合させる。
使用される。すなわち第２図ａに示すように、パターン
２４部の島状電極２１にメッキ法によって金製のバンプ
２５を高さ１０μｍ〜３５μｍに形成したあと、この転
写バンプ基板を第１のテーブル２６にセッティングして
フィルムキャリアのインナリード２７と金製のバンプ２
５とを位置合せしてボンディングツール２８でインナリ
ード２７と金製のバンプ２５を接合してから、金製のバ
ンプ２５のみを島状電極２１より分離させ、つぎに第２
図ｂに示すように第２のテーブル２９の上に半導体素子
３０をセッティングして、金製のバンプ２５と半導体素
子３０のＡ電極３１とを位置合せしてボンディングツ
ール２８で金製のバンプ２５と半導体素子３０のＡ電
極３１とを接合させる。
なお、島状電極２１はPt-ITOのような多層構造になって
いてもよい。
いてもよい。
発明の効果 本発明によれば、転写バンプ基板の絶縁膜にピンホール
が発生しても、その下地に電極膜がある確率が少なくな
るため、ピンホールによる余分なバンプが形成されるこ
とが少なくなり、これがボンディングツールやインナリ
ードに付着する確率が少なくなる。
が発生しても、その下地に電極膜がある確率が少なくな
るため、ピンホールによる余分なバンプが形成されるこ
とが少なくなり、これがボンディングツールやインナリ
ードに付着する確率が少なくなる。
第１図は本発明の実施例を示し、ａはその平面図、ｂは
Ａ−Ａ断面図、第２図はａ，ｂ共その使用例を示す縦断
面図、第３図は従来例を示し、ｂはその平面図、ａはＢ
−Ｂ断面図、第４図はａ，ｂ共その使用例を示す縦断面
図である。 ２０……基板、２１……電極、２２……配線、２３……
絶縁膜。
Ａ−Ａ断面図、第２図はａ，ｂ共その使用例を示す縦断
面図、第３図は従来例を示し、ｂはその平面図、ａはＢ
−Ｂ断面図、第４図はａ，ｂ共その使用例を示す縦断面
図である。 ２０……基板、２１……電極、２２……配線、２３……
絶縁膜。
Claims (1)
- 【請求項１】基板の一面の所定位置に島状の多数の電極
を互いに離乗した状態で形成すると共に、これら電極を
結ぶ配線を形成し、次いで電極を除いた部分を被覆する
絶縁膜を形成することを特徴とする転写バンプ基板の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60186917A JPH0640559B2 (ja) | 1985-08-26 | 1985-08-26 | 転写バンプ基板の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60186917A JPH0640559B2 (ja) | 1985-08-26 | 1985-08-26 | 転写バンプ基板の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6247139A JPS6247139A (ja) | 1987-02-28 |
| JPH0640559B2 true JPH0640559B2 (ja) | 1994-05-25 |
Family
ID=16196952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60186917A Expired - Lifetime JPH0640559B2 (ja) | 1985-08-26 | 1985-08-26 | 転写バンプ基板の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640559B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2621186B2 (ja) * | 1987-07-02 | 1997-06-18 | 松下電器産業株式会社 | 転写用バンプの形成方法 |
| JP2503147Y2 (ja) * | 1990-05-02 | 1996-06-26 | 三菱重工業株式会社 | 可搬式管自動加工工場 |
| JPH0639661A (ja) * | 1992-07-23 | 1994-02-15 | Komoda Kogyo:Kk | プレハブ配管自動加工システムおよびその装置 |
| JP2745096B2 (ja) * | 1992-12-18 | 1998-04-28 | 株式会社福田組 | 移動式棒状建築部材加工機 |
-
1985
- 1985-08-26 JP JP60186917A patent/JPH0640559B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6247139A (ja) | 1987-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003913B1 (ko) | 반도체 기억 장치의 실장 방법 | |
| JP2540652B2 (ja) | 半導体装置 | |
| JPH05109813A (ja) | 半導体装置 | |
| JPH01167970A (ja) | 絶縁テープを用いた相互接続方法 | |
| JPH01280337A (ja) | 半導体集積回路装置 | |
| US5463255A (en) | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JPH0338043A (ja) | 半導体集積回路装置 | |
| JPH0640559B2 (ja) | 転写バンプ基板の形成方法 | |
| JPH07122604A (ja) | 半導体集積回路装置 | |
| JPS63130A (ja) | テープボンディング構成体 | |
| JPH0638417B2 (ja) | 半導体装置 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH05166812A (ja) | 半導体素子 | |
| JPH05326621A (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 | |
| JP2674169B2 (ja) | 半導体集積回路装置 | |
| JP2002270643A (ja) | 半導体チップ及び半導体装置 | |
| JPH06112402A (ja) | 半導体装置 | |
| JPH0414503B2 (ja) | ||
| JPH02181457A (ja) | バンプ電極を備える集積回路装置の試験方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2685900B2 (ja) | フィルムキャリア | |
| JP3800872B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH04239736A (ja) | 半導体装置の電極構造 | |
| JP3275647B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |