JPH04239940A - アドレス変換バッファ装置 - Google Patents
アドレス変換バッファ装置Info
- Publication number
- JPH04239940A JPH04239940A JP3006766A JP676691A JPH04239940A JP H04239940 A JPH04239940 A JP H04239940A JP 3006766 A JP3006766 A JP 3006766A JP 676691 A JP676691 A JP 676691A JP H04239940 A JPH04239940 A JP H04239940A
- Authority
- JP
- Japan
- Prior art keywords
- address
- address translation
- page number
- capacity
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 27
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はアドレス変換バッファ装
置に関し、特に仮想アドレスから実アドレスへのアドレ
ス変換を高速に行うためのアドレス変換バッファ装置に
関する。
置に関し、特に仮想アドレスから実アドレスへのアドレ
ス変換を高速に行うためのアドレス変換バッファ装置に
関する。
【０００２】
【従来の技術】図２は従来のアドレス変換バッファ装置
の一例を示すブロック図である。
の一例を示すブロック図である。
【０００３】従来のアドレス変換バッファ装置は、図２
に示すように、仮想ページ番号と実ページ番号とを含む
複数のアドレス変換対を格納する大容量アドレス変換記
憶１４０と、大容量アドレス変換記憶１４０に格納され
た一部のアドレス変換対のコピーを格納する高速の小容
量アドレス変換記憶１２０とを有している。
に示すように、仮想ページ番号と実ページ番号とを含む
複数のアドレス変換対を格納する大容量アドレス変換記
憶１４０と、大容量アドレス変換記憶１４０に格納され
た一部のアドレス変換対のコピーを格納する高速の小容
量アドレス変換記憶１２０とを有している。
【０００４】そして、これらを使用して、アドレス変換
の要求元からレジスタ１１０に受けた仮想ページ番号と
そのページ内アドレスとを含む仮想アドレスを、実ペー
ジ番号とそのページ内アドレスとを含む実アドレスに変
換してレジスタ１７０から出力している。
の要求元からレジスタ１１０に受けた仮想ページ番号と
そのページ内アドレスとを含む仮想アドレスを、実ペー
ジ番号とそのページ内アドレスとを含む実アドレスに変
換してレジスタ１７０から出力している。
【０００５】まず、レジスタ１１０は、アドレス変換の
要求元からアドレス変換を行う仮想アドレスを受取ると
、仮想アドレスの仮想ページ番号の下位Ｎビットで小容
量アドレス変換記憶１２０を索引して、読出した仮想ペ
ージ番号と、レジスタ１１０にある仮想ページ番号とを
比較器１３０で比較している。
要求元からアドレス変換を行う仮想アドレスを受取ると
、仮想アドレスの仮想ページ番号の下位Ｎビットで小容
量アドレス変換記憶１２０を索引して、読出した仮想ペ
ージ番号と、レジスタ１１０にある仮想ページ番号とを
比較器１３０で比較している。
【０００６】そして、比較器１３０の比較結果が一致し
た場合には、小容量アドレス変換記憶１２０から読出し
た実ページ番号とレジスタ１１０にあるページ内アドレ
スとを、それぞれセレクタ１６０，１６１を経由して、
レジスタ１７０にセットしてアドレス変換を終了してい
る。
た場合には、小容量アドレス変換記憶１２０から読出し
た実ページ番号とレジスタ１１０にあるページ内アドレ
スとを、それぞれセレクタ１６０，１６１を経由して、
レジスタ１７０にセットしてアドレス変換を終了してい
る。
【０００７】一方、比較器１３０の比較結果が不一致の
場合には、上記に並行してレジスタ１１０の仮想ページ
番号の下位Ｍ（Ｍ≧Ｎ）ビットを大容量アドレス変換記
憶１４０に与えて、大容量アドレス変換記憶１４０から
読出した仮想ページ番号と、レジスタ１１０にある仮想
ページ番号とを比較器１３１で比較して、その結果をフ
リップフロップ（Ｆ／Ｆ）１５１にセットして、大容量
アドレス変換記憶１４０から読出した実ページ番号をレ
ジスタ１５０にセットしている。
場合には、上記に並行してレジスタ１１０の仮想ページ
番号の下位Ｍ（Ｍ≧Ｎ）ビットを大容量アドレス変換記
憶１４０に与えて、大容量アドレス変換記憶１４０から
読出した仮想ページ番号と、レジスタ１１０にある仮想
ページ番号とを比較器１３１で比較して、その結果をフ
リップフロップ（Ｆ／Ｆ）１５１にセットして、大容量
アドレス変換記憶１４０から読出した実ページ番号をレ
ジスタ１５０にセットしている。
【０００８】そして、レジスタ１１０の仮想アドレスは
、レジスタ１１１に移送されて、レジスタ１１０は、次
の仮想アドレスを受取ることができる状態となる。
、レジスタ１１１に移送されて、レジスタ１１０は、次
の仮想アドレスを受取ることができる状態となる。
【０００９】そこで、フリップフロップ１５１が、一致
を示していれば、レジスタ１５０の実ページ番号とレジ
スタ１１１のページ内アドレスとをそれぞれセレクタ１
６０，１６１を経由してレジスタ１７０にセットしてア
ドレス変換を終了している。
を示していれば、レジスタ１５０の実ページ番号とレジ
スタ１１１のページ内アドレスとをそれぞれセレクタ１
６０，１６１を経由してレジスタ１７０にセットしてア
ドレス変換を終了している。
【００１０】なお、エラー検出手段１８０が、レジスタ
１１０の仮想ページ番号の下位Ｍビットを大容量アドレ
ス変換記憶１４０に与えて、大容量アドレス変換記憶１
４０から読出した実ページ番号に、エラーを検出した場
合には、フリップフロップ（Ｆ／Ｆ）１８５をオンにし
て、直ちに、演算処理装置のエラーとして、診断装置に
報告を行っている。
１１０の仮想ページ番号の下位Ｍビットを大容量アドレ
ス変換記憶１４０に与えて、大容量アドレス変換記憶１
４０から読出した実ページ番号に、エラーを検出した場
合には、フリップフロップ（Ｆ／Ｆ）１８５をオンにし
て、直ちに、演算処理装置のエラーとして、診断装置に
報告を行っている。
【００１１】
【発明が解決しようとする課題】上述した従来のアドレ
ス変換バッファ装置は、大容量アドレス変換記憶をＲＡ
Ｍで構成しており、そのＲＡＭが、間歇故障の場合には
、データの再書込みで動作を継続できることも多くある
にもかかわらず、アドレス変換対の読出し時に大容量ア
ドレス変換記憶のエラーを検出した場合には、小容量ア
ドレス変換記憶にも同じアドレス変換対が格納されてい
る場合であっても、演算処理装置のエラーとして診断装
置に報告されるので、演算処理装置の平均故障間隔が短
くなってしまうという欠点を有している。
ス変換バッファ装置は、大容量アドレス変換記憶をＲＡ
Ｍで構成しており、そのＲＡＭが、間歇故障の場合には
、データの再書込みで動作を継続できることも多くある
にもかかわらず、アドレス変換対の読出し時に大容量ア
ドレス変換記憶のエラーを検出した場合には、小容量ア
ドレス変換記憶にも同じアドレス変換対が格納されてい
る場合であっても、演算処理装置のエラーとして診断装
置に報告されるので、演算処理装置の平均故障間隔が短
くなってしまうという欠点を有している。
【００１２】本発明の目的は、アドレス変換の要求元か
ら受けた仮想アドレスの仮想ページ番号の一部を与えて
大容量アドレス変換記憶から読出した実ページ番号に、
エラーを検出した場合に、小容量アドレス変換記憶にあ
る同じアドレス変換対の実ページ番号を大容量アドレス
変換記憶に書込んで修復することにより、演算処理装置
の故障にはせずに、演算処理装置の平均故障間隔を長く
することができるアドレス変換バッファ装置を提供する
ことにある。
ら受けた仮想アドレスの仮想ページ番号の一部を与えて
大容量アドレス変換記憶から読出した実ページ番号に、
エラーを検出した場合に、小容量アドレス変換記憶にあ
る同じアドレス変換対の実ページ番号を大容量アドレス
変換記憶に書込んで修復することにより、演算処理装置
の故障にはせずに、演算処理装置の平均故障間隔を長く
することができるアドレス変換バッファ装置を提供する
ことにある。
【００１３】
【課題を解決するための手段】第１の発明のアドレス変
換バッファ装置は、仮想ページ番号と実ページ番号とを
含む複数のアドレス変換対を格納する大容量アドレス変
換記憶と、前記大容量アドレス変換記憶に格納された一
部のアドレス変換対のコピーを格納する小容量アドレス
変換記憶とを有することにより、アドレス変換の要求元
から受けた仮想ページ番号とそのページ内アドレスとを
含む仮想アドレスを、実ページ番号とそのページ内アド
レスとを含む実アドレスに変換するアドレス変換バッフ
ァ装置において、 （Ａ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号が、前記大容量アドレス変換記憶に格納
されているか否かを判定する第１の判定手段、（Ｂ）ア
ドレス変換の要求元から受けた仮想アドレスの仮想ペー
ジ番号が、前記小容量アドレス変換記憶に格納されてい
るか否かを判定する第２の判定手段、（Ｃ）アドレス変
換の要求元から受けた仮想アドレスの仮想ページ番号で
参照された前記大容量アドレス変換記憶のアドレスに格
納されたアドレス変換対の実ページ番号に誤りが有るか
否かを判定するエラー検出手段、（Ｄ）前記第１の判定
手段および前記第２の判定手段の両方がそれぞれ格納さ
れていると判定するとともに、前記エラー検出手段が誤
りが有ると判定した場合に、前記小容量アドレス変換記
憶から読出した実ページ番号を、エラーが検出された前
記大容量アドレス変換記憶のアドレスの実ページ番号と
して書込むエラー訂正手段、を備えて構成されている。
換バッファ装置は、仮想ページ番号と実ページ番号とを
含む複数のアドレス変換対を格納する大容量アドレス変
換記憶と、前記大容量アドレス変換記憶に格納された一
部のアドレス変換対のコピーを格納する小容量アドレス
変換記憶とを有することにより、アドレス変換の要求元
から受けた仮想ページ番号とそのページ内アドレスとを
含む仮想アドレスを、実ページ番号とそのページ内アド
レスとを含む実アドレスに変換するアドレス変換バッフ
ァ装置において、 （Ａ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号が、前記大容量アドレス変換記憶に格納
されているか否かを判定する第１の判定手段、（Ｂ）ア
ドレス変換の要求元から受けた仮想アドレスの仮想ペー
ジ番号が、前記小容量アドレス変換記憶に格納されてい
るか否かを判定する第２の判定手段、（Ｃ）アドレス変
換の要求元から受けた仮想アドレスの仮想ページ番号で
参照された前記大容量アドレス変換記憶のアドレスに格
納されたアドレス変換対の実ページ番号に誤りが有るか
否かを判定するエラー検出手段、（Ｄ）前記第１の判定
手段および前記第２の判定手段の両方がそれぞれ格納さ
れていると判定するとともに、前記エラー検出手段が誤
りが有ると判定した場合に、前記小容量アドレス変換記
憶から読出した実ページ番号を、エラーが検出された前
記大容量アドレス変換記憶のアドレスの実ページ番号と
して書込むエラー訂正手段、を備えて構成されている。
【００１４】また、第２の発明のアドレス変換バッファ
装置は、仮想ページ番号と実ページ番号とを含む複数の
アドレス変換対を格納する大容量アドレス変換記憶と小
容量アドレス変換記憶とを有することにより、アドレス
変換の要求元から受けた仮想ページ番号とそのページ内
アドレスとを含む仮想アドレスを、実ページ番号とその
ページ内アドレスとを含む実アドレスに変換するアドレ
ス変換バッファ装置において、 （Ａ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号が、前記大容量アドレス変換記憶に格納
されているか否かを判定し、 （Ｂ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号が、前記小容量アドレス変換記憶に格納
されているか否かを判定し、 （Ｃ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号で参照された前記大容量アドレス変換記
憶のアドレスに格納されたアドレス変換対の実ページ番
号に誤りが有るか否かを判定し、 （Ｄ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号が、前記大容量アドレス変換記憶と前記
小容量アドレス変換記憶との両方に格納されていると判
定されるとともに、前記大容量アドレス変換記憶のアド
レスに格納されたアドレス変換対の実ページ番号に誤り
が有ると判定された場合に、前記小容量アドレス変換記
憶から読出した実ページ番号を、エラーが検出された前
記大容量アドレス変換記憶のアドレスの実ページ番号と
して書込む、ことにより構成されている。
装置は、仮想ページ番号と実ページ番号とを含む複数の
アドレス変換対を格納する大容量アドレス変換記憶と小
容量アドレス変換記憶とを有することにより、アドレス
変換の要求元から受けた仮想ページ番号とそのページ内
アドレスとを含む仮想アドレスを、実ページ番号とその
ページ内アドレスとを含む実アドレスに変換するアドレ
ス変換バッファ装置において、 （Ａ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号が、前記大容量アドレス変換記憶に格納
されているか否かを判定し、 （Ｂ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号が、前記小容量アドレス変換記憶に格納
されているか否かを判定し、 （Ｃ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号で参照された前記大容量アドレス変換記
憶のアドレスに格納されたアドレス変換対の実ページ番
号に誤りが有るか否かを判定し、 （Ｄ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号が、前記大容量アドレス変換記憶と前記
小容量アドレス変換記憶との両方に格納されていると判
定されるとともに、前記大容量アドレス変換記憶のアド
レスに格納されたアドレス変換対の実ページ番号に誤り
が有ると判定された場合に、前記小容量アドレス変換記
憶から読出した実ページ番号を、エラーが検出された前
記大容量アドレス変換記憶のアドレスの実ページ番号と
して書込む、ことにより構成されている。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１は本発明のアドレス変換バッファ装置
の一実施例を示すブロック図である。
の一実施例を示すブロック図である。
【００１７】本実施例のアドレス変換バッファ装置は、
図１に示すように、仮想ページ番号と実ページ番号とを
含む複数のアドレス変換対を格納する大容量アドレス変
換記憶４０と、大容量アドレス変換記憶４０に格納され
た一部のアドレス変換対のコピーを格納する高速の小容
量アドレス変換記憶２０とを有している。
図１に示すように、仮想ページ番号と実ページ番号とを
含む複数のアドレス変換対を格納する大容量アドレス変
換記憶４０と、大容量アドレス変換記憶４０に格納され
た一部のアドレス変換対のコピーを格納する高速の小容
量アドレス変換記憶２０とを有している。
【００１８】そして、これらを使用して、アドレス変換
の要求元からレジスタ１０に受けた仮想ページ番号とそ
のページ内アドレスとを含む仮想アドレスを、実ページ
番号とそのページ内アドレスとを含む実アドレスに変換
してレジスタ７０から出力している。
の要求元からレジスタ１０に受けた仮想ページ番号とそ
のページ内アドレスとを含む仮想アドレスを、実ページ
番号とそのページ内アドレスとを含む実アドレスに変換
してレジスタ７０から出力している。
【００１９】まず、レジスタ１０は、アドレス変換の要
求元からアドレス変換を行う仮想アドレスを受取ると、
仮想アドレスの仮想ページ番号の下位Ｎビットで小容量
アドレス変換記憶２０を索引して、読出した仮想ページ
番号と、レジスタ１０にある仮想ページ番号とを比較器
３０で比較して、その結果をフリップフロップ（Ｆ／Ｆ
）５２にセットするとともに、読出した実ページ番号を
レジスタ９０にセットしている。
求元からアドレス変換を行う仮想アドレスを受取ると、
仮想アドレスの仮想ページ番号の下位Ｎビットで小容量
アドレス変換記憶２０を索引して、読出した仮想ページ
番号と、レジスタ１０にある仮想ページ番号とを比較器
３０で比較して、その結果をフリップフロップ（Ｆ／Ｆ
）５２にセットするとともに、読出した実ページ番号を
レジスタ９０にセットしている。
【００２０】そして、比較器３０の比較結果が一致した
場合には、小容量アドレス変換記憶１２０から読出した
実ページ番号とレジスタ１０にあるページ内アドレスと
を、それぞれセレクタ６０，６１を経由して、レジスタ
７０にセットしてアドレス変換を終了している。
場合には、小容量アドレス変換記憶１２０から読出した
実ページ番号とレジスタ１０にあるページ内アドレスと
を、それぞれセレクタ６０，６１を経由して、レジスタ
７０にセットしてアドレス変換を終了している。
【００２１】一方、比較器３０の比較結果が不一致の場
合には、上記に並行してレジスタ１０の仮想ページ番号
の下位Ｍ（Ｍ≧Ｎ）ビットを大容量アドレス変換記憶４
０に与えて、大容量アドレス変換記憶４０から読出した
仮想ページ番号と、レジスタ１０にある仮想ページ番号
とを比較器３１で比較して、その結果をフリップフロッ
プ（Ｆ／Ｆ）５１にセットして、大容量アドレス変換記
憶４０から読出した実ページ番号をレジスタ５０にセッ
トしている。
合には、上記に並行してレジスタ１０の仮想ページ番号
の下位Ｍ（Ｍ≧Ｎ）ビットを大容量アドレス変換記憶４
０に与えて、大容量アドレス変換記憶４０から読出した
仮想ページ番号と、レジスタ１０にある仮想ページ番号
とを比較器３１で比較して、その結果をフリップフロッ
プ（Ｆ／Ｆ）５１にセットして、大容量アドレス変換記
憶４０から読出した実ページ番号をレジスタ５０にセッ
トしている。
【００２２】そして、レジスタ１０の仮想アドレスは、
レジスタ１１に移送されて、レジスタ１０は、次の仮想
アドレスを受取ることができる状態となる。
レジスタ１１に移送されて、レジスタ１０は、次の仮想
アドレスを受取ることができる状態となる。
【００２３】そこで、フリップフロップ５１が、一致を
示していれば、フリップフロップ５１の出力とフリップ
フロップ５２の反転出力との論理積を求めたＡＮＤ回路
５３の出力により、レジスタ５０の実ページ番号とレジ
スタ１１のページ内アドレスとをそれぞれセレクタ６０
，６１を経由してレジスタ７０にセットしてアドレス変
換を終了している。
示していれば、フリップフロップ５１の出力とフリップ
フロップ５２の反転出力との論理積を求めたＡＮＤ回路
５３の出力により、レジスタ５０の実ページ番号とレジ
スタ１１のページ内アドレスとをそれぞれセレクタ６０
，６１を経由してレジスタ７０にセットしてアドレス変
換を終了している。
【００２４】また、エラー検出手段８０が、レジスタ１
０の仮想ページ番号の下位Ｍビットを大容量アドレス変
換記憶４０に与えて、大容量アドレス変換記憶４０から
読出した実ページ番号に、エラーを検出した場合には、
フリップフロップ（Ｆ／Ｆ）８５をオンにしている。
０の仮想ページ番号の下位Ｍビットを大容量アドレス変
換記憶４０に与えて、大容量アドレス変換記憶４０から
読出した実ページ番号に、エラーを検出した場合には、
フリップフロップ（Ｆ／Ｆ）８５をオンにしている。
【００２５】しかし、先にレジスタ１０の仮想ページ番
号の下位Ｎビットを小容量アドレス変換記憶２０に与え
て、小容量アドレス変換記憶２０から読出した実ページ
番号が、レジスタ９０にある場合には、この実ページ番
号をレジスタ９５へ移送して、エラーを発生した仮想ア
ドレスをレジスタ１１からレジスタ１０へ移送するとと
もに、そのときのレジスタ１０の内容をレジスタ１１に
保存している。
号の下位Ｎビットを小容量アドレス変換記憶２０に与え
て、小容量アドレス変換記憶２０から読出した実ページ
番号が、レジスタ９０にある場合には、この実ページ番
号をレジスタ９５へ移送して、エラーを発生した仮想ア
ドレスをレジスタ１１からレジスタ１０へ移送するとと
もに、そのときのレジスタ１０の内容をレジスタ１１に
保存している。
【００２６】そして、レジスタ１０の仮想ページ番号の
下位Ｍビットを大容量アドレス変換記憶４０に与えて、
大容量アドレス変換記憶４０にレジスタ９５の実ページ
番号を書込んでいる。
下位Ｍビットを大容量アドレス変換記憶４０に与えて、
大容量アドレス変換記憶４０にレジスタ９５の実ページ
番号を書込んでいる。
【００２７】その後に、再びレジスタ１１の内容をレジ
スタ１０に移すとともに、フリップフロップ（Ｆ／Ｆ）
８５をオフにして、処理を再開している。
スタ１０に移すとともに、フリップフロップ（Ｆ／Ｆ）
８５をオフにして、処理を再開している。
【００２８】なお、本発明のアドレス変換バッファ装置
の仮想アドレスは、仮想空間内の相対仮想ページ番号に
限定するものではなく、仮想空間番号，仮想空間内相対
仮想ページ番号およびその付加情報を含むことができる
。
の仮想アドレスは、仮想空間内の相対仮想ページ番号に
限定するものではなく、仮想空間番号，仮想空間内相対
仮想ページ番号およびその付加情報を含むことができる
。
【００２９】
【発明の効果】以上説明したように、本発明のアドレス
変換バッファ装置は、アドレス変換の要求元から受けた
仮想アドレスの仮想ページ番号の一部を与えて大容量ア
ドレス変換記憶から読出した実ページ番号に、エラーを
検出した場合に、小容量アドレス変換記憶にある同じア
ドレス変換対の実ページ番号を大容量アドレス変換記憶
に書込んで修復することにより、演算処理装置の故障に
はせずに、演算処理装置の平均故障間隔を長くすること
ができるという効果を有している。
変換バッファ装置は、アドレス変換の要求元から受けた
仮想アドレスの仮想ページ番号の一部を与えて大容量ア
ドレス変換記憶から読出した実ページ番号に、エラーを
検出した場合に、小容量アドレス変換記憶にある同じア
ドレス変換対の実ページ番号を大容量アドレス変換記憶
に書込んで修復することにより、演算処理装置の故障に
はせずに、演算処理装置の平均故障間隔を長くすること
ができるという効果を有している。
【図１】本発明のアドレス変換バッファ装置の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】従来のアドレス変換バッファ装置の一例を示す
ブロック図である。
ブロック図である。
１０，１１，５０，７０，９０，９５，１１０，１１１
，１５０，１７０レジスタ ２０，１２０ 小容量アドレス変換記憶４０，１
４０ 大容量アドレス変換記憶３０，３１，１３
０，１３１ 比較器５１，５２，８５，１８５
フリップフロップ（Ｆ／Ｆ） ６０，６１，１６０，１６１ セレクタ５３
ＡＮＤ回路 ８０，１８０ エラー検出手段
，１５０，１７０レジスタ ２０，１２０ 小容量アドレス変換記憶４０，１
４０ 大容量アドレス変換記憶３０，３１，１３
０，１３１ 比較器５１，５２，８５，１８５
フリップフロップ（Ｆ／Ｆ） ６０，６１，１６０，１６１ セレクタ５３
ＡＮＤ回路 ８０，１８０ エラー検出手段
Claims (2)
- 【請求項１】 仮想ページ番号と実ページ番号とを含
む複数のアドレス変換対を格納する大容量アドレス変換
記憶と、前記大容量アドレス変換記憶に格納された一部
のアドレス変換対のコピーを格納する小容量アドレス変
換記憶とを有することにより、アドレス変換の要求元か
ら受けた仮想ページ番号とそのページ内アドレスとを含
む仮想アドレスを、実ページ番号とそのページ内アドレ
スとを含む実アドレスに変換するアドレス変換バッファ
装置において、 （Ａ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号が、前記大容量アドレス変換記憶に格納
されているか否かを判定する第１の判定手段、（Ｂ）ア
ドレス変換の要求元から受けた仮想アドレスの仮想ペー
ジ番号が、前記小容量アドレス変換記憶に格納されてい
るか否かを判定する第２の判定手段、（Ｃ）アドレス変
換の要求元から受けた仮想アドレスの仮想ページ番号で
参照された前記大容量アドレス変換記憶のアドレスに格
納されたアドレス変換対の実ページ番号に誤りが有るか
否かを判定するエラー検出手段、（Ｄ）前記第１の判定
手段および前記第２の判定手段の両方がそれぞれ格納さ
れていると判定するとともに、前記エラー検出手段が誤
りが有ると判定した場合に、前記小容量アドレス変換記
憶から読出した実ページ番号を、エラーが検出された前
記大容量アドレス変換記憶のアドレスの実ページ番号と
して書込むエラー訂正手段、を備えることを特徴とする
アドレス変換バッファ装置。 - 【請求項２】 仮想ページ番号と実ページ番号とを含
む複数のアドレス変換対を格納する大容量アドレス変換
記憶と小容量アドレス変換記憶とを有することにより、
アドレス変換の要求元から受けた仮想ページ番号とその
ページ内アドレスとを含む仮想アドレスを、実ページ番
号とそのページ内アドレスとを含む実アドレスに変換す
るアドレス変換バッファ装置において、 （Ａ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号が、前記大容量アドレス変換記憶に格納
されているか否かを判定し、 （Ｂ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号が、前記小容量アドレス変換記憶に格納
されているか否かを判定し、 （Ｃ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号で参照された前記大容量アドレス変換記
憶のアドレスに格納されたアドレス変換対の実ページ番
号に誤りが有るか否かを判定し、 （Ｄ）アドレス変換の要求元から受けた仮想アドレスの
仮想ページ番号が、前記大容量アドレス変換記憶と前記
小容量アドレス変換記憶との両方に格納されていると判
定されるとともに、前記大容量アドレス変換記憶のアド
レスに格納されたアドレス変換対の実ページ番号に誤り
が有ると判定された場合に、前記小容量アドレス変換記
憶から読出した実ページ番号を、エラーが検出された前
記大容量アドレス変換記憶のアドレスの実ページ番号と
して書込む、ことを特徴とするアドレス変換バッファ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006766A JPH04239940A (ja) | 1991-01-24 | 1991-01-24 | アドレス変換バッファ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006766A JPH04239940A (ja) | 1991-01-24 | 1991-01-24 | アドレス変換バッファ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04239940A true JPH04239940A (ja) | 1992-08-27 |
Family
ID=11647302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006766A Pending JPH04239940A (ja) | 1991-01-24 | 1991-01-24 | アドレス変換バッファ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04239940A (ja) |
-
1991
- 1991-01-24 JP JP3006766A patent/JPH04239940A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0316252B1 (en) | Storage addressing error detection | |
| JPS6310460B2 (ja) | ||
| JPH04220744A (ja) | 限定アクセス・プロセッサ・システムでのキャッシュ・タグｒａｍの機能試験方法 | |
| JP3190700B2 (ja) | アドレス変換装置 | |
| US6615292B1 (en) | Data transfer apparatus performing DMA data transfer from non-consecutive addresses | |
| JPH04239940A (ja) | アドレス変換バッファ装置 | |
| US6216189B1 (en) | Error master detector | |
| JP4131928B2 (ja) | データ記憶制御方法および装置 | |
| CN111048141B (zh) | 一种错误处理方法、装置、设备及计算机可读存储介质 | |
| JP2853555B2 (ja) | 記憶制御装置 | |
| JPS62130444A (ja) | メモリアクセス制御装置 | |
| KR0121442B1 (ko) | 멀티프로세서 시스템에서 캐쉬부 오류검출 및 그 처리장치와 방법 | |
| JPH06324946A (ja) | Ｔｌｂ制御方式 | |
| JPH04338847A (ja) | アドレス変換バッファ診断装置 | |
| JPS63123140A (ja) | 履歴情報記憶装置 | |
| JPH1165942A (ja) | 制御記憶装置障害回復方式 | |
| JPS62130443A (ja) | メモリアクセス制御装置 | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPH03157744A (ja) | エラー訂正再書き込み方式 | |
| JPH09223070A (ja) | データ変換回路 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH0553924A (ja) | 記憶装置の試験方式 | |
| JPH0520200A (ja) | アドレス変換バツフアエラー処理方式 | |
| JPH02110741A (ja) | マイクロプログラム制御装置 | |
| JPH02122347A (ja) | 情報処理装置 |