JPH04239977A - 電子回路パターン設計装置 - Google Patents

電子回路パターン設計装置

Info

Publication number
JPH04239977A
JPH04239977A JP3024171A JP2417191A JPH04239977A JP H04239977 A JPH04239977 A JP H04239977A JP 3024171 A JP3024171 A JP 3024171A JP 2417191 A JP2417191 A JP 2417191A JP H04239977 A JPH04239977 A JP H04239977A
Authority
JP
Japan
Prior art keywords
wiring
capacitance
area
pattern design
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3024171A
Other languages
English (en)
Inventor
Takaya Sato
孝也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3024171A priority Critical patent/JPH04239977A/ja
Publication of JPH04239977A publication Critical patent/JPH04239977A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子回路パターン設計
装置に利用され、特に、電子回路のパターン設計におい
て、配線による信号の遅延を検証するために必要な配線
容量算出方式に関する。
【0002】
【従来の技術】電子回路の高密度化および微細化に伴い
、配線容量による信号伝搬遅延やノイズ等の回路への影
響が無視できなくなってきている。このため電子回路の
設計では回路設計時に回路シミュレーションや遅延シミ
ュレーションで回路動作の確認を行うばかりでなく、パ
ターン設計時にもパターン設計データから配線容量と回
路接続を抽出し、回路シミュレーションや遅延シミュレ
ーションをかけ遅延の検証を行うようになってきている
【0003】従来、パターン設計データから配線容量を
算出する場合、配線と基盤の間の容量だけを考慮してい
た。しかし、電子回路の高密度化および微細化がすすむ
につれて、近接する配線間の容量の大きさが配線と基盤
の間の容量と同等になってきているため、近接する配線
間の容量を求める必要がでてきた。
【0004】ここで、図を用いて近接する配線間の容量
について説明する。図12は、集積回路の配線の一部分
を示す平面図である。図12において71および72は
アルミ配線である。図13は、図12におけるX−X′
断面図である。73は絶縁膜、74はシリコン基板、7
5はアルミ配線の側面間にできる寄生容量、ならびに7
6および77はアルミ配線の底面とシリコン基板の間に
できる寄生容量を表している。図13のように、アルミ
配線の間隔がアルミ配線の高さと同等か、それより小さ
くなる場合は、アルミ配線の側面間にできる寄生容量が
無視できなくなってくる。
【0005】このような近接する配線の側面間の容量は
、平行平板容量に近似して求めることができる。アルミ
配線の高さが一定と仮定すると、近接する配線間の容量
の値は、配線部分の長さに比例し、間隔の広さに反比例
する。配線間容量は、全ての配線の間につくが、容量値
の小さなものを無視することにすれば、実用上は、ある
一定の距離よりも近接している配線同士についてだけ計
算すればよい。
【0006】従来、このような近接配線間容量の算出は
、容量を求めたい配線をある一定の長さだけ太らせた太
らせ領域を設定し、その領域と交差する配線を近接配線
とし、それらの配線間の容量を求めていた。
【0007】図8はかかる従来の電子回路パターン設計
装置の一例を示すブロック構成図である。本従来例は、
データ入力手段1と、処理実行手段2a と、データ出
力手段6と、補助記憶手段7とを備え、処理実行手段2
a は、太らせ領域設定手段8、近接配線設定手段9、
太らせ領域分割手段10、および配線間容量算出手段1
1を含んでいる。
【0008】次に、処理実行手段2a の処理手順につ
いて図9に示す流れ図を参照して説明する。データ入力
手段1により入力されたパターン設計データについて、
太らせ領域設定手段8により、容量を求めたい配線をあ
る一定の長さだけ太らせた太らせ領域を設定する(ステ
ップS11) 。次に、近接配線設定手段9により、ス
テップS11で求めた太らせ領域と交差する配線を近接
配線として設定認識する (ステップS12) 。次に
、太らせ領域分割手段10により、近接配線との位置関
係や領域の形状を考慮しながら太らせ領域を分割する 
(ステップS13) 。 そして、配線間容量算出手段11により、分割領域ごと
に配線間容量を算出する (ステップS14)。
【0009】次に、図面を用いてこの従来の配線間容量
算出方式の適用例について説明する。図10は集積回路
の一部を示す平面図で、51は容量を求めたい配線、5
2は配線51とは層の違う近接配線、および53は配線
51を一定の長さだけ太らせた太らせ領域である。図1
1において、54〜63は、近接配線との位置関係およ
び形状によって決まる電気力線の分布を考慮して図10
の太らせ領域53を分割したときの部分領域である。図
9のステップS11において容量を求めたい配線(図1
0の配線51)をある一定の長さだけ太らせて太らせ領
域53を得る。太らせ量は、対象の電子回路の製造プロ
セスにおいて、それ以上配線間隔がせまくなると配線と
基板の間の容量に対して配線の側面間にできる寄生容量
が無視できなくなる長さである。
【0010】次に、ステップS12において、配線52
は太らせ領域53と交差するので配線51の近接配線で
あると設定認識される。次に、ステップS13において
、近接配線との位置関係および形状によって決まる電気
力線の分布を考慮して太らせ領域53を分割する。次に
、ステップS14において、分割領域ごとに配線間容量
を算出する。部分領域58および60では、配線間容量
は、平行平板容量として計算できる。その他の部分領域
では、その部分領域においてラプラス方程式の境界値問
題を数値解法により解くか、またはあらかじめ数値解法
により求めておいた数値テーブルを参照することにより
容量値を求める。
【0011】
【発明が解決しようとする課題】電子回路、特に、集積
回路の大規模化に伴い、配線間容量算出処理で扱うべき
データ量も大規模化している。ところが、前述した従来
の電子回路パターン設計装置における配線間容量算出方
式では、近接配線の認識を、データの太らせと、太らせ
領域と他の配線の重なりを見るという二つの図形処理ス
テップで行っているので、大量のパターン設計データを
入力すると処理時間が長くかかる欠点がある。また、近
接配線の認識のために太らせ領域全域にわたって配線間
容量算出処理を行うため、図11の部分領域56および
63のように本来配線間容量の無視できる部分も処理対
象になり、配線間容量算出処理に余計な処理時間がかか
る欠点がある。
【0012】本発明の目的は、前記の欠点を除去するこ
とにより、処理時間を短縮できる配線容量算出方式を有
する電子回路パターン設計装置を提供することにある。
【0013】
【問題点を解決するための手段】本発明は、パターン設
計データを入力するデータ入力手段と、処理実行手段と
、実行結果を出力するデータ出力手段とを備えた電子回
路パターン設計装置において、前記処理実行手段は、パ
ターン設計データを複数の分割領域に分割する領域分割
手段と、各分割領域ごとに配線状況に応じた係数を与え
て配線容量を算出する配線容量算出手段とを含むことを
特徴とする。
【0014】
【作用】配線容量算出処理の前に、領域分割手段により
、配線が引かれている状況に基づいてパターン設計デー
タを分割し、配線容量算出手段により、分割領域ごとに
配線状況に応じた係数を与えて配線面積および周囲長に
比例する配線容量を、一次式で簡単に算出する。
【0015】従って、配線を太らせる処理をしないです
むようになり、配線容量算出を非常に高速に行うことが
でき、処理時間を短縮することが可能となる。
【0016】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【0017】図1は本発明の一実施例を示すブロック構
成図である。本実施例は、パターン設計データを入力す
るデータ入力手段1と、処理実行手段2と、実行結果を
出力するデータ出力手段6と、処理データを記憶する補
助記憶手段7とを備えた電子回路パターン設計装置にお
いて、
【0018】本発明の特徴とするところの、処理実行手
段2は、パターン設計データを複数の分割領域に分割す
る領域分割手段3、および各分割領域ごとに配線状況に
応じた係数を与えて配線容量を算出する配線容量算出手
段4を含み、さらに、各分割領域ごとに得られた接続情
報を併合して出力データとする接続情報併合手段5を含
んでいる。
【0019】なお、ここで、例えば、データ入力手段1
は磁気テープ装置であり、データ出力手段はラインプリ
ンタであり、処理実行手段はアプリケーションプログラ
ムが走る中央処理装置である。
【0020】次に、本実施例の動作について、図2の処
理実行手段2の処理手段を示す流れ図を参照して説明す
る。
【0021】始めに、領域分割手段3により、データ入
力手段1により入力されたパターン設計データについて
、配線されている状況に基づいて複数の領域に分割する
(ステップS1)。次に、配線容量算出手段4により、
各分割領域ごとに配線状況に応じた係数を与えて配線面
積および周囲長に比例する配線容量を算出する(ステッ
プS2)。そして、接続情報併合手段5により、分割領
域間端子データを基に各分割領域ごとに抽出した接続情
報を併合し出力する(ステップS3)。
【0022】次に、本実施例による配線容量算出方式を
、具体的に集積回路に適用した場合について説明する。
【0023】図3は、1チップのパターン設計データを
領域分割する例である。図3において20はチップ全体
領域を示し、21〜24は領域の分割線を示している。 領域分割で配線の切れ目となる部分では、配線がまたが
る両方の領域に属性として同じIDをもつ領域分割端子
データを発生しておく。
【0024】図4は、領域分割で配線の切れ目となって
いる部分の例を示した図である。図4において、30と
31、ならびに32と33は、領域分割前は、それぞれ
一つ配線であったものを示している。34は、領域を分
割する分割線である。35、36、37および38は領
域分割端子データを示している。35および36は領域
分割後の配線30および31の接続を表すためのもので
あり、37および38は領域分割後の配線32および3
3の接続を表すためのものである。
【0025】図5は配線密度が小さい部分を示し、図6
は一つの層の配線が密に引かれている部分を示している
。どのような領域に分割するかは、以下に説明するよう
な配線の状況に基づき決定する。すなわち、図5に示す
ような配線密度が小さい部分、図6に示すように一つの
層の配線が密に引かれている部分に分類して領域分割を
行う。
【0026】ステップS2では、分割された領域ごとに
配線容量を算出する。このとき分割領域ごとに配線状況
に応じた係数を与えて配線面積および周囲長に比例する
配線容量を算出する。図5のようにな分割領域では配線
間隔が大きいため隣接する配線40と41との間の容量
は無視できる。従って、配線と基板との間の容量だけを
算出すればよく、これは配線の面積と周囲長に比例する
量である。図6のような分割領域では隣接する配線42
との間の容量が無視できなくなり、配線間隔と配線の幅
および高さが等しい場合は、図5に示すような場合の約
2倍程度の容量値が付くと言われている。従って、図6
のような場合は図5の場合の2倍の値を持つ係数を使用
することにより配線面積および周囲長の一次式で配線間
容量も含めた配線容量を近似できる。
【0027】ステップS3では、分割領域ごとに復元し
た回路接続情報を併合する。分割領域間の接続は、ステ
ップS1で発生しておいた領域分割端子データによって
表現されているので、各接続情報を併合することが可能
になる。図4で説明すると、領域分割端子データ35お
よび36が分割領域間で接続することが分かっているの
で、配線30と31がつながっていることが分かる。
【0028】次に、さらに精度を向上させた本実施例の
適用例について図面を参照して説明する。図2のステッ
プS1では下記に示すような基準で領域分割する。すな
わち、図5に示すような配線密度が小さい部分、図6に
示すように一つの層の配線が密に引かれている部分で分
類する前述の適用例で用いた基準に加えて、さらに図7
に示すように複数の層の配線が交差している部分で分類
して領域分割を行う。図7は複数の層の配線43および
44が交差している部分を示している。図5の配線40
および42は同一層の配線で間隔が大きくあいているも
の、図6の配線42は複数の同一層配線で配線間隔が小
さいもの、図7の配線43も複数の同一層配線で配線間
隔が小さいもので、配線44は配線43と格子状に交差
する配線43とは異なる層の配線である。
【0029】図2のステップS2において、図7のよう
な場合は、隣接する同層間の容量の他に異なる層の配線
との間の容量が加わるため、図5の場合の約4倍の係数
を用いることにより配線面積および周囲長の一次式で近
似できる。
【0030】以上説明したように、配線の状況に応じき
め細かく分類し各々に対し適当な係数を用いることによ
り、極めて簡単な算出モデルで、算出する容量値の精度
を上げていくことができる。
【0031】前記の実施例における係数については、あ
らかじめ数値解析によりそれぞれの典型的な配線状況に
ついてシミュレートしてさらに精度向上をさせることが
できる。
【0032】
【発明の効果】以上説明したように、本発明は、配線容
量算出処理の前に配線が引かれている状況に基づいて、
パターン設計データを分割して分割領域ごとに配線状況
に応じた係数を与えることで、配線面積および周囲長の
一次式で配線間容量を含む配線容量を算出できることか
ら、従来の配線間容量算出方式よりも、処理時間を短縮
できる効果がある。
【図面の簡単な説明】
【図1】  本発明の一実施例を示すブロック構成図。
【図2】  図1の処理実行手段の処理手順を示す流れ
図。
【図3】  実施例におけるチップのパターン設計デー
タの分割例を示す図。
【図4】  実施例における領域分割で配線の切れ目部
分を示す図。
【図5】  実施例における配線密度が小なる分割領域
を示す図。
【図6】  実施例における一つの層で配線密度が大な
る分割領域を示す図。
【図7】  実施例における二つの層で配線密度が大な
る分割領域を示す図。
【図8】  従来例を示すブロック構成図。
【図9】  図8の処理実行手段の処理手順を示す流れ
図。
【図10】  従来例による配線の太らせ領域例を示す
図。
【図11】  従来例による太らせ領域の分割例を示す
図。
【図12】  集積回路の配線の一部分を示す平面図。
【図13】  図12のX−X′断面図。
【符号の説明】
1    データ入力手段 2、2a   処理実行手段 3    領域分割手段 4    配線容量算出手段 5    接続情報併合手段 6    データ出力手段 7    補助記憶手段 8    太らせ領域設定手段 9    近接配線設定手段 10    太らせ領域分割手段 11    配線間容量算出手段 20    チップ全体領域 21〜24、34    分割線 30〜33、40〜44、51、52    配線35
〜38    領域分割端子データ53    太らせ
領域 54〜63    部分領域 71、72    アルミ配線 73    絶縁膜 74    シリコン基板 75〜77    寄生容量

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  パターン設計データを入力するデータ
    入力手段と、処理実行手段と、実行結果を出力するデー
    タ出力手段とを備えた電子回路パターン設計装置におい
    て、前記処理実行手段は、パターン設計データを複数の
    分割領域に分割する領域分割手段と、各分割領域ごとに
    配線状況に応じた係数を与えて配線容量を算出する配線
    容量算出手段とを含むことを特徴とする電子回路パター
    ン設計装置。
JP3024171A 1991-01-23 1991-01-23 電子回路パターン設計装置 Pending JPH04239977A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3024171A JPH04239977A (ja) 1991-01-23 1991-01-23 電子回路パターン設計装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3024171A JPH04239977A (ja) 1991-01-23 1991-01-23 電子回路パターン設計装置

Publications (1)

Publication Number Publication Date
JPH04239977A true JPH04239977A (ja) 1992-08-27

Family

ID=12130901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3024171A Pending JPH04239977A (ja) 1991-01-23 1991-01-23 電子回路パターン設計装置

Country Status (1)

Country Link
JP (1) JPH04239977A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0554092A (ja) * 1991-08-22 1993-03-05 Mitsubishi Electric Corp 論理シミユレーシヨン装置
JP2014063405A (ja) * 2012-09-21 2014-04-10 Fujitsu Ltd 決定装置、決定方法、および決定プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0554092A (ja) * 1991-08-22 1993-03-05 Mitsubishi Electric Corp 論理シミユレーシヨン装置
JP2014063405A (ja) * 2012-09-21 2014-04-10 Fujitsu Ltd 決定装置、決定方法、および決定プログラム

Similar Documents

Publication Publication Date Title
US6240542B1 (en) Poly routing for chip interconnects with minimal impact on chip performance
US5901063A (en) System and method for extracting parasitic impedance from an integrated circuit layout
US6574782B1 (en) Decoupled capacitance calculator for orthogonal wiring patterns
JP2800881B2 (ja) 配線寄生負荷算出方法
US7185296B2 (en) Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same
US6971082B2 (en) Method and apparatus for revising wiring of a circuit to prevent electro-migration
US7032207B2 (en) Method of designing semiconductor integrated circuit with accurate capacitance extraction
JPH04239977A (ja) 電子回路パターン設計装置
JP7506115B2 (ja) 回路基板の解析装置および解析方法
JP2638276B2 (ja) 電子回路の配線間容量の算出方法
JPH0355868A (ja) 電子回路の配線間容量算出方法
JP4082906B2 (ja) プリント基板cadにおけるクリアランスチェック方法及びコンピュータプログラム
US7228512B2 (en) Method of generating capacitance value rule table for extraction of wiring capacitance and capacitance value rule table generation program
JPH06120343A (ja) 配線容量演算装置及び配線容量算出方法
JP2639147B2 (ja) レイアウト検証装置
JP2715931B2 (ja) 半導体集積回路設計支援方法
JPH09319789A (ja) ネットの容量見積り方法及び装置
JPH07182405A (ja) クロストークの解析方法
JPH04151853A (ja) 配線方法
JPH0454676A (ja) Lsi機能セルのレイアウト方法及び装置
JP2853660B2 (ja) 配線処理装置
JP2000181943A (ja) 基板設計方法
JP3062149B2 (ja) 自動配線方法
JPH09128433A (ja) Lsi回路設計における不純物拡散層の拡散抵抗算出式の決定方法
JP3201463B2 (ja) 半導体集積回路の設計装置および設計方法