JPH0554092A - 論理シミユレーシヨン装置 - Google Patents
論理シミユレーシヨン装置Info
- Publication number
- JPH0554092A JPH0554092A JP3210584A JP21058491A JPH0554092A JP H0554092 A JPH0554092 A JP H0554092A JP 3210584 A JP3210584 A JP 3210584A JP 21058491 A JP21058491 A JP 21058491A JP H0554092 A JPH0554092 A JP H0554092A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring load
- load model
- data
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 配線間隔が狭くとも配線負荷の特性データを
精度よく計算することができる配線負荷抽出機能を備え
た論理シミュレーション装置を得る。 【構成】 配線レイアウトデータＤ１０は、配線領域分
割部１及び配線負荷モデル生成部３により、隣接配線数
の違いに基づき分割された分割配線領域それぞれに配線
負荷モデルが生成された配線負荷モデル回路データＤ１
２に変換される。そして、配線負荷分布定数計算部４
は、隣接配線数に対応してそれぞれ異った特性パラメー
タからなる単位長配線特性パラメータ群Ｄ１３から回路
データＤ１２の各配線負荷モデルの隣接配線数に応じた
特性パラメータを抽出し、該特性パラメータと各配線負
荷モデルの配線長とに基づき、各配線負荷モデルの特性
データを得た分布定数回路データＤ１４を出力する。 【効果】 配線負荷の特性データを精度よく計算でき
る。
精度よく計算することができる配線負荷抽出機能を備え
た論理シミュレーション装置を得る。 【構成】 配線レイアウトデータＤ１０は、配線領域分
割部１及び配線負荷モデル生成部３により、隣接配線数
の違いに基づき分割された分割配線領域それぞれに配線
負荷モデルが生成された配線負荷モデル回路データＤ１
２に変換される。そして、配線負荷分布定数計算部４
は、隣接配線数に対応してそれぞれ異った特性パラメー
タからなる単位長配線特性パラメータ群Ｄ１３から回路
データＤ１２の各配線負荷モデルの隣接配線数に応じた
特性パラメータを抽出し、該特性パラメータと各配線負
荷モデルの配線長とに基づき、各配線負荷モデルの特性
データを得た分布定数回路データＤ１４を出力する。 【効果】 配線負荷の特性データを精度よく計算でき
る。
Description
【０００１】
【産業上の利用分野】この発明は所定のレイアウトパタ
ーンより形成される論理回路の配線負荷の特性データを
求める機能を備えた論理シミュレーション装置に関す
る。
ーンより形成される論理回路の配線負荷の特性データを
求める機能を備えた論理シミュレーション装置に関す
る。
【０００２】
【従来の技術】図１６は、従来のＲＣモデルにおける配
線負荷抽出装置を示すブロック図である。同図に示すよ
うに、配線負荷モデル生成部１１は論理回路を形成する
配線レイアウトデータＤ１を取り込み、配線負荷モデル
回路データＤ２を生成して配線分布定数回路計算部１２
に出力する。
線負荷抽出装置を示すブロック図である。同図に示すよ
うに、配線負荷モデル生成部１１は論理回路を形成する
配線レイアウトデータＤ１を取り込み、配線負荷モデル
回路データＤ２を生成して配線分布定数回路計算部１２
に出力する。
【０００３】図１７は、配線レイアウトデータＤ１の一
例を示す説明図である。同図において、２１〜２３はイ
ンバータ、２４（２４ａ〜２４ｃ）はインバータ２１の
出力からインバータ２２及び２３の入力にかけて形成さ
れる配線、Ｎ１は配線２４の分岐点、３１及び３２はそ
れぞれ配線２４とは直接接続関係のない他の隣接配線を
示す。
例を示す説明図である。同図において、２１〜２３はイ
ンバータ、２４（２４ａ〜２４ｃ）はインバータ２１の
出力からインバータ２２及び２３の入力にかけて形成さ
れる配線、Ｎ１は配線２４の分岐点、３１及び３２はそ
れぞれ配線２４とは直接接続関係のない他の隣接配線を
示す。
【０００４】配線負荷モデル生成部１１は、図１７に示
すような配線レイアウトデータＤ１を取り込んだ場合、
配線２４を分岐点Ｎ１の前後で分割配線領域２４ａ、分
割配線領域２４ｂ及び分割配線領域２４ｃに分割し、図
１８に示すように、各分割配線領域２４ａ〜２４ｃそれ
ぞれに配線負荷モデル２５ａ〜２５ｃを生成した配線負
荷モデル回路データＤ２を出力する。
すような配線レイアウトデータＤ１を取り込んだ場合、
配線２４を分岐点Ｎ１の前後で分割配線領域２４ａ、分
割配線領域２４ｂ及び分割配線領域２４ｃに分割し、図
１８に示すように、各分割配線領域２４ａ〜２４ｃそれ
ぞれに配線負荷モデル２５ａ〜２５ｃを生成した配線負
荷モデル回路データＤ２を出力する。
【０００５】配線分布定数回路計算部１２は配線負荷モ
デル回路データＤ２及び単位長配線特性データＤ３を取
り込み、配線負荷モデル回路データＤ２中の各配線負荷
モデルの配線長に単位長配線特性データＤ３を乗算する
ことにより、各配線負荷モデルの特性データである分布
定数（抵抗Ｒ、容量Ｃ）を計算して分布定数回路データ
Ｄ４を出力する。
デル回路データＤ２及び単位長配線特性データＤ３を取
り込み、配線負荷モデル回路データＤ２中の各配線負荷
モデルの配線長に単位長配線特性データＤ３を乗算する
ことにより、各配線負荷モデルの特性データである分布
定数（抵抗Ｒ、容量Ｃ）を計算して分布定数回路データ
Ｄ４を出力する。
【０００６】そして、分布定数回路データＤ４に基づ
き、図示しない遅延時間計算部により、ＲＣモデルの論
理回路の信号伝播遅延時間を計算することができる。
き、図示しない遅延時間計算部により、ＲＣモデルの論
理回路の信号伝播遅延時間を計算することができる。
【０００７】
【発明が解決しようとする課題】従来の論理シミュレー
ション装置における配線負荷抽出部は以上のように構成
されており、配線に配線負荷モデルを形成する際、配線
とは直接接続関係にない他の隣接配線の存在を無視し
て、配線負荷モデルの特性データを計算してした。例え
ば、図１７で示した配線レイアウトデータＤ１では、配
線２４に直接接続関係にない他の隣接配線３１及び３２
の存在を全く考慮することなく、配線負荷モデル２５ａ
〜２５ｃの分布定数を形成してした。
ション装置における配線負荷抽出部は以上のように構成
されており、配線に配線負荷モデルを形成する際、配線
とは直接接続関係にない他の隣接配線の存在を無視し
て、配線負荷モデルの特性データを計算してした。例え
ば、図１７で示した配線レイアウトデータＤ１では、配
線２４に直接接続関係にない他の隣接配線３１及び３２
の存在を全く考慮することなく、配線負荷モデル２５ａ
〜２５ｃの分布定数を形成してした。
【０００８】しかしながら、実際には配線と隣接配線と
の間に存在する配線間寄生素子により、配線の分布定数
が変化するため、従来の方法により計算した配線負荷モ
デルの分布定数の精度は低く、この分布定数を用いて計
算する信号伝播遅延時間の精度も悪化させてしまうとい
う問題点があった。この問題点は、製造プロセスの進歩
に伴い隣接する配線間隔が微小になる近年、無視できな
い傾向にある。
の間に存在する配線間寄生素子により、配線の分布定数
が変化するため、従来の方法により計算した配線負荷モ
デルの分布定数の精度は低く、この分布定数を用いて計
算する信号伝播遅延時間の精度も悪化させてしまうとい
う問題点があった。この問題点は、製造プロセスの進歩
に伴い隣接する配線間隔が微小になる近年、無視できな
い傾向にある。
【０００９】この発明は上記問題点を解決するためにな
されたもので、配線間隔が狭くとも配線負荷モデルの特
性データを精度よく計算することができる配線負荷抽出
機能を備えた論理シミュレーション装置を得ることを目
的とする。
されたもので、配線間隔が狭くとも配線負荷モデルの特
性データを精度よく計算することができる配線負荷抽出
機能を備えた論理シミュレーション装置を得ることを目
的とする。
【００１０】
【課題を解決するための手段】この発明にかかる論理シ
ミュレーション装置は、所定のレイアウトパターンより
形成される論理回路の配線負荷の特性データを求める機
能を有し、前記論理回路のレイアウトパターンを規定し
たレイアウトパターンデータを付与するレイアウトパタ
ーンデータ付与手段と、配線に付随する寄生素子の特性
により分類される複数種の配線負荷モデルそれぞれに対
応して単位長当たりの特性データである特性パラメータ
を格納した配線特性データ記憶手段と、前記レイアウト
パターンデータに基づき、前記論理回路の各素子間の配
線上に、前記配線に付随する寄生素子の特性により規定
された配線負荷モデルを設けて配線負荷モデル回路デー
タを出力する配線負荷モデル設定手段と、前記配線負荷
モデル回路データの前記配線負荷モデルそれぞれに対応
した前記特性パラメータを前記特性データ記憶手段から
取り込み、該特性パラメータと前記配線負荷モデルの配
線長とに基づき、前記配線負荷モデルそれぞれの特性デ
ータを計算して特性データ計算済み配線負荷モデル回路
データを出力する特性データ計算手段とを備えて構成さ
れる。
ミュレーション装置は、所定のレイアウトパターンより
形成される論理回路の配線負荷の特性データを求める機
能を有し、前記論理回路のレイアウトパターンを規定し
たレイアウトパターンデータを付与するレイアウトパタ
ーンデータ付与手段と、配線に付随する寄生素子の特性
により分類される複数種の配線負荷モデルそれぞれに対
応して単位長当たりの特性データである特性パラメータ
を格納した配線特性データ記憶手段と、前記レイアウト
パターンデータに基づき、前記論理回路の各素子間の配
線上に、前記配線に付随する寄生素子の特性により規定
された配線負荷モデルを設けて配線負荷モデル回路デー
タを出力する配線負荷モデル設定手段と、前記配線負荷
モデル回路データの前記配線負荷モデルそれぞれに対応
した前記特性パラメータを前記特性データ記憶手段から
取り込み、該特性パラメータと前記配線負荷モデルの配
線長とに基づき、前記配線負荷モデルそれぞれの特性デ
ータを計算して特性データ計算済み配線負荷モデル回路
データを出力する特性データ計算手段とを備えて構成さ
れる。
【００１１】
【作用】この発明における配線負荷モデル設定手段は、
レイアウトパターンデータに基づき、論理回路の各素子
間の配線上に、配線に付随する寄生素子の特性により規
定された配線負荷モデルを設けて配線負荷モデル回路デ
ータを出力する。
レイアウトパターンデータに基づき、論理回路の各素子
間の配線上に、配線に付随する寄生素子の特性により規
定された配線負荷モデルを設けて配線負荷モデル回路デ
ータを出力する。
【００１２】そして、特性データ計算手段は、配線負荷
モデル回路データ中の配線負荷モデルそれぞれに対応し
た特性パラメータを特性データ記憶手段から取り込み、
該特性パラメータと配線負荷モデルの配線長とに基づ
き、配線負荷モデルそれぞれの特性データを計算する。
モデル回路データ中の配線負荷モデルそれぞれに対応し
た特性パラメータを特性データ記憶手段から取り込み、
該特性パラメータと配線負荷モデルの配線長とに基づ
き、配線負荷モデルそれぞれの特性データを計算する。
【００１３】したがって、特性データ計算手段により計
算された配線負荷モデルの特性データは、配線と直接接
続関係のない他の隣接配線との間に生じる配線間寄生素
子等の寄生素子の影響を加味した特性データとなる。
算された配線負荷モデルの特性データは、配線と直接接
続関係のない他の隣接配線との間に生じる配線間寄生素
子等の寄生素子の影響を加味した特性データとなる。
【００１４】
【実施例】図１はこの発明の第１の実施例である論理シ
ミュレーション装置の一部を示すブロック図である。同
図に示すように、配線領域分割部１は、レイアウトデー
タ付与部２から配線レイアウトデータＤ１０を取り込
み、分岐点及び隣接配線数に基づく配線分割処理を施し
て分割配線回路データＤ１１を配線負荷モデル生成部３
に出力する。
ミュレーション装置の一部を示すブロック図である。同
図に示すように、配線領域分割部１は、レイアウトデー
タ付与部２から配線レイアウトデータＤ１０を取り込
み、分岐点及び隣接配線数に基づく配線分割処理を施し
て分割配線回路データＤ１１を配線負荷モデル生成部３
に出力する。
【００１５】図２は、配線レイアウトデータＤ１０の一
例を示す回路図である。同図において、２１〜２３はイ
ンバータ、２４（２４ａ〜２４ｃ）はインバータ２１の
出力からインバータ２２及び２３の入力にかけて形成さ
れる配線、Ｎ１は配線２４の分岐点、３１及び３２はそ
れぞれ配線２４とは直接接続関係のない他の隣接配線を
示す。
例を示す回路図である。同図において、２１〜２３はイ
ンバータ、２４（２４ａ〜２４ｃ）はインバータ２１の
出力からインバータ２２及び２３の入力にかけて形成さ
れる配線、Ｎ１は配線２４の分岐点、３１及び３２はそ
れぞれ配線２４とは直接接続関係のない他の隣接配線を
示す。
【００１６】配線領域分割部１は、図２に示すような配
線レイアウトデータＤ１０をレイアウトデータ付与部２
から取り込んだ場合、従来同様、配線２４を分岐点Ｎ１
の前後で分割するとともに、図３に示すように、隣接配
線が０本から１本に変化する分割点Ｖ１の前後、隣接配
線が１本から２本に変化する分割点Ｖ２の前後でも配線
２４を分割することにより、分割配線領域２４ａ〜２４
ｅからなる分割配線回路データＤ１１を出力する。
線レイアウトデータＤ１０をレイアウトデータ付与部２
から取り込んだ場合、従来同様、配線２４を分岐点Ｎ１
の前後で分割するとともに、図３に示すように、隣接配
線が０本から１本に変化する分割点Ｖ１の前後、隣接配
線が１本から２本に変化する分割点Ｖ２の前後でも配線
２４を分割することにより、分割配線領域２４ａ〜２４
ｅからなる分割配線回路データＤ１１を出力する。
【００１７】配線負荷モデル生成部３は分割配線回路デ
ータＤ１１を取り込み、分割配線領域それぞれに配線負
荷モデルを生成した配線負荷モデル回路データＤ１２を
配線負荷分布定数計算部４に出力する。
ータＤ１１を取り込み、分割配線領域それぞれに配線負
荷モデルを生成した配線負荷モデル回路データＤ１２を
配線負荷分布定数計算部４に出力する。
【００１８】例えば、配線負荷モデル生成部３が、図３
で示すような分割配線回路データＤ１１を取り込んだ場
合、図４に示すように、各分割配線領域２４ａ〜２４ｅ
それぞれに配線負荷モデル２５ａ〜２５ｅを生成した配
線負荷モデル回路データＤ１２を出力する。すなわち、
配線負荷モデル２５ａ及び２５ｅが隣接配線が全く存在
しない配線負荷モデルであり、配線負荷モデル２５ｂ及
び２５ｄが隣接配線が１本存在する配線負荷モデルであ
り、配線負荷モデル２５ｃが隣接配線が２本存在する配
線負荷モデルである。
で示すような分割配線回路データＤ１１を取り込んだ場
合、図４に示すように、各分割配線領域２４ａ〜２４ｅ
それぞれに配線負荷モデル２５ａ〜２５ｅを生成した配
線負荷モデル回路データＤ１２を出力する。すなわち、
配線負荷モデル２５ａ及び２５ｅが隣接配線が全く存在
しない配線負荷モデルであり、配線負荷モデル２５ｂ及
び２５ｄが隣接配線が１本存在する配線負荷モデルであ
り、配線負荷モデル２５ｃが隣接配線が２本存在する配
線負荷モデルである。
【００１９】一方、特性データ記憶部５は単位長当りの
配線の特性データである複数の特性パラメータを単位長
配線特性データ群Ｄ１３として格納し、これらの特性パ
ラメータは配線負荷モデルの隣接配線数０〜２に対応し
てそれぞれ異った値を有する。
配線の特性データである複数の特性パラメータを単位長
配線特性データ群Ｄ１３として格納し、これらの特性パ
ラメータは配線負荷モデルの隣接配線数０〜２に対応し
てそれぞれ異った値を有する。
【００２０】配線負荷分布定数計算部４は配線負荷モデ
ル回路データＤ１２を取り込むと共に、特性データ記憶
部５から単位長配線特性データ群Ｄ１３を取り込み、各
配線負荷モデルの隣接配線数に応じた特性パラメータを
抽出し、該特性パラメータと各配線負荷モデルの配線長
とを乗算することにより、各配線負荷モデルの特性デー
タである分布定数（抵抗Ｒ、容量Ｃ）を計算して分布定
数回路データＤ１４を遅延時間計算部６に出力する。
ル回路データＤ１２を取り込むと共に、特性データ記憶
部５から単位長配線特性データ群Ｄ１３を取り込み、各
配線負荷モデルの隣接配線数に応じた特性パラメータを
抽出し、該特性パラメータと各配線負荷モデルの配線長
とを乗算することにより、各配線負荷モデルの特性デー
タである分布定数（抵抗Ｒ、容量Ｃ）を計算して分布定
数回路データＤ１４を遅延時間計算部６に出力する。
【００２１】遅延時間計算部６は、分布定数回路データ
Ｄ１４に基づき、ＲＣモデルの論理回路の信号伝播遅延
時間を計算する。
Ｄ１４に基づき、ＲＣモデルの論理回路の信号伝播遅延
時間を計算する。
【００２２】図５は図１で示した論理シミュレーション
装置の配線負荷抽出動作を示すフローチャートである。
装置の配線負荷抽出動作を示すフローチャートである。
【００２３】同図を参照して、ステップＳ１で、配線領
域分割部１は、レイアウトデータ付与部２から取り込ん
だ配線レイアウトデータＤ１に対し、分岐点及び隣接配
線数に基づく配線分割処理を施して分割配線回路データ
Ｄ１１を配線負荷モデル生成部２に出力する。
域分割部１は、レイアウトデータ付与部２から取り込ん
だ配線レイアウトデータＤ１に対し、分岐点及び隣接配
線数に基づく配線分割処理を施して分割配線回路データ
Ｄ１１を配線負荷モデル生成部２に出力する。
【００２４】そして、ステップＳ２で、配線負荷モデル
生成部３は、分割配線回路データＤ１１中の各分割配線
領域に配線負荷モデルを生成した配線負荷モデル回路デ
ータＤ１２を配線負荷分布定数計算部４に出力する。
生成部３は、分割配線回路データＤ１１中の各分割配線
領域に配線負荷モデルを生成した配線負荷モデル回路デ
ータＤ１２を配線負荷分布定数計算部４に出力する。
【００２５】その後、ステップＳ３で、配線負荷分布定
数計算部４は配線負荷モデル回路データＤ１２を取り込
むと共に、特性データ記憶部５から単位長配線特性デー
タ群Ｄ１３を取り込み、これらのデータＤ１２及びＤ１
３に基づき、各配線負荷モデルの分布定数（抵抗Ｒ、容
量Ｃ）を計算して分布定数回路データＤ１４を出力す
る。
数計算部４は配線負荷モデル回路データＤ１２を取り込
むと共に、特性データ記憶部５から単位長配線特性デー
タ群Ｄ１３を取り込み、これらのデータＤ１２及びＤ１
３に基づき、各配線負荷モデルの分布定数（抵抗Ｒ、容
量Ｃ）を計算して分布定数回路データＤ１４を出力す
る。
【００２６】このように、配線の分割に際し隣接配線数
を考慮して分割配線領域を形成し、各分割配線に生成し
た配線負荷モデルの分布定数を隣接配線数に応じて計算
することにより、配線と隣接配線との間に存在する配線
間寄生素子の存在を考慮した精度の高い配線負荷モデル
の分布定数を求めることができ、この配線負荷モデルに
基づき計算される信号伝播遅延時間の精度も向上する。
を考慮して分割配線領域を形成し、各分割配線に生成し
た配線負荷モデルの分布定数を隣接配線数に応じて計算
することにより、配線と隣接配線との間に存在する配線
間寄生素子の存在を考慮した精度の高い配線負荷モデル
の分布定数を求めることができ、この配線負荷モデルに
基づき計算される信号伝播遅延時間の精度も向上する。
【００２７】図６はこの発明の第２の実施例である論理
シミュレーション装置の一部を示すブロック図である。
同図において、各構成部１〜５及び各データＤ１０〜Ｄ
１４は第１の実施例と同様であるため説明を省略する。
シミュレーション装置の一部を示すブロック図である。
同図において、各構成部１〜５及び各データＤ１０〜Ｄ
１４は第１の実施例と同様であるため説明を省略する。
【００２８】配線負荷モデル統合部７は、配線負荷モデ
ル生成部１２から配線負荷モデル回路データＤ１２を取
り込み、配線負荷モデル回路データＤ１２中の配線負荷
モデルを統合して統合配線負荷モデルを再生成すること
により得た統合配線負荷モデル回路データＤ１５を統合
配線負荷分布定数計算部８に出力する。
ル生成部１２から配線負荷モデル回路データＤ１２を取
り込み、配線負荷モデル回路データＤ１２中の配線負荷
モデルを統合して統合配線負荷モデルを再生成すること
により得た統合配線負荷モデル回路データＤ１５を統合
配線負荷分布定数計算部８に出力する。
【００２９】例えば、配線負荷モデル回路データＤ１２
の配線負荷モデルが図４で示すような場合、インバータ
２１，２２及び２３間の５つの配線負荷モデル２５ａ〜
２５ｄを図７に示すごとく、３つの統合配線負荷モデル
２６ａ〜２６ｃに統合する。つまり、分岐点Ｎ１の前後
で分割された従来の配線負荷モデルと同数の統合配線負
荷モデルに統合することになり、２つの配線負荷モデル
２５ａ及び２５ｂが１つの統合配線負荷モデル２６ａに
統合され、２つの配線負荷モデル２５ｃ及び２５ｄが１
つの統合配線負荷モデル２６ｂに統合される。
の配線負荷モデルが図４で示すような場合、インバータ
２１，２２及び２３間の５つの配線負荷モデル２５ａ〜
２５ｄを図７に示すごとく、３つの統合配線負荷モデル
２６ａ〜２６ｃに統合する。つまり、分岐点Ｎ１の前後
で分割された従来の配線負荷モデルと同数の統合配線負
荷モデルに統合することになり、２つの配線負荷モデル
２５ａ及び２５ｂが１つの統合配線負荷モデル２６ａに
統合され、２つの配線負荷モデル２５ｃ及び２５ｄが１
つの統合配線負荷モデル２６ｂに統合される。
【００３０】統合配線負荷分布定数計算部８は統合配線
負荷モデル回路データＤ１５を取り込み、分布定数回路
データＤ１４を参照しながら各統合配線負荷モデルの分
布定数（抵抗Ｒ、容量Ｃ）を計算して統合分布定数回路
データＤ１６を遅延時間計算部６に出力する。
負荷モデル回路データＤ１５を取り込み、分布定数回路
データＤ１４を参照しながら各統合配線負荷モデルの分
布定数（抵抗Ｒ、容量Ｃ）を計算して統合分布定数回路
データＤ１６を遅延時間計算部６に出力する。
【００３１】遅延時間計算部６は、統合分布定数回路デ
ータＤ１６に基づき、ＲＣモデルの論理回路の信号伝播
遅延時間を計算する。
ータＤ１６に基づき、ＲＣモデルの論理回路の信号伝播
遅延時間を計算する。
【００３２】図８は第２の実施例のシミュレーション装
置の配線負荷抽出動作を示すフローチャートである。同
図において、ステップＳ１〜Ｓ３は、第１の実施例と同
様であるため説明は省略する。
置の配線負荷抽出動作を示すフローチャートである。同
図において、ステップＳ１〜Ｓ３は、第１の実施例と同
様であるため説明は省略する。
【００３３】ステップＳ４において、配線負荷モデル統
合部７は、配線負荷モデル生成部２から取り込んだ配線
負荷モデル回路データＤ１４中の配線負荷モデルを、分
岐点前後のみで分割されるグループ単位で少なくとも１
つ以上の配線負荷モデルに対し１つの割合で統合配線負
荷モデルを設けることにより得た統合配線負荷モデル回
路データＤ１５を統合配線負荷分布定数計算部８に出力
する。
合部７は、配線負荷モデル生成部２から取り込んだ配線
負荷モデル回路データＤ１４中の配線負荷モデルを、分
岐点前後のみで分割されるグループ単位で少なくとも１
つ以上の配線負荷モデルに対し１つの割合で統合配線負
荷モデルを設けることにより得た統合配線負荷モデル回
路データＤ１５を統合配線負荷分布定数計算部８に出力
する。
【００３４】そして、ステップＳ５で、統合配線負荷分
布定数計算部８は、統合配線負荷モデル回路データＤ１
２及び統合前の分布定数回路データＤ１４に基づき、各
統合配線負荷モデルの分布定数（抵抗Ｒ、容量Ｃ）を計
算して統合分布定数回路データＤ１６を出力する。
布定数計算部８は、統合配線負荷モデル回路データＤ１
２及び統合前の分布定数回路データＤ１４に基づき、各
統合配線負荷モデルの分布定数（抵抗Ｒ、容量Ｃ）を計
算して統合分布定数回路データＤ１６を出力する。
【００３５】第２の実施例のように構成すると、統合配
線負荷モデル数が従来例と同数で構成できるので、遅延
時間計算部６の遅延時間計算に要する時間は従来と同時
間で済み、統合分布定数回路データＤ１６のデータ容量
も従来から増えない利点がある。
線負荷モデル数が従来例と同数で構成できるので、遅延
時間計算部６の遅延時間計算に要する時間は従来と同時
間で済み、統合分布定数回路データＤ１６のデータ容量
も従来から増えない利点がある。
【００３６】図９はこの発明の第３の実施例である論理
シミュレーション装置の一部を示すブロック図である。
同図に示すように、配線領域分割部１′は、レイアウト
データ付与部２′から配線レイアウトデータＤ１０′を
取り込み、分岐点、隣接配線数及びクロス配線の影響に
基づく配線分割処理を施して分割配線回路データＤ１
１′を配線負荷モデル生成部３′に出力する。
シミュレーション装置の一部を示すブロック図である。
同図に示すように、配線領域分割部１′は、レイアウト
データ付与部２′から配線レイアウトデータＤ１０′を
取り込み、分岐点、隣接配線数及びクロス配線の影響に
基づく配線分割処理を施して分割配線回路データＤ１
１′を配線負荷モデル生成部３′に出力する。
【００３７】図１０はクロス配線を有するレイアウトパ
ターンデータＤ１１の一例を示す回路図である。同図に
おいて、４１及び４２がインバータであり、４３がイン
バータ間の配線であり、３３及び３４が配線４３と直接
接続関係にない他の隣接配線を示し、４４が配線４３と
直接接続関係がないクロス配線を示している。
ターンデータＤ１１の一例を示す回路図である。同図に
おいて、４１及び４２がインバータであり、４３がイン
バータ間の配線であり、３３及び３４が配線４３と直接
接続関係にない他の隣接配線を示し、４４が配線４３と
直接接続関係がないクロス配線を示している。
【００３８】配線領域分割部１′は、図１０に示すよう
な配線レイアウトデータＤ１０′をレイアウトデータ付
与部２′から取り込んだ場合、図１１に示すように、第
１及び第２の実施例と同様にして配線４３の隣接配線数
に着目し、隣接配線が０本から１本に変化する分割点Ｖ
１の前後、隣接配線が１本から２本に変化する分割点Ｖ
２及びＶ３の前後で配線４３を分割するとともに、クロ
ス配線４４の強度影響限界点Ｃ１及びＣ２の前後、クロ
ス配線４４の弱度影響限界点Ｃ３及びＣ４の前後でも配
線４３を分割し、分割配線領域４３ａ〜４３ｈからなる
分割配線回路データＤ１１′を出力する。
な配線レイアウトデータＤ１０′をレイアウトデータ付
与部２′から取り込んだ場合、図１１に示すように、第
１及び第２の実施例と同様にして配線４３の隣接配線数
に着目し、隣接配線が０本から１本に変化する分割点Ｖ
１の前後、隣接配線が１本から２本に変化する分割点Ｖ
２及びＶ３の前後で配線４３を分割するとともに、クロ
ス配線４４の強度影響限界点Ｃ１及びＣ２の前後、クロ
ス配線４４の弱度影響限界点Ｃ３及びＣ４の前後でも配
線４３を分割し、分割配線領域４３ａ〜４３ｈからなる
分割配線回路データＤ１１′を出力する。
【００３９】配線負荷モデル生成部３′は分割配線回路
データＤ１１′を取り込み、各分割配線それぞれに配線
負荷モデルを形成した配線負荷モデル回路データＤ１
２′を生成して配線負荷分布定数計算部４′に出力す
る。
データＤ１１′を取り込み、各分割配線それぞれに配線
負荷モデルを形成した配線負荷モデル回路データＤ１
２′を生成して配線負荷分布定数計算部４′に出力す
る。
【００４０】例えば、配線負荷モデル生成部３′が、図
１１で示すような分割配線回路データＤ１１′を取り込
んだ場合、図１２で示すように、各分割配線４３ａ〜４
３ｈそれぞれに配線負荷モデル４５ａ〜４５ｈを生成し
た配線負荷モデル回路データＤ１２を出力する。すなわ
ち、配線負荷モデル４５ａ及び４５ｅは隣接配線が全く
存在せずクロス配線４４の影響も全くない配線負荷モデ
ルであり、配線負荷モデル４５ｂ及び４５ｄはクロス配
線４４の影響を弱く受ける配線負荷モデルであり、配線
負荷モデル４５ｃがクロス配線４４の影響を強く受ける
配線負荷モデルであり、配線負荷モデル４５ｆ及び４５
ｈが隣接配線が１本存在する配線負荷モデルであり、配
線負荷モデル４５ｇが隣接配線が２本存在する配線負荷
モデルである。
１１で示すような分割配線回路データＤ１１′を取り込
んだ場合、図１２で示すように、各分割配線４３ａ〜４
３ｈそれぞれに配線負荷モデル４５ａ〜４５ｈを生成し
た配線負荷モデル回路データＤ１２を出力する。すなわ
ち、配線負荷モデル４５ａ及び４５ｅは隣接配線が全く
存在せずクロス配線４４の影響も全くない配線負荷モデ
ルであり、配線負荷モデル４５ｂ及び４５ｄはクロス配
線４４の影響を弱く受ける配線負荷モデルであり、配線
負荷モデル４５ｃがクロス配線４４の影響を強く受ける
配線負荷モデルであり、配線負荷モデル４５ｆ及び４５
ｈが隣接配線が１本存在する配線負荷モデルであり、配
線負荷モデル４５ｇが隣接配線が２本存在する配線負荷
モデルである。
【００４１】一方、特性データ記憶部５′は単位長当り
の配線の特性データである複数の特性パラメータを単位
長配線特性データ群Ｄ１３′として格納し、これらの特
性パラメータは配線負荷モデルの隣接配線数０〜２及び
クロス配線の影響度合に対応してそれぞれ異った値を有
する。
の配線の特性データである複数の特性パラメータを単位
長配線特性データ群Ｄ１３′として格納し、これらの特
性パラメータは配線負荷モデルの隣接配線数０〜２及び
クロス配線の影響度合に対応してそれぞれ異った値を有
する。
【００４２】配線負荷分布定数計算部４′は配線負荷モ
デル回路データＤ１２′を取り込むと共に、特性データ
記憶部５′から単位長配線特性データ群Ｄ１３′を取り
込み、各配線負荷モデルの隣接配線数及びクロス配線の
度合いに応じた特性パラメータを抽出し、該特性パラメ
ータと各配線負荷モデルの配線長とを乗算することによ
り、各配線負荷モデルの分布定数（抵抗Ｒ、容量Ｃ）を
計算して分布定数回路データＤ１４′を遅延時間計算部
６に出力する。
デル回路データＤ１２′を取り込むと共に、特性データ
記憶部５′から単位長配線特性データ群Ｄ１３′を取り
込み、各配線負荷モデルの隣接配線数及びクロス配線の
度合いに応じた特性パラメータを抽出し、該特性パラメ
ータと各配線負荷モデルの配線長とを乗算することによ
り、各配線負荷モデルの分布定数（抵抗Ｒ、容量Ｃ）を
計算して分布定数回路データＤ１４′を遅延時間計算部
６に出力する。
【００４３】遅延時間計算部６は、分布定数回路データ
Ｄ１４′に基づき、ＲＣモデルの論理回路の信号伝播遅
延時間を計算する。
Ｄ１４′に基づき、ＲＣモデルの論理回路の信号伝播遅
延時間を計算する。
【００４４】このように、第３の実施例では、隣接配線
に加えクロス配線の影響を加味して、配線負荷モデルを
生成して各配線負荷モデルの分布定数を求めるように構
成したのため、第１及び第２の実施例以上に精度の高い
配線負荷モデルの特性データを求めることができる。な
お、第３の実施例の配線負荷分布定数計算部４′と遅延
時間計算部６との間に、第２の実施例のように、配線負
荷モデル統合部及び統合配線負荷分布定数計算部を設け
てもよい。
に加えクロス配線の影響を加味して、配線負荷モデルを
生成して各配線負荷モデルの分布定数を求めるように構
成したのため、第１及び第２の実施例以上に精度の高い
配線負荷モデルの特性データを求めることができる。な
お、第３の実施例の配線負荷分布定数計算部４′と遅延
時間計算部６との間に、第２の実施例のように、配線負
荷モデル統合部及び統合配線負荷分布定数計算部を設け
てもよい。
【００４５】図１３はこの発明の第４の実施例である論
理シミュレータの一部を示すブロック図である。同図に
示すように、配線領域分割部１′′は、レイアウトデー
タ付与部２′′から配線レイアウトデータＤ１０′′を
取り込み、分岐点、隣接配線数及びクロス配線の影響に
基づく配線分割処理を施して分割配線回路データＤ１
１′′を配線負荷モデル生成部２′′に出力する。
理シミュレータの一部を示すブロック図である。同図に
示すように、配線領域分割部１′′は、レイアウトデー
タ付与部２′′から配線レイアウトデータＤ１０′′を
取り込み、分岐点、隣接配線数及びクロス配線の影響に
基づく配線分割処理を施して分割配線回路データＤ１
１′′を配線負荷モデル生成部２′′に出力する。
【００４６】図１４はクロス配線を有する分割配線回路
データＤ１２′′の一例を示す回路図である。同図にお
いて、５１、５２及び５３がインバータであり、５４が
インバータ５１，５２及び５３間の配線であり、５５が
配線５４にクロスするクロス配線であり、３５及び３６
が配線５４と直接接続関係にない他の隣接配線を示して
いる。
データＤ１２′′の一例を示す回路図である。同図にお
いて、５１、５２及び５３がインバータであり、５４が
インバータ５１，５２及び５３間の配線であり、５５が
配線５４にクロスするクロス配線であり、３５及び３６
が配線５４と直接接続関係にない他の隣接配線を示して
いる。
【００４７】配線領域分割部１′′は、図１４に示すよ
うに、隣接配線数及びクロス配線の影響度合いに関係な
く、均等間隔で分割点Ｐを設けることにより配線５４を
分割して分割配線領域５４ａ〜５４ｌからなる分割配線
回路データＤ１１′′を出力する。
うに、隣接配線数及びクロス配線の影響度合いに関係な
く、均等間隔で分割点Ｐを設けることにより配線５４を
分割して分割配線領域５４ａ〜５４ｌからなる分割配線
回路データＤ１１′′を出力する。
【００４８】配線負荷モデル生成部３′′は分割配線回
路データＤ１１′′を取り込み、各分割配線領域ごとに
配線負荷モデルを生成した配線負荷モデル回路データＤ
１２′′を配線負荷分布定数計算部４′′に出力する。
路データＤ１１′′を取り込み、各分割配線領域ごとに
配線負荷モデルを生成した配線負荷モデル回路データＤ
１２′′を配線負荷分布定数計算部４′′に出力する。
【００４９】例えば、配線負荷モデル生成部３′′が、
図１４で示すような分割配線回路データＤ１１′′を取
り込んだ場合、各分割配線５４ａ〜５４ｌそれぞれに配
線負荷モデル５５ａ〜５５ｌを生成した配線負荷モデル
回路データＤ１２′′を出力する。この際、第３の実施
例同様、隣接配線数及びクロス配線の影響を考慮して、
各配線負荷モデルを種類分けする。
図１４で示すような分割配線回路データＤ１１′′を取
り込んだ場合、各分割配線５４ａ〜５４ｌそれぞれに配
線負荷モデル５５ａ〜５５ｌを生成した配線負荷モデル
回路データＤ１２′′を出力する。この際、第３の実施
例同様、隣接配線数及びクロス配線の影響を考慮して、
各配線負荷モデルを種類分けする。
【００５０】一方、特性データ記憶部５′′は単位長当
りの配線の特性データである複数の特性パラメータを単
位長配線特性データ群Ｄ１３′′として格納し、これら
の特性パラメータは配線負荷モデルの隣接配線数０〜２
及びクロス配線の影響度合に対応してそれぞれ異った値
を有する。
りの配線の特性データである複数の特性パラメータを単
位長配線特性データ群Ｄ１３′′として格納し、これら
の特性パラメータは配線負荷モデルの隣接配線数０〜２
及びクロス配線の影響度合に対応してそれぞれ異った値
を有する。
【００５１】配線負荷分布定数計算部４′′は配線負荷
モデル回路データＤ１２′′を取り込むと共に、特性デ
ータ記憶部５′′から単位長配線特性データ群Ｄ１
３′′を取り込み、各配線負荷モデルの隣接配線数及び
クロス配線の度合いに応じた特性パラメータを抽出し、
該特性パラメータと各配線負荷モデルの配線長とを乗算
することにより、各配線負荷モデルの分布定数（抵抗
Ｒ、容量Ｃ）を計算して分布定数回路データＤ１４′′
を出力する。
モデル回路データＤ１２′′を取り込むと共に、特性デ
ータ記憶部５′′から単位長配線特性データ群Ｄ１
３′′を取り込み、各配線負荷モデルの隣接配線数及び
クロス配線の度合いに応じた特性パラメータを抽出し、
該特性パラメータと各配線負荷モデルの配線長とを乗算
することにより、各配線負荷モデルの分布定数（抵抗
Ｒ、容量Ｃ）を計算して分布定数回路データＤ１４′′
を出力する。
【００５２】配線負荷モデル統合部７′′は、配線負荷
モデル生成部２′′から配線負荷モデル回路データＤ１
２′′を取り込み、第２の実施例同様、配線負荷モデル
回路データＤ１４′′中の配線負荷モデルを統合して統
合配線負荷モデル回路データＤ１５′′を統合配線負荷
分布定数計算部８′′に出力する。
モデル生成部２′′から配線負荷モデル回路データＤ１
２′′を取り込み、第２の実施例同様、配線負荷モデル
回路データＤ１４′′中の配線負荷モデルを統合して統
合配線負荷モデル回路データＤ１５′′を統合配線負荷
分布定数計算部８′′に出力する。
【００５３】統合配線負荷分布定数計算部８′′は統合
配線負荷モデル回路データＤ１５′′を取り込み、統合
前の分布定数回路データＤ１４′′を参照しながら各統
合配線負荷モデルの分布定数（抵抗Ｒ、容量Ｃ）を計算
して統合分布定数回路データＤ１６′′を遅延時間計算
部６に出力する。
配線負荷モデル回路データＤ１５′′を取り込み、統合
前の分布定数回路データＤ１４′′を参照しながら各統
合配線負荷モデルの分布定数（抵抗Ｒ、容量Ｃ）を計算
して統合分布定数回路データＤ１６′′を遅延時間計算
部６に出力する。
【００５４】遅延時間計算部６は、統合分布定数回路デ
ータＤ１６′′に基づき、ＲＣモデルの論理回路の信号
伝播遅延時間を計算する。
ータＤ１６′′に基づき、ＲＣモデルの論理回路の信号
伝播遅延時間を計算する。
【００５５】この第４の実施例のように、配線上に均等
間隔で配線負荷モデルを設け、配線間寄生素子に基づき
各配線負荷モデルを分類しても第２及び第３の実施例と
同様の効果を奏する。
間隔で配線負荷モデルを設け、配線間寄生素子に基づき
各配線負荷モデルを分類しても第２及び第３の実施例と
同様の効果を奏する。
【００５６】また、配線の分割間隔を微小化し、隣接配
線数、クロス配線の影響度合に加えて、隣接配線の隣接
箇所（中央部，端部等）、隣接距離等を考慮して、配線
負荷モデルの特性データを求めることにより、より精度
を向上させることができる。
線数、クロス配線の影響度合に加えて、隣接配線の隣接
箇所（中央部，端部等）、隣接距離等を考慮して、配線
負荷モデルの特性データを求めることにより、より精度
を向上させることができる。
【００５７】
【発明の効果】以上説明したように、この発明によれ
ば、配線負荷モデル設定手段により、レイアウトパター
ンデータに基づき、論理回路の各素子間の配線上に、配
線に付随する寄生素子の特性により規定された配線負荷
モデルを設けて配線負荷モデル回路データを出力し、特
性データ計算手段により、配線負荷モデル回路データ中
の配線負荷モデルそれぞれに対応した特性パラメータを
特性データ記憶手段から取り込み、該特性パラメータと
配線負荷モデルの配線長とに基づき、配線負荷モデルそ
れぞれの特性データを計算する。
ば、配線負荷モデル設定手段により、レイアウトパター
ンデータに基づき、論理回路の各素子間の配線上に、配
線に付随する寄生素子の特性により規定された配線負荷
モデルを設けて配線負荷モデル回路データを出力し、特
性データ計算手段により、配線負荷モデル回路データ中
の配線負荷モデルそれぞれに対応した特性パラメータを
特性データ記憶手段から取り込み、該特性パラメータと
配線負荷モデルの配線長とに基づき、配線負荷モデルそ
れぞれの特性データを計算する。
【００５８】その結果、特性データ計算手段により計算
された配線負荷モデルの特性データは、配線と直接接続
関係のない他の隣接配線との間に生じる配線間寄生素子
等の寄生素子の影響を加味した特性データとなるため、
隣接配線間の間隔が狭まっても精度の高い配線負荷の特
性データを得ることができる。
された配線負荷モデルの特性データは、配線と直接接続
関係のない他の隣接配線との間に生じる配線間寄生素子
等の寄生素子の影響を加味した特性データとなるため、
隣接配線間の間隔が狭まっても精度の高い配線負荷の特
性データを得ることができる。
【図１】この発明の第１の実施例である論理シミュレー
ション装置の構成を示すブロック図である。
ション装置の構成を示すブロック図である。
【図２】レイアウトパターンデータの一例を示す説明図
である。
である。
【図３】分割配線回路データの一例を示す説明図であ
る。
る。
【図４】配線負荷モデル回路データの一例を示す説明図
である。
である。
【図５】第１の実施例の論理シミュレーション装置の配
線負荷抽出動作を示すフローチャートである。
線負荷抽出動作を示すフローチャートである。
【図６】この発明の第２の実施例である論理シミュレー
ション装置の構成を示すブロック図である。
ション装置の構成を示すブロック図である。
【図７】統合配線負荷モデル回路データの一例を示す説
明図である。
明図である。
【図８】第２の実施例の論理シミュレーション装置の配
線負荷抽出動作を示すフローチャートである。
線負荷抽出動作を示すフローチャートである。
【図９】この発明の第３の実施例である論理シミュレー
ション装置の構成を示すブロック図である。
ション装置の構成を示すブロック図である。
【図１０】レイアウトパターンデータの一例を示す説明
図である。
図である。
【図１１】分割配線回路データの一例を示す説明図であ
る。
る。
【図１２】配線負荷モデル回路データの一例を示す説明
図である。
図である。
【図１３】この発明の第４の実施例である論理シミュレ
ーション装置の構成を示すブロック図である。
ーション装置の構成を示すブロック図である。
【図１４】分割配線回路データの一例を示す説明図であ
る。
る。
【図１５】配線負荷モデル回路データの一例を示す説明
図である。
図である。
【図１６】従来の論理シミュレーション装置の構成を示
すブロック図である。
すブロック図である。
【図１７】レイアウトパターンデータの一例を示す説明
図である。
図である。
【図１８】配線負荷モデル回路データの一例を示す説明
図である。
図である。
１ 配線領域分割部 ２ レイアウトパターン付与部 ３ 配線負荷モデル生成部 ４ 配線負荷分布定数計算部 ５ 特性データ記憶部 ６ 遅延時間計算部 ７ 配線負荷モデル統合部 ８ 遅延時間計算部 ２４ａ〜２４ｅ 分割配線領域 ２５ａ〜２５ｅ 配線負荷モデル
Claims (1)
- 【請求項１】 所定のレイアウトパターンより形成され
る論理回路の配線負荷の特性データを求める機能を備え
た論理シミュレーション装置であって、 前記論理回路のレイアウトパターンを規定したレイアウ
トパターンデータを付与するレイアウトパターンデータ
付与手段と、 配線に付随する寄生素子の特性により分類される複数種
の配線負荷モデルそれぞれに対応して単位長当たりの特
性データである特性パラメータを格納した配線特性デー
タ記憶手段と、 前記レイアウトパターンデータに基づき、前記論理回路
の各素子間の配線上に、前記配線に付随する寄生素子の
特性により規定された配線負荷モデルを設けて配線負荷
モデル回路データを出力する配線負荷モデル設定手段
と、 前記配線負荷モデル回路データの前記配線負荷モデルそ
れぞれに対応した前記特性パラメータを前記特性データ
記憶手段から取り込み、該特性パラメータと前記配線負
荷モデルの配線長とに基づき、前記配線負荷モデルそれ
ぞれの特性データを計算して特性データ計算済み配線負
荷モデル回路データを出力する特性データ計算手段とを
備えた論理シミュレーション装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210584A JP2942022B2 (ja) | 1991-08-22 | 1991-08-22 | 論理シミュレーション装置 |
| CA002068043A CA2068043C (en) | 1991-08-22 | 1992-05-05 | Logic simulator |
| US07/878,614 US5379232A (en) | 1991-08-22 | 1992-05-05 | Logic simulator |
| EP92306682A EP0529800B1 (en) | 1991-08-22 | 1992-07-22 | Logic simulator |
| DE69225850T DE69225850T2 (de) | 1991-08-22 | 1992-07-22 | Logiksimulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210584A JP2942022B2 (ja) | 1991-08-22 | 1991-08-22 | 論理シミュレーション装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0554092A true JPH0554092A (ja) | 1993-03-05 |
| JP2942022B2 JP2942022B2 (ja) | 1999-08-30 |
Family
ID=16591740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3210584A Expired - Fee Related JP2942022B2 (ja) | 1991-08-22 | 1991-08-22 | 論理シミュレーション装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5379232A (ja) |
| EP (1) | EP0529800B1 (ja) |
| JP (1) | JP2942022B2 (ja) |
| CA (1) | CA2068043C (ja) |
| DE (1) | DE69225850T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8423938B2 (en) | 2010-03-31 | 2013-04-16 | Fujitsu Limited | Wire spacing verification method, wire spacing verification apparatus, and computer-readable medium |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2708338B2 (ja) * | 1992-10-12 | 1998-02-04 | 三菱電機株式会社 | 論理シミュレーション装置及び回路シミュレーション装置 |
| JP3597280B2 (ja) * | 1995-11-28 | 2004-12-02 | 株式会社リコー | 統合シミュレーション装置及び回路シミュレーション用パラメータ抽出方法 |
| US5790835A (en) * | 1996-01-02 | 1998-08-04 | International Business Machines Corporation | Practical distributed transmission line analysis |
| US6374203B1 (en) * | 1996-02-05 | 2002-04-16 | Motorola, Inc. | Method of modeling circuit cells with distributed serial loads |
| US5838582A (en) * | 1996-10-07 | 1998-11-17 | International Business Machines Corporation | Method and system for performing parasitic capacitance estimations on interconnect data within an integrated circuit |
| US5831870A (en) * | 1996-10-07 | 1998-11-03 | International Business Machines Corporation | Method and system for characterizing interconnect data within an integrated circuit for facilitating parasitic capacitance estimation |
| JPH10301979A (ja) * | 1997-04-30 | 1998-11-13 | Oki Electric Ind Co Ltd | モデルパラメータ抽出方法およびモデルパラメータ抽出装置 |
| US6018623A (en) * | 1997-10-10 | 2000-01-25 | Hewlett-Packard Company | Method and system for determining statistically based worst-case on-chip interconnect delay and crosstalk |
| JP2002117092A (ja) * | 2000-10-05 | 2002-04-19 | Fujitsu Ltd | 半導体集積回路装置の設計方法、及び設計装置 |
| US7082587B2 (en) * | 2001-12-18 | 2006-07-25 | Cadence Design Systems, Inc. | Method of estimating path delays in an IC |
| US6836871B2 (en) | 2002-10-29 | 2004-12-28 | Hewlett-Packard Development Company, L.P. | Process and system for developing dynamic circuit guidelines |
| US8010930B2 (en) * | 2008-12-29 | 2011-08-30 | International Business Machine Corporation | Extracting consistent compact model parameters for related devices |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6270977A (ja) * | 1985-09-24 | 1987-04-01 | Mitsubishi Electric Corp | 配線パタ−ン表示装置 |
| JPH01130280A (ja) * | 1987-11-16 | 1989-05-23 | Matsushita Electric Ind Co Ltd | 集積回路パラメータ抽出装置 |
| JPH0287278A (ja) * | 1988-09-26 | 1990-03-28 | Hitachi Ltd | 大規模集積回路の遅延時間導出方式 |
| JPH04132237A (ja) * | 1990-09-25 | 1992-05-06 | Nec Corp | 電子回路の配線間容量の算出方法 |
| JPH04239977A (ja) * | 1991-01-23 | 1992-08-27 | Nec Corp | 電子回路パターン設計装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2531282B2 (ja) * | 1989-12-22 | 1996-09-04 | 三菱電機株式会社 | クロスト―ク検証装置 |
| US5210700A (en) * | 1990-02-20 | 1993-05-11 | International Business Machines Corporation | Automatic delay adjustment for static timing analysis |
| US5218551A (en) * | 1990-04-30 | 1993-06-08 | International Business Machines Corporation | Timing driven placement |
| JPH0756878B2 (ja) * | 1990-05-30 | 1995-06-14 | シャープ株式会社 | プリント配線板の検査方法 |
| US5168455A (en) * | 1991-03-28 | 1992-12-01 | Digital Equipment Corporation | Procedure for incorporating timing parameters in the synthesis of logic circuit designs |
-
1991
- 1991-08-22 JP JP3210584A patent/JP2942022B2/ja not_active Expired - Fee Related
-
1992
- 1992-05-05 US US07/878,614 patent/US5379232A/en not_active Expired - Lifetime
- 1992-05-05 CA CA002068043A patent/CA2068043C/en not_active Expired - Fee Related
- 1992-07-22 EP EP92306682A patent/EP0529800B1/en not_active Expired - Lifetime
- 1992-07-22 DE DE69225850T patent/DE69225850T2/de not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6270977A (ja) * | 1985-09-24 | 1987-04-01 | Mitsubishi Electric Corp | 配線パタ−ン表示装置 |
| JPH01130280A (ja) * | 1987-11-16 | 1989-05-23 | Matsushita Electric Ind Co Ltd | 集積回路パラメータ抽出装置 |
| JPH0287278A (ja) * | 1988-09-26 | 1990-03-28 | Hitachi Ltd | 大規模集積回路の遅延時間導出方式 |
| JPH04132237A (ja) * | 1990-09-25 | 1992-05-06 | Nec Corp | 電子回路の配線間容量の算出方法 |
| JPH04239977A (ja) * | 1991-01-23 | 1992-08-27 | Nec Corp | 電子回路パターン設計装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8423938B2 (en) | 2010-03-31 | 2013-04-16 | Fujitsu Limited | Wire spacing verification method, wire spacing verification apparatus, and computer-readable medium |
Also Published As
| Publication number | Publication date |
|---|---|
| US5379232A (en) | 1995-01-03 |
| EP0529800A3 (ja) | 1994-03-23 |
| DE69225850D1 (de) | 1998-07-16 |
| JP2942022B2 (ja) | 1999-08-30 |
| EP0529800B1 (en) | 1998-06-10 |
| DE69225850T2 (de) | 1999-02-18 |
| CA2068043C (en) | 1998-04-21 |
| CA2068043A1 (en) | 1993-02-23 |
| EP0529800A2 (en) | 1993-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
| JP2942022B2 (ja) | 論理シミュレーション装置 | |
| US20020077798A1 (en) | Circuit simulation method and system | |
| JP3153403B2 (ja) | 半導体集積回路の遅延時間計算装置 | |
| US5638294A (en) | Device and method for calculating delay time | |
| US7139987B2 (en) | Analog integrated circuit layout design | |
| US5724557A (en) | Method for designing a signal distribution network | |
| JP3654190B2 (ja) | 配線設計方法および配線設計装置 | |
| TW201030546A (en) | System and method of connecting a macro cell to a system power supply | |
| JPH10247205A (ja) | ゲート遅延計算装置およびゲート遅延計算方法 | |
| EP1146445A2 (en) | Delay time calculating method for use in hierarchical design | |
| JPH06309420A (ja) | 放射ノイズのシミュレーション方法 | |
| JP3296320B2 (ja) | ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体 | |
| JPH0793386A (ja) | Ｌｓｉ実装設計システム | |
| JP2630218B2 (ja) | 回路設計装置 | |
| JPH10334253A (ja) | 曲線の近似方法及びその方法を用いたシミュレーション装置 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| JP3005578B1 (ja) | クロスト―ク検証装置およびクロスト―ク検証方法 | |
| JP3024241B2 (ja) | 集積回路の自動配置配線システム | |
| JP3127877B2 (ja) | 配線容量算出装置 | |
| JPH06348780A (ja) | レイアウトエディタ装置 | |
| JPH0484369A (ja) | 配置，配線方法 | |
| JP2002313920A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH04239977A (ja) | 電子回路パターン設計装置 | |
| JPH11306225A (ja) | 回路検証用遅延データ作成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |