JPH04241071A - 集積回路の回路分割方法 - Google Patents
集積回路の回路分割方法Info
- Publication number
- JPH04241071A JPH04241071A JP3007363A JP736391A JPH04241071A JP H04241071 A JPH04241071 A JP H04241071A JP 3007363 A JP3007363 A JP 3007363A JP 736391 A JP736391 A JP 736391A JP H04241071 A JPH04241071 A JP H04241071A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- blocks
- partial
- connections
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は集積回路の配置設計にお
ける集積回路の回路分割方法に関する。
ける集積回路の回路分割方法に関する。
【０００２】
【従来の技術】従来、集積回路の配置設計においては、
論理回路を複数の部分回路に分解した後、各部分回路の
位置を決定し、その後各部分回路内の機能ブロックの配
置位置を決定する設計法が用いられている。この回路分
割は、各部分回路の大きさが均等になるまで接続本数の
多い機能ブロック同士を同一部分回路に包含する操作を
繰り返すことによりのみ行われており、ブロックの配置
位置が予め指定されている場合にそれらの位置関係を考
慮することは行なわれていなかった。
論理回路を複数の部分回路に分解した後、各部分回路の
位置を決定し、その後各部分回路内の機能ブロックの配
置位置を決定する設計法が用いられている。この回路分
割は、各部分回路の大きさが均等になるまで接続本数の
多い機能ブロック同士を同一部分回路に包含する操作を
繰り返すことによりのみ行われており、ブロックの配置
位置が予め指定されている場合にそれらの位置関係を考
慮することは行なわれていなかった。
【０００３】
【発明が解決しようとする課題】上述した従来の回路分
割方法において、回路分割の際に予め配置位置の指定さ
れたブロックの配置位置の近接関係を考慮していないた
めに、回路分割後のブロックの配置の際に近接して配置
されているブロックに接続するブロックが別々の部分回
路に包含されてしまい、配置指定されたブロックの近く
に同時に配置できないため、長い配線が必要になるとい
う問題がある。
割方法において、回路分割の際に予め配置位置の指定さ
れたブロックの配置位置の近接関係を考慮していないた
めに、回路分割後のブロックの配置の際に近接して配置
されているブロックに接続するブロックが別々の部分回
路に包含されてしまい、配置指定されたブロックの近く
に同時に配置できないため、長い配線が必要になるとい
う問題がある。
【０００４】この様子を図面を用いて説明する。図４は
ゲートアレイの一例のブロック図であり、ブロック１〜
８はＩ／Ｏブロックであり、ブロック９〜１２は内部ブ
ロックである。これらＩ／Ｏブロック１〜８は、すべて
外部基本セル２セルから構成され、内部ブロック９〜１
２はすべて内部基本セル１６セルから構成されていると
する。これら回路を、図５に示す基板上に配置するため
に、回路を２つの部分回路に分割することを考える。基
板は内部に横８セル縦１０セルの基本セル（１８）を持
っている。
ゲートアレイの一例のブロック図であり、ブロック１〜
８はＩ／Ｏブロックであり、ブロック９〜１２は内部ブ
ロックである。これらＩ／Ｏブロック１〜８は、すべて
外部基本セル２セルから構成され、内部ブロック９〜１
２はすべて内部基本セル１６セルから構成されていると
する。これら回路を、図５に示す基板上に配置するため
に、回路を２つの部分回路に分割することを考える。基
板は内部に横８セル縦１０セルの基本セル（１８）を持
っている。
【０００５】従来、この場合、手法では、次のような手
順で回路の分割が行われ、図６のような部分回路１３，
１４に二分される。 １）接続が最も大きなブロック９とブロック１０を部分
回路１３とする。 ２）接続が最も大きなブロック１２とブロック１３を部
分回路１４とする。 ３）部分回路１３と接続の多いブロック１を部分回路１
３に加える。 ４）部分回路１４と接続の多いブロック３を部分回路１
４に加える。 ５）部分回路１３と接続の多いブロック２を部分回路１
３に加える。 ６）部分回路１４と接続の多いブロック４を部分回路１
４に加える。 ７）部分回路３と接続の多いブロック５を部分回路１３
に加える。 ８）部分回路１４と接続の多いブロック７を部分回路１
４に加える。 ９）部分回路１３と接続の多いブロック６を部分回路１
３に加える。 １０）部分回路１４と接続の多いブロック８を部分回路
１４に加える。
順で回路の分割が行われ、図６のような部分回路１３，
１４に二分される。 １）接続が最も大きなブロック９とブロック１０を部分
回路１３とする。 ２）接続が最も大きなブロック１２とブロック１３を部
分回路１４とする。 ３）部分回路１３と接続の多いブロック１を部分回路１
３に加える。 ４）部分回路１４と接続の多いブロック３を部分回路１
４に加える。 ５）部分回路１３と接続の多いブロック２を部分回路１
３に加える。 ６）部分回路１４と接続の多いブロック４を部分回路１
４に加える。 ７）部分回路３と接続の多いブロック５を部分回路１３
に加える。 ８）部分回路１４と接続の多いブロック７を部分回路１
４に加える。 ９）部分回路１３と接続の多いブロック６を部分回路１
３に加える。 １０）部分回路１４と接続の多いブロック８を部分回路
１４に加える。
【０００６】こうして回路は、図６のように２つの部分
回路１３，１４に２分され双方のセル数が等しくなる。
回路１３，１４に２分され双方のセル数が等しくなる。
【０００７】ところが、一般にＩ／Ｏブロックの位置は
、配置設計の前に指定されている場合が多く、この場合
も図７に示すようにブロック１、２は基板の上左側、ブ
ロック３、４は基板の左上側、ブロック５、６は基板の
右下側、ブロック７、８は基板の下右側に配置位置を指
定されていたとする。この場合、回路分割後の各ブロッ
クの配置は図７のようになり、ブロック９、１０は同一
部分回路に属するため互いに近接して配置される。その
結果ブロック９をブロック１、２の近くに置き、ブロッ
ク１０をブロック５、６の近くに置くことは同時に実現
できなくなり、ブロック１０とブロック５、６との間の
配線長が長くなってしまう。
、配置設計の前に指定されている場合が多く、この場合
も図７に示すようにブロック１、２は基板の上左側、ブ
ロック３、４は基板の左上側、ブロック５、６は基板の
右下側、ブロック７、８は基板の下右側に配置位置を指
定されていたとする。この場合、回路分割後の各ブロッ
クの配置は図７のようになり、ブロック９、１０は同一
部分回路に属するため互いに近接して配置される。その
結果ブロック９をブロック１、２の近くに置き、ブロッ
ク１０をブロック５、６の近くに置くことは同時に実現
できなくなり、ブロック１０とブロック５、６との間の
配線長が長くなってしまう。
【０００８】本発明の目的は、このような問題を解決し
、回路分割の最初に近接して配置されたブロック間に疑
似的に接続関係を発生させることにより、近接して配置
されたブロックに接続するブロック同士を同一部分回路
に入れるように、回路分割をできるようにさた集積回路
の回路分割方法を提供することにある。
、回路分割の最初に近接して配置されたブロック間に疑
似的に接続関係を発生させることにより、近接して配置
されたブロックに接続するブロック同士を同一部分回路
に入れるように、回路分割をできるようにさた集積回路
の回路分割方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の構成は、半導体
基板上に複数の機能ブロックを配置し、これら機能ブロ
ックの信号入出力位置間を接続要求に応じて結線するこ
とにより所望の機能を有する集積回路を実現する集積回
路設計法における前記機能ブロック中の論理回路を複数
の部分回路に分割した後、これら各部分回路の位置を決
定し、その後各部分回路内の機能ブロックの配置位置を
決定する集積回路の回路分割方法において、近接した配
置位置を指定されている前記機能ブロック同士の間に疑
似的な接続関係を発生させ、接続本数の多い機能ブロッ
ク同士を同一部分回路に包含し、前記論理回路を大きさ
の均等な指定個数の部分回路に分割することを特徴とす
る。
基板上に複数の機能ブロックを配置し、これら機能ブロ
ックの信号入出力位置間を接続要求に応じて結線するこ
とにより所望の機能を有する集積回路を実現する集積回
路設計法における前記機能ブロック中の論理回路を複数
の部分回路に分割した後、これら各部分回路の位置を決
定し、その後各部分回路内の機能ブロックの配置位置を
決定する集積回路の回路分割方法において、近接した配
置位置を指定されている前記機能ブロック同士の間に疑
似的な接続関係を発生させ、接続本数の多い機能ブロッ
ク同士を同一部分回路に包含し、前記論理回路を大きさ
の均等な指定個数の部分回路に分割することを特徴とす
る。
【００１０】
【実施例】図１は本発明の実施例を示したフローチャー
トである。まず、ステップＳ１で配置位置の決定してい
るブロックについて配置位置の近接関係に基づいて接続
を発生する。このブロック間に発生する接続の本数は、
両ブロック間の配置位置の距離の逆数に比例して増やす
ように設定する。
トである。まず、ステップＳ１で配置位置の決定してい
るブロックについて配置位置の近接関係に基づいて接続
を発生する。このブロック間に発生する接続の本数は、
両ブロック間の配置位置の距離の逆数に比例して増やす
ように設定する。
【００１１】次に、ステップＳ２，Ｓ３で各部分回路の
サイズが均等になるように各部分回路のサイズに上限を
与えながら、部分回路の数が指定された個数になるまで
従来手法と同様に接続の多いブロック同士が同一の部分
回路に含まれるように部分回路の生成・併合を行う。
サイズが均等になるように各部分回路のサイズに上限を
与えながら、部分回路の数が指定された個数になるまで
従来手法と同様に接続の多いブロック同士が同一の部分
回路に含まれるように部分回路の生成・併合を行う。
【００１２】図２，図３は本発明の回路分割手法を図４
の回路に適用した例を示している。
の回路に適用した例を示している。
【００１３】まず、近接して配置されているブロック１
、２及びブロック３、４及びブロック５、６及びブロッ
ク７、８間に近接度に応じた接続を発生する。この場合
は４本の接続を発生している。同様に近接しているブロ
ック１、３及びブロック６、８間に３本の接続を発生す
る。
、２及びブロック３、４及びブロック５、６及びブロッ
ク７、８間に近接度に応じた接続を発生する。この場合
は４本の接続を発生している。同様に近接しているブロ
ック１、３及びブロック６、８間に３本の接続を発生す
る。
【００１４】次に接続本数に着目した部分回路の生成・
併合を行なう。 １）接続が最も大きなブロック１とブロック２を部分回
路１５とする。 ２）接続が最も大きなブロック５とブロック６を部分回
路１６とする。 ３）接続が最も大きなブロック３とブロック４を部分回
路１７とする。 ４）接続が最も大きなブロック７とブロック８を部分回
路１８とする。 ７）部分回路１５と接続の多いブロック９を部分回路１
５に加える。 ８）部分回路１６と接続の多いブロック１０を部分回路
１６に加える。 ９）部分回路１７と接続の多いブロック１１を部分回路
１７に加える。 １０）部分回路１８と接続の多いブロック１２を部分回
路１８に加える。 １１）部分回路１５と接続の多い部分回路１７を併合し
部分回路１５とする。
併合を行なう。 １）接続が最も大きなブロック１とブロック２を部分回
路１５とする。 ２）接続が最も大きなブロック５とブロック６を部分回
路１６とする。 ３）接続が最も大きなブロック３とブロック４を部分回
路１７とする。 ４）接続が最も大きなブロック７とブロック８を部分回
路１８とする。 ７）部分回路１５と接続の多いブロック９を部分回路１
５に加える。 ８）部分回路１６と接続の多いブロック１０を部分回路
１６に加える。 ９）部分回路１７と接続の多いブロック１１を部分回路
１７に加える。 １０）部分回路１８と接続の多いブロック１２を部分回
路１８に加える。 １１）部分回路１５と接続の多い部分回路１７を併合し
部分回路１５とする。
【００１５】（部分回路１５と１７の間には４本の接続
がある）１２）部分回路１６と接続の多い部分回路１８
を併合し部分回路１６とする。
がある）１２）部分回路１６と接続の多い部分回路１８
を併合し部分回路１６とする。
【００１６】（部分回路１６と１８の間には４本の接続
がある）こうして回路は、図２のように２つの部分回路
１５と１６に２分され双方のセル数が等しくなる。
がある）こうして回路は、図２のように２つの部分回路
１５と１６に２分され双方のセル数が等しくなる。
【００１７】回路分割後の各ブロックの配置は図３のよ
うになり、ブロック１０、１２は同一部分回路の属する
ため互いに近接して配置される。この結果、ブロック１
０とブロック５、６は従来手法による結果に比べて近接
して配置され、ブロック１０とブロック５、６との間の
配線長は従来の図７に比べ短くなっており、回路全体の
配線長も短くなっている。
うになり、ブロック１０、１２は同一部分回路の属する
ため互いに近接して配置される。この結果、ブロック１
０とブロック５、６は従来手法による結果に比べて近接
して配置され、ブロック１０とブロック５、６との間の
配線長は従来の図７に比べ短くなっており、回路全体の
配線長も短くなっている。
【００１８】
【発明の効果】以上説明したように本発明は、近接した
配置位置を指定されている機能ブロック同士の間に疑似
的な接続関係を発生した後、論理回路が大きさの均等な
指定個数の部分回路に分割するまで接続本数の多い機能
ブック同士を同一部分回路に包含することにより、近接
して配置されたブロックに接続するブロックを同一部分
回路に包含させ、配置の際に近接して配置し回路全体の
配線長を短くできるという効果がある。
配置位置を指定されている機能ブロック同士の間に疑似
的な接続関係を発生した後、論理回路が大きさの均等な
指定個数の部分回路に分割するまで接続本数の多い機能
ブック同士を同一部分回路に包含することにより、近接
して配置されたブロックに接続するブロックを同一部分
回路に包含させ、配置の際に近接して配置し回路全体の
配線長を短くできるという効果がある。
【図１】本発明の一実施例の回路分割方法を説明するフ
ローチャート。
ローチャート。
【図２】本実施例の回路分割方法による回路の分割結果
を示す平面図。
を示す平面図。
【図３】図２に基づく配置結果を示す配置図。
【図４】この回路分割方法の適用例を示すための回路例
のブロック図。
のブロック図。
【図５】この回路分割方法を適用する基板の例の配置図
。
。
【図６】従来の回路分割方法による回路の分割結果を示
すブロック図。
すブロック図。
【図７】図６に基づく配置結果を示す配置図。
１，２，３，４，５，６，７，８ Ｉ／Ｏブロッ
ク９，１０，１１，１２ 内部ブロック１３，１
４，１５，１６ 部分回路１７ Ｉ／Ｏセ
ル １８ 内部セル
ク９，１０，１１，１２ 内部ブロック１３，１
４，１５，１６ 部分回路１７ Ｉ／Ｏセ
ル １８ 内部セル
Claims (1)
- 【請求項１】 半導体基板上に複数の機能ブロックを
配置し、これら機能ブロックの信号入出力位置間を接続
要求に応じて結線することにより所望の機能を有する集
積回路を実現する集積回路設計法における前記機能ブロ
ック中の論理回路を複数の部分回路に分割した後、これ
ら各部分回路の位置を決定し、その後各部分回路内の機
能ブロックの配置位置を決定する集積回路の回路分割方
法において、近接した配置位置を指定されている前記機
能ブロック同士の間に疑似的な接続関係を発生させ、接
続本数の多い機能ブロック同士を同一部分回路に包含し
、前記論理回路を大きさの均等な指定個数の部分回路に
分割することを特徴とする集積回路の回路分割方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007363A JPH04241071A (ja) | 1991-01-25 | 1991-01-25 | 集積回路の回路分割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007363A JPH04241071A (ja) | 1991-01-25 | 1991-01-25 | 集積回路の回路分割方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04241071A true JPH04241071A (ja) | 1992-08-28 |
Family
ID=11663886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3007363A Pending JPH04241071A (ja) | 1991-01-25 | 1991-01-25 | 集積回路の回路分割方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04241071A (ja) |
-
1991
- 1991-01-25 JP JP3007363A patent/JPH04241071A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3584724A1 (en) | Conception of a 3d circuit comprising macros | |
| JPS63120439A (ja) | 集積回路及びそのレイアウト方法 | |
| Cho et al. | M/sup 2/R: Multilayer routing algorithm for high-performance MCMs | |
| CN111027274B (zh) | 一种三维芯片布局的方法 | |
| JPH04241071A (ja) | 集積回路の回路分割方法 | |
| US6523160B2 (en) | Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method | |
| TW569108B (en) | Method of combining power lines to form standard logic unit database | |
| JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
| JP3498674B2 (ja) | 半導体集積回路装置及びクロック配線方法並びに記録媒体 | |
| JP2666915B2 (ja) | 自動配置配線処理装置 | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP3028938B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH03175720A (ja) | 半導体集積回路 | |
| JP3064925B2 (ja) | レイアウト方法 | |
| JPH1091675A (ja) | 半導体集積回路の自動レイアウト装置 | |
| JPH0221634A (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JPS63187647A (ja) | マスタ−スライス方式の半導体集積回路 | |
| JPH0470975A (ja) | 集積回路設計装置および方法 | |
| JP2772696B2 (ja) | 半導体集積回路装置 | |
| JPH08236635A (ja) | 半導体集積回路の配置配線方式 | |
| JPH0563084A (ja) | 半導体集積回路のレイアウト設計方法 | |
| JPH02298048A (ja) | 自動レイアウトシステム | |
| JPS6248042A (ja) | マスタ−スライス方式半導体集積回路 | |
| JPH05347354A (ja) | スタンダードセル型半導体集積回路の製造方法 | |
| JPH05120378A (ja) | 集積回路の予測配線長計算法 |