JPH0470975A - 集積回路設計装置および方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路設計装置に利用され、特に、大規模な
敷き詰め型の集積回路の配置設計法を改善した集積回路
設計装置に関する。

〔概要〕

本発明は、複数の機能ブロックを自動的に配置し、配線
を行うことにより所望の集積回路を設計する集積回路設
計装置において、 自動的に配置される機能セルの面積を例えば配線領域分
だけ拡大しておき、配置された後に元の面積に縮小する
ようにすることにより、配線領域を確保して未完結配線
の発生を防止したものである。

〔従来の技術〕

第５図は従来の集積回路の配置設計方法を説明するため
の半導体基板の模式的平面図である。半導体基板１０に
は基本セル１１が規則的な２次元の配列上に並べられて
いる。

従来、敷き詰め型大規模集積回路の設計においては、あ
らかじめ配線領域を確保せず、論理接続情報において関
係が深い機能セルが近い位置におかれるように機能セル
を配置した後、機能セルが配置されなかった領域を配線
領域として配線している。

〔発明が解決しようとする課題〕

しかし、上述した従来の集積回路設計装置における配置
設計法においては、機能セルが隣接して配置された場合
に充分な配線領域が確保できず、未完結配線が生じてし
まう欠点がある。

第６図はこのような従来の設計例（１）を示すレイアウ
ト図である。メモリブロック１３は下辺に端子１２を多
数持っている。これをこのまま自動配置にかけた結果、
機能ブロック１４がメモリブロック１３の下辺に隣接し
て配置されてしまい、端子１２を配線するための領域が
不足して、未完結配線が発生する。

第７図はこのような従来の設計例（２）を示すレイアウ
ト図である。そのまま自動配置にかけた結果、機能ブロ
ック１７が密集して配置され、配線領域が不足して未完
結配線が発生する。

本発明の目的は、前記の欠点を除去することにより、未
完結配線を発生することのない集積回路設計装置を提供
することにある。

〔課題を解決するための手段〕

本発明は、複数の機能セルを自動的に配置する自動配置
手段と、各機能ブロック間の配線を自動的に行う自動配
線手段とを備えた集積回路設計装置において、前記自動
配置手段により自動配置される機能セルの面積に剰余面
積を付加してその面積を拡大する面積拡大手段と、前記
面積が拡大され前記自動配置手段により自動配置された
機能セルの面積から付加した剰余面積を差し引いて元の
面積に戻す面積縮小手段とを備えたことを特徴とする。

また、本発明は、前記剰余面積は、配線領域であること
が好ましい。

〔作用〕

本発明は、剰余面積として、例えば、機能セルの端子数
や経験的な値から必要な配線領域を算出し、その配線領
域を含んだ面積をあらかじめ配置前の機能セルに与えて
自動配置を行い、配置後に元の機能セルの面積に戻して
、その差分と機能セルが配置されなかった領域を配線領
域に使用する。

従って、機能セルが隣接して配置されたり、密集して配
置されたりすることがなくなり、配線領域を確保し未完
結配線の発生を防止することが可能となる。

なお、剰余面積としては、前記配線領域のほかに、例え
ば、接続のためのインタフェース領域なども含まれる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック構成図である
。

本実施例は、機能セルの必要な面積を算出する面積算出
手段１と、複数の機能セルを自動的に配置する自動配置
手段３と、各機能ブロック間の配線を自動的に行う自動
配線手段５とを備えた集積回路設計装置において、 本発明の特徴とするところの、 自動配置手段３により配置される機能セルの面積として
、面積算出手段１により算出された面積に必要な配線領
域を剰余面積として付加してその面積を拡大する面積拡
大手段２と、この面積が拡大され自動配置手段３により
配置された機能セルの面積から付加した配線領域を差し
引いて元の面積に戻す面積縮小手段４とを備えている。

次に、本実施例の動作について第２図に示す流れ図を参
照して説明する。

始めに、面積算出手段１により、機能セルが持つ端子数
から配線のために必要な領域を上下左右方向算出する（
ステップＳｌ）。次に、面積拡大手段２により、機能セ
ルの面積に算出した配線領域を加えて機能セルの形状を
決定する（ステップＳ２．）。そして、自動配置手段３
により、自動配置を行う（ステップＳ３）。

配置が終了したら面積縮小手段４により、配置前に加え
た配線領域の分だけ機能セルの面積を縮−小させてから
（ステップＳ４）、自動配線手段５により自動配線を行
う（ステップ３５）。

次に、具体的な設計例について説明する。

第３図は本実施例における設計例〔１）を示すレイアウ
ト図で、第６図に示した従来例の設計例（１）に対応す
る。

第３図に示すように、メモリブロック１３の周囲に配線
領域１５を設け、この配線領域１５をメモリブロック１
３の面積に加える。自動配置ではこの配線領域１５を含
んだ面積をメモリブロック１３の面積とみなすので、機
能ブロック１４は配線領域１５の外側に配置される。自
動配置終了後、メモリブロック１３の面積を元に戻すこ
とにより、メモリブロック１３と機能ブロック１７との
間に充分な配線領域を確保することができ、すべての端
子１２から配線１６を引き出すことが可能になる。

第４図は本実施例による設計例（２）を示すレイアウト
図で、第７図に示す従来例の設計例（２）に対応する。

第４図は各機能ブロック１７に各配線領域１８を付加し
て自動配置を行った結果のレイアウト図である。自動配
置終了後に機能ブロック１７の面積を元に戻すと機能ブ
ロック１７の配置がまばらになるので、配線のために充
分な配線領域を確保することができる。

〔発明の効果〕

以上説明したように、本発明は、機能セルにあらかじめ
配線領域を付加して面積を決定し自動配置を行った後に
、機能セルの面積を元に戻して配線を行うことにより、
例えば、メモリブロックを自動配置した場合に、人手を
介さないで充分な配線領域を確保できる効果がある。ま
た、機能ブロックの面積を大きめに決定して自動配置を
行うことにより、配置の密集を防ぐ効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。 第２図はその動作を示す流れ図。 第３図はその設計例（１）を示すレイアウト図。 第４図はその設計例（２）を示すレイアウト図。 第５図は従来の半導体基板の一例を示す模式的平面図。 第６図は従来例による設計例（１）を示すレイアウト図
。 第７図は従来例による設計例（２）を示すレイアウト図
。 １・・・面積算出手段、２・・・面積拡大手段、３・・
・自動配置手段、４・・・面積縮小手段、５・・・自動
配線手段、１０・・・半導体基板、１１・・・基本セノ
ベ１２・・・端子、１３・・・メモリブロック、１４．
１７・・・機能ブロック、１５．１８・・・配線領域、
１６・・・配線、８１〜Ｓ５・・・ステップ。

Claims (1)

1. 【特許請求の範囲】 １、複数の機能セルを自動的に配置する自動配置手段と
   、 各機能ブロック間の配線を自動的に行う自動配線手段と を備えた集積回路設計装置において、 前記自動配置手段により自動配置される機能セルの面積
   に剰余面積を付加してその面積を拡大する面積拡大手段
   と、 前記面積が拡大され前記自動配置手段により自動配置さ
   れた機能セルの面積から付加した剰余面積を差し引いて
   元の面積に戻す面積縮小手段とを備えたことを特徴とす
   る集積回路設計装置。 ２、前記剰余面積は、配線領域である請求項１記載の集
   積回路設計装置。