JPH04242373A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本願各発明は、画像処理装置に関
し、詳しくは、１次元符号化方式により画像データを符
号化データに変換する画像処理装置に関する。

【０００２】

【従来の技術】近時、ファクシミリ装置やスキャナ装置
等が普及し、画像データを取り扱う装置が多くなってい
る。このような画像データを取り扱う装置においては、
通信速度の高速化やメモリ容量の削減のために、画像デ
ータを１次元符号化方式や２次元符号化方式により符号
化することが行なわれている。

【０００３】特に、１次元符号化方式による符号化は、
画像データのライン方向の画素間の相関関係に着目し、
ライン状に入力される各画素の白から黒あるいは黒から
白への変化点を検出し、該変化点から変化点までのビッ
ト長（ランレングス）と画像データの内容に基づいて、
画像データを符号化している。この１次元符号化におい
ては、従来、ランレングスをカウントする処理まではハ
ードで処理し、ランレングスに対応した符号をテーブル
から読み出す処理は、ソフトで処理している。このラン
レングスのカウント処理に関しては、特開平１−２９２
９６７号公報や特開昭６４−３９１６９号公報に記載さ
れているように、そのランレングスのカウント処理速度
を向上させる技術が提案されている。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の画像処理装置にあっては、画像データのラン
レングスをカウントする処理までは、ハードで処理して
いるが、ランレングスに対応した符号をテーブルから読
み出す処理については、ソフトで処理していたため、ラ
ンレングスに対応した符号をテーブルから読み出すソフ
ト処理を頻繁に行なう必要があり、処理速度が遅いとい
う問題があった。

【０００５】

【課題を解決するための手段】上記問題点を解決するた
め、請求項１記載の発明は、原稿読取手段により読み取
ったアナログの画像データを２値化手段により２値化し
、システムメモリに転送して一旦蓄積した後、符号化手
段にＤＭＡ転送し、符号化手段で符号化した画像データ
を符号化データ蓄積メモリにＤＭＡ転送して、符号化デ
ータ蓄積メモリに蓄積する画像処理装置において、前記
符号化手段が、入力される画像データの変化点を検出す
る変化点検出手段と、変化点検出手段が検出する画像デ
ータの変化点から変化点までのビット長をカウントする
ランレングスカウンタと、所定の１次元符号化方式によ
る変換テーブルを有し、ランレングスカウンタのカウン
トしたビット長データと画像データの内容に基づいて、
画像データを符号化データに変換する符号化回路と、該
符号化手段の出力する符号化データを蓄積するメモリと
、符号化手段の各部を制御して入力される画像データを
符号化データに変換するとともに、該メモリに所定ビッ
ト分の符号化データが蓄積されると、ＤＭＡリクエスト
信号を出力し、符号化データを前記符号化データ蓄積メ
モリにＤＭＡ転送する制御回路と、を備えたことを特徴
とし、請求項２記載の発明は、原稿読取手段により読み
取ったアナログの画像データを２値化手段により２値化
し、システムメモリに転送して一旦蓄積した後、符号化
手段にＤＭＡ転送し、符号化手段で符号化した画像デー
タを符号化データ蓄積メモリにＤＭＡ転送して、符号化
データ蓄積メモリに蓄積する画像処理装置において、前
記符号化手段が、入力される画像データの変化点を検出
する変化点検出手段と、変化点検出手段が検出する画像
データの変化点から変化点までのビット長をカウントす
るランレングスカウンタと、所定の１次元符号化方式に
よる変換テーブルを有し、ランレングスカウンタのカウ
ントしたビット長データと画像データの内容に基づいて
、画像データを符号化データに変換する符号化回路と、
該符号化手段の出力する符号化データを蓄積するメモリ
と、符号化手段の各部を制御して入力される画像データ
を符号化データに変換するとともに、該メモリに所定ビ
ット分の符号化データが蓄積されると、ＤＭＡリクエス
ト信号を出力し、符号化データを前記符号化データ蓄積
メモリにＤＭＡ転送する制御回路と、該メモリから符号
化データ蓄積メモリにＤＭＡ転送する符号化データのビ
ット数をカウントして、該転送した符号化データが所定
ビット数を越えると、その旨の信号を出力するカウンタ
と、を備えたことを特徴としている。

【０００６】

【作用】請求項１記載の発明によれば、画像処理装置は
、原稿読取手段により読み取ったアナログの画像データ
を２値化手段により２値化し、システムメモリに転送し
て一旦蓄積した後、ＤＭＡ転送により符号化手段に転送
する。この符号化手段は、制御回路の制御下で作動し、
画像データを符号化データに変換する。すなわち、符号
化手段は、入力される画像データの変化点を変化点検出
手段により検出し、変化点検出手段が検出する画像デー
タの変化点から変化点までのビット長（ランレングス）
をランレングスカウンタによりカウントする。ランレン
グスカウンタのカウントしたビット長データと画像デー
タは、符号化回路に入力される。符号化回路は、所定の
１次元符号化方式による変換テーブルを有し、ランレン
グスカウンタのカウントしたビット長データと画像デー
タの内容に基づいて、変換テーブルを検索し、画像デー
タを該ビット長データと画像データに対応した符号化デ
ータに変換して、メモリに出力する。該メモリに所定ビ
ット分の符号化データが蓄積されると、制御回路は、Ｄ
ＭＡリクエスト信号を出力し、符号化データを前記符号
化データ蓄積メモリにＤＭＡ転送して、符号化データ蓄
積メモリに蓄積する。

【０００７】したがって、画像データのランレングスを
カウントする処理だけでなく、ランレングスに対応した
符号化データをテーブルから読み出す処理までの、一連
の符号化処理をハード処理することができ、符号化処理
の処理速度を高速化することができる。その結果、画像
処理装置をファクシミリ装置やスキャナに適用した場合
に、ファクシミリ装置の通信速度や処理速度を向上させ
ることができる。

【０００８】請求項２記載の発明によれば、画像処理装
置は、原稿読取手段により読み取ったアナログの画像デ
ータを２値化手段により２値化し、システムメモリに転
送して一旦蓄積した後、ＤＭＡ転送により符号化手段に
転送する。この符号化手段は、制御回路の制御下で作動
し、画像データを符号化データに変換する。すなわち、
符号化手段は、入力される画像データの変化点を変化点
検出手段により検出し、変化点検出手段が検出する画像
データの変化点から変化点までのビット長をランレング
スカウンタによりカウントする。ランレングスカウンタ
のカウントしたビット長データと画像データは、符号化
回路に入力される。符号化回路は、所定の１次元符号化
方式による変換テーブルを有し、ランレングスカウンタ
のカウントしたビット長データと画像データの内容に基
づいて、変換テーブルを検索し、画像データを該ビット
長データと画像データに対応した符号化データに変換し
て、メモリに出力する。該メモリに所定ビット分の符号
化データが蓄積されると、制御回路は、ＤＭＡリクエス
ト信号を出力し、符号化データを前記符号化データ蓄積
メモリにＤＭＡ転送して、符号化データ蓄積メモリに蓄
積する。また、該メモリから符号化データ蓄積メモリに
ＤＭＡ転送する符号化データのビット数をカウンタによ
りカウントし、該転送した符号化データがライン単位で
所定ビット数を越えると、カウンタがその旨の信号を出
力する。

【０００９】したがって、画像データのランレングスを
カウントする処理だけでなく、ランレングスに対応した
符号化データをテーブルから読み出す処理までの、一連
の符号化処理をハード処理することができ、符号化処理
の処理速度を高速化することができる。その結果、画像
処理装置をファクシミリ装置やスキャナに適用した場合
に、ファクシミリ装置の通信速度や処理速度を向上させ
ることができる。

【００１０】また、カウンタにより符号化データのビッ
ト数をカウントし、ビット数があらかじめ設定した所定
ビット数を越えると、その旨の信号を出力しているので
、符号化データのビット数に基づいて種々の処理を行な
うことができ、データの利用性を向上させることができ
る。例えば、該所定ビット数を符号化前の画像データの
ビット数にセットすると、符号化データが符号化前の画
像データのビット数を越えたとき、前記符号化データ蓄
積メモリに転送するデータとして、符号化データではな
く、符号化前の画像データを採用することにより、処理
速度の高速化と、データの短縮化をより一層図ることが
できる。

【００１１】

【実施例】図１、図２は、本願各発明の画像処理装置の
一実施例を示す図である。図１は、本願各発明の画像処
理装置１のブロック図であり、例えば、ファクシミリ装
置等に適用される。なお、図１において、実線で表示す
る矢印線は、データの流れを表示しており、破線で表示
する矢印線は、制御信号の流れを表示している。

【００１２】画像処理装置１は、画像読取部２、システ
ム制御部３、ＤＭＡ制御部４、システムメモリ５、符号
化データ蓄積メモリ６および符号化部７等を備えており
、これら各部は、データバス８およびアドレスバス９に
より接続されている。画像読取部（原稿読取手段、２値
化手段）２は、スキャナおよび２値化回路等を有し、原
稿の画像を読み取って２値化した後、画像データをシス
テムメモリ５にＤＭＡ転送する。システムメモリ５に所
定量の画像データが蓄積されると、システム制御部３は
、符号化部７の動作をスタートさせる。符号化部７は、
ＤＭＡリクエスト信号を送出し、システムメモリ５から
２値化された画像データを受け取って、画像データの符
号化処理を行なう。

【００１３】システム制御部３は、ＣＰＵ（Ｃｅｎｔｒ
ａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＲＡＭ（Ｒ
ａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等を有し、
後述するシステムメモリ５に格納されているプログラム
に従って画像処理装置１の各部を制御して、画像処理装
置１としての処理を実行する。ＤＭＡ制御部４は、画像
読取部２や符号化部７等の入・出力部からのＤＭＡリク
エスト信号に応じて、データのＤＭＡ転送処理を行なう
。

【００１４】システムメモリ５は、所定の記憶容量を有
し、画像処理装置１の基本プログラムや画像データを記
憶する。符号化データ蓄積メモリ６は、所定容量を有し
、符号化部７で符号化処理の行なわれた画像データを記
憶する。符号化部（符号化手段）７は、図２に示すよう
に、パラレル／シリアルレジスタ（Ｐ／Ｓレジスタ）１
１、変化点検出回路１２、ランレングスカウンタ１３、
ＲＯＭ１４、レジスタ１５、１６、ビット付加回路１７
、シリアル／パラレルレジスタ（Ｓ／Ｐレジスタ１８、
ビットカウンタ１９およびタイミング制御回路２０等を
有している。

【００１５】Ｐ／Ｓレジスタ１１には、システムメモリ
５からシリアルの画像データがＤＭＡ転送され、システ
ムメモリ５は、転送されてくるシリアルの画像データを
タイミング制御回路２０から入力されるクロック信号お
よびロード信号によりパラレルデータに変換して、変化
点検出回路１２に出力する。変化点検出回路（変化点検
出手段）１２は、入力される画像データの白／黒の変化
点、すなわち０から１あるいは１から０の変化点をチェ
ックし、変化点を検出すると、タイミング制御回路２０
への変化点検出信号をイネーブルにする。

【００１６】ランレングスカウンタ１３は、タイミング
制御回路２０の制御下で作動し、変化点検出回路１２が
変化点を検出してから次の変化点を検出するまでのタイ
ミングクロック数をカウントすることにより、変化点か
ら変化点までのビット数、すなわち変化点から変化点ま
でのランレングスをカウントして、カウント結果を０ま
たは１の連続するデータとしてＲＯＭ１４のアドレス入
力に出力する。

【００１７】ＲＯＭ（符号化回路）１４は、タイミング
制御回路２０の制御下で作動し、そのアドレス入力には
、Ｐ／Ｓレジスタ１１からのパラレルの画像データとラ
ンレングスカウンタ１３からのランレングスデータが時
分割的に入力される。ＲＯＭ１４は、所定の符号化方式
、例えば、ＭＨ（モディファイドハフマン方式）による
１次元符号化のための変換テーブルを有しており、Ｐ／
Ｓレジスタ１１からの画像データおよびランレングスカ
ウンタ１３からのランレングスデータに基づいて変換テ
ーブルを検索して、画像データを符号化データに変換す
る。この一次元符号化データは、所定ビット長のシリア
ルデータとして出力され、９ビット以上の長さのときに
は、通常、上位（シリアルデータの先頭）から９ビット
目以降のデータはすべて０である。ＲＯＭ１４は、その
符号化データの内上位８ビットデータをレジスタ１５に
出力し、符号データのビット長データをレジスタ１６に
出力する。

【００１８】レジスタ１５は、パラレル／シリアル変換
レジスタであり、タイミング制御回路２０から入力され
る符号化データの上位８ビットをシリアル変換してビッ
ト付加回路１７に出力する。レジスタ１５は、パラレル
／シリアル変換レジスタであり、タイミング制御回路２
０から入力されるビット長データをタイミング制御回路
２０に出力する。

【００１９】ビット付加回路１７は、ＲＯＭ１４の変換
した符号化データが９ビット以上であると、レジスタ１
５から入力された符号化データの下位９ビット目以降に
当該符号化データのビット長に対応した数だけ０データ
を付加し、Ｓ／Ｐレジスタ１８に出力する。すなわち、
ＲＯＭ１４で変換した符号化データの形に再構成してい
る。Ｓ／Ｐレジスタ１８は、ビット付加回路１７から入
力されるシリアルの符号化データをパラレル変換し、８
ビット分符号化データが入力されると、符号化データを
、図１の符号化データ蓄積メモリ６にＤＭＡ転送する。 このＤＭＡ転送は、タイミング制御回路２０から出力す
るＤＭＡリクエスト信号ＤＭＡ２リクエストに基づいて
ＤＭＡ制御部４から出力されるＤＭＡ信号ＤＭＡ２ＯＥ
Ｂにより行なう。

【００２０】ビットカウンタ１９には、システムメモリ
５から画像データが入力されており、この画像データに
より画像データの総ビット数がカウント目標値としてセ
ットされる。ビットカウンタ１９は、タイミング制御回
路２０から入力されるクロックをカウントし、このクロ
ックは、Ｓ／Ｐレジスタ１８にも動作用クロックとして
入力されている。したがって、ビットカウンタ１９は、
符号化データのビット数をカウントすることとなる。ビ
ットカウンタ１９は、このクロックのカウント数が画像
データによりセットされたカウント目標値をカウントす
ると、その旨の割込信号をシステム制御部３に出力する
。上記画像データの総ビット数としては、画像読取部２
のスキャナがＡ４サイズのＣＣＤ（Ｃｈａｒｇｅ　Ｃｏ
ｕｐｌｅｄ　Ｄｅｖｉｃｅ）　の場合、通常、１７２８
ビットである。

【００２１】タイミング制御回路２０は、ＣＰＵやクロ
ック発生器等を内蔵し、符号化部７の各部に制御信号や
クロック信号を出力したり、ＤＭＡリクエスト信号を出
力する。タイミング制御回路２０は、制御信号やクロッ
ク信号により符号化部７の各部を制御し、本願各発明の
符号化処理を実行する。次に作用を説明する。

【００２２】画像処理装置１は、画像読取部２で原稿を
走査し、読み取ったアナログの画像データを２値化処理
した後、システムメモリ５にＤＭＡ転送して、システム
メモリ５に一旦蓄積する。システムメモリ５に所定量の
画像データが蓄積されると、システム制御部３は、符号
化部７の動作をスタートさせ、符号化部７は、ＤＭＡリ
クエスト信号ＤＭＡ１リクエストを送出して、システム
メモリ５から画像データを受け取る。

【００２３】符号化部７では、システムメモリ５からの
画像データは、最初にＰ／Ｓレジスタ１１にセットされ
るとともに、ビットカウンタ１９に入力される。ビット
カウンタ１９では、この画像データによりカウント目標
値がセットされる。Ｐ／Ｓレジスタ１１は、入力された
パラレルの画像データをシリアル変換し、変化点検出回
路１２およびＲＯＭ１４に出力する。

【００２４】変化点検出回路１２は、画像データの０か
ら１への変化点および１から０への変化点をチェックし
、変化点を検出すると、タイミング制御回路２０への変
化点検出信号をイネーブルにする。タイミング制御回路
２０は、変化点検出信号がイネーブルになると、Ｐ／Ｓ
レジスタ１１の変換動作をストップさせ、ＲＯＭ１４に
アクセスする。この時点で、ＲＯＭ１４のアドレス入力
は、Ｐ／Ｓレジスタ１１からの画像データからランレン
グスカウンタ１３の出力データに切り換わる。

【００２５】ランレングスカウンタ１３は、タイミング
制御回路からのクロック信号に基づいて作動し、変化点
検出回路１２の検出する変化点から変化点までの画像デ
ータのランレングスをカウントして、ランレングスデー
タをＲＯＭ１４に出力する。このランレングスデータは
、連続する０または１の数である。ＲＯＭ１４は、Ｐ／
Ｓレジスタ１１からの画像データとランレングスカウン
タ１３からのランレングスデータに基づいて内蔵する１
次元符号化のための変換テーブルを検索し、画像データ
をその画像データの内容とそのランレングスに対応する
符号化データに変換する。この符号化データのビット長
は、一定していないが、１次元符号化においては、符号
化データが９ビット以上のときには、通常、その上位９
ビット目以降のデータは全て０である。そこで、ＲＯＭ
１４は、符号化データのうち上位８ビットデータをレジ
スタ１５に出力し、その符号化データのビット長データ
をレジスタ１６に出力する。

【００２６】レジスタ１５は、ＲＯＭ１４からの符号化
データをシリアル変換して、ビット付加回路１７に出力
し、レジスタ１６は、符号化データのビット長データを
タイミング制御回路２０に出力する。ビット付加回路１
７は、符号化データが９ビット以上のとき、レジスタ１
５から入力されるシリアルの符号化データに当該符号化
データのビット長に対応した数だけ０を挿入し、完全な
符号化データとして再構成してＳ／Ｐレジスタ１８に出
力する。

【００２７】Ｓ／Ｐレジスタ１８には、順次ビット付加
回路１７を介して符号化データが入力され、Ｓ／Ｐレジ
スタ１８に所定ビット、例えば、８ビットのデータが入
力されると、タイミング制御回路２０は、動作を停止さ
せ、ＤＭＡリクエスト信号ＤＭＡ２リクエストを送出す
る。この所定ビット数は、バスのビット構成により決定
される。 ＤＭＡ制御部４は、ＤＭＡリクエスト信号ＤＭＡ２リク
エストに応じて、ＤＭＡ信号ＤＭＡ２ＯＥＢをＳ／Ｐレ
ジスタ１８およびタイミング制御回路２０に出力し、符
号化データがＳ／Ｐレジスタ１８からパラレル変換され
て符号化データ蓄積メモリ６にＤＭＡ転送される。符号
化データのＳ／Ｐレジスタ１８から符号化データ蓄積メ
モリ６へのＤＭＡ転送が完了すると、上記処理を続行し
、Ｓ／Ｐレジスタ１８に符号化データを入力させる。Ｓ
／Ｐレジスタ１８への入力データがなくなると、次の変
化点を見つけるために、Ｐ／Ｓレジスタ１１の動作をス
タートさせ、上記と同様の処理を行なう。Ｓ／Ｐレジス
タ１１の変換シフト数が所定ビット、例えば、８ビット
になると、次ぎの２値化画像データ要求用のＤＭＡリク
エスト信号ＤＭＡ１リクエストを出力し、システムメモ
リ５からＤＭＡ転送されてくる画像データを受け取る。

【００２８】上記処理を順次実行して、全ての画像デー
タの符号化処理が終了すると、処理を終了させる。しか
し、符号化処理の途中で、ビットカウンタ１９のカウン
ト数がカウント目標値に達すると、ビットカウンタ１９
は、システム制御部３に割込信号を出力する。システム
制御部３は、ビットカウンタ１９から割込信号が入力さ
れると、該割込信号に対応してあらかじめ設定されてい
る処理を実行する。この割込信号に対応する処理として
は、例えば、符号化部７による符号化処理を停止し、符
号化データ蓄積メモリ６にＤＭＡ転送するデータとして
符号化処理を行なわない画像データを転送する。

【００２９】このように、画像データのランレングスを
カウントする処理だけでなく、ランレングスに対応した
符号化データをテーブルから読み出す処理までの、一連
の符号化処理をハード処理することができ、符号化処理
の処理速度を高速化することができる。その結果、画像
処理装置をファクシミリ装置やスキャナに適用した場合
に、ファクシミリ装置の通信速度や処理速度を向上させ
ることができる。

【００３０】また、カウンタにより符号化データのビッ
ト数をカウントし、ビット数があらかじめ設定した所定
ビット数を越えると、その旨の信号を出力しているので
、符号化データのビット数に基づいて種々の処理を行な
うことができ、データの利用性を向上させることができ
る。例えば、該所定ビット数を符号化前の画像データの
ビット数にセットすると、符号化データが符号化前の画
像データのビット数を越えたとき、前記符号化データ蓄
積メモリに転送するデータとして、符号化データではな
く、符号化前の画像データを採用することにより、処理
速度の高速化と、データの短縮化をより一層行なうこと
ができる。

【００３１】

【発明の効果】請求項１記載の発明によれば、画像デー
タのランレングスをカウントする処理だけでなく、ラン
レングスに対応した符号化データをテーブルから読み出
す処理までの、一連の符号化処理をハード処理すること
ができるので、符号化処理の処理速度を高速化すること
ができる。その結果、画像処理装置をファクシミリ装置
やスキャナに適用した場合に、ファクシミリ装置の通信
速度や処理速度を向上させることができる。

【００３２】請求項２記載の発明によれば、画像データ
のランレングスをカウントする処理だけでなく、ランレ
ングスに対応した符号化データをテーブルから読み出す
処理までの、一連の符号化処理をハード処理することが
できるので、符号化処理の処理速度を高速化することが
できる。その結果、画像処理装置をファクシミリ装置や
スキャナに適用した場合に、ファクシミリ装置の通信速
度や処理速度を向上させることができる。また、カウン
タにより符号化データのビット数をカウントし、ビット
数があらかじめ設定した所定ビット数を越えると、その
旨の信号を出力しているので、符号化データのビット数
に基づいて種々の処理を行なうことができ、データの利
用性を向上させることができる。例えば、該所定ビット
数を符号化前の画像データのビット数にセットすると、
符号化データが符号化前の画像データのビット数を越え
ると、符号化データ蓄積メモリに転送するデータとして
、符号化データではなく、符号化前の画像データを採用
することにより、処理速度の高速化と、データの短縮化
をより一層行なうことができる。

【図面の簡単な説明】

【図１】本願各発明による画像処理装置のブロック図。

【図２】本願各発明による画像処理装置の符号化部の回
路図。

【符号の説明】 １　　　　画像処理装置 ２　　　　画像読取部 ３　　　　システム制御部 ４　　　　ＤＭＡ制御部 ５　　　　システムメモリ ６　　　　符号化データ蓄積メモリ ７　　　　符号化部 ８　　　　データバス ９　　　　アドレスバス １１　　　　パラレル／シリアルレジスタ１２　　　　
変化点検出回路 １３　　　　ランレングスカウンタ １４　　　　ＲＯＭ １５、１６　　　　レジスタ １７　　　　ビット付加回路 １８　　　　シリアル／パラレルレジスタ１９　　　　
ビットカウンタ ２０　　　　タイミング制御回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】原稿読取手段により読み取ったアナログの
   画像データを２値化手段により２値化し、システムメモ
   リに転送して一旦蓄積した後、符号化手段にＤＭＡ転送
   し、符号化手段で符号化した画像データを符号化データ
   蓄積メモリにＤＭＡ転送して、符号化データ蓄積メモリ
   に蓄積する画像処理装置において、前記符号化手段が、
   入力される画像データの変化点を検出する変化点検出手
   段と、変化点検出手段が検出する画像データの変化点か
   ら変化点までのビット長をカウントするランレングスカ
   ウンタと、所定の１次元符号化方式による変換テーブル
   を有し、ランレングスカウンタのカウントしたビット長
   データと画像データの内容に基づいて、画像データを符
   号化データに変換する符号化回路と、該符号化手段の出
   力する符号化データを蓄積するメモリと、符号化手段の
   各部を制御して入力される画像データを符号化データに
   変換するとともに、該メモリに所定ビット分の符号化デ
   ータが蓄積されると、ＤＭＡリクエスト信号を出力し、
   符号化データを前記符号化データ蓄積メモリにＤＭＡ転
   送する制御回路と、を備えたことを特徴とする画像処理
   装置。
2. 【請求項２】原稿読取手段により読み取ったアナログの
   画像データを２値化手段により２値化し、システムメモ
   リに転送して一旦蓄積した後、符号化手段にＤＭＡ転送
   し、符号化手段で符号化した画像データを符号化データ
   蓄積メモリにＤＭＡ転送して、符号化データ蓄積メモリ
   に蓄積する画像処理装置において、前記符号化手段が、
   入力される画像データの変化点を検出する変化点検出手
   段と、変化点検出手段が検出する画像データの変化点か
   ら変化点までのビット長をカウントするランレングスカ
   ウンタと、所定の１次元符号化方式による変換テーブル
   を有し、ランレングスカウンタのカウントしたビット長
   データと画像データの内容に基づいて、画像データを符
   号化データに変換する符号化回路と、該符号化手段の出
   力する符号化データを蓄積するメモリと、符号化手段の
   各部を制御して入力される画像データを符号化データに
   変換するとともに、該メモリに所定ビット分の符号化デ
   ータが蓄積されると、ＤＭＡリクエスト信号を出力し、
   符号化データを前記符号化データ蓄積メモリにＤＭＡ転
   送する制御回路と、該メモリから符号化データ蓄積メモ
   リにＤＭＡ転送する符号化データのビット数をカウント
   して、該転送した符号化データが所定ビット数を越える
   と、その旨の信号を出力するカウンタと、を備えたこと
   を特徴とする画像処理装置。