JPH0345075A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ラインイメージセンサにより画像を読み取っ
て得た画情報を、外部から入力される画情報の転送要求
に応じて送出する画像読取装置に関する。

［従来の技術］ 原稿画像をｌラインづつ読み取って、得られた画情報を
外部装置に転送する場合、画情報が取り出される速度と
外部装置が取り込で処理する速度とが一致しない場合が
多い。

このため、通常、原稿画像を読み取って得た画情報を一
旦バッファメモリに格納し、外部装置からの要求に応じ
てバッファメモリから画情報を読み出して送出するよう
にしている。

一般に、このような場合に配設されるバッファメモリは
、原稿画像の１ペ一ジ分を格納するだけの容量を備えて
いない。このため、画像読み取り中に、外部装置の画情
報の取り込みが遅れた場合。

そのバッファメモリがオーバフローする。そこで、バッ
ファメモリに画情報が一杯になると、画情報の読み取り
動作を一時停止して、バッファメモリが空いたとき、読
み取り動作を再開するようにしている。

このように画情報の読み取り動作を停止したり再開した
りする場合、読み取り画像に対してラインイメージセン
サを移動させる副走査制御を停止したり再開したりする
必要がある。

従来は、ラインイメージセンサの移動速度は常に一定に
なるように制御しており、停止させる場合には、一定速
度から直ちに停止させ、再開する場合には、直ちに一定
速度で起動していた。

一般に、このようなラインイメージセンサの能動は、ス
テッピングモータにより行なっているが、このようなモ
ータは、停止時に惰性によりいくらか回転したり、再起
動時に遅れて回転したりするなど、制御タイミングと実
際のラインイメージセンサの移動距離とが正確に一致し
なかった９［発明が解決しようとする課題］ このため、例えば、第６図（ａ）に示すような斜線画像
を読み取る際に、ライン位置りで一旦読み取りを停止し
た場合、読取画像は、同図（ｂ）に示すように一部のラ
イン画像が欠落したりして、良好な画像が読み取れない
という問題があった。

本発明は、上記の問題を解決し、画像読み取りを一旦停
止しても良好な画像を読み取ることができる画像読取装
置を提供することを目的とする。

［課題を解決するための手段］ このために本発明は、読み取り画像に対してラインイメ
ージセンサを副走査方向に移動させなから１ラインづつ
画像を読み取って、これにより取り出した画情報をメモ
リに一時格納し、外部から転送要求を受けるとそのメモ
リから予め設定されたデータ量の画情報を読み出して順
次送出する一方、上記メモリ内に残っている画情報のデ
ータ量を判定して、そのデータ量が零の場合に上記ライ
ンイメージセンサの移動速度を最高速度にすると共にそ
のデータ量に応じてその速度を低下させて画像読み取り
を実行する一方、上記データ量がそのメモリ容量一杯に
なっている期間１画像読取部作を停止するようにしたこ
とを特徴とするものである。

［作用］ メモリ内の空きが少なくなると、ラインイメージセンサ
の移動速度を徐々に低下させるので、直ちに停止したり
再起動したりすることがなくなるため、制御タイミング
と実際のラインイメージセンサの移動距離とのずれが少
なくなる。これにより、画像読み取りを一旦停止しても
良好な画像を読み取ることができるようになる。

［実施例］ 以下、添付図面を参照しながら１本発明の実施例を詳細
に説明する。

第１図は、本発明の一実施例に係る画像読取装置のブロ
ック構成国を示したものである。図において１画像読取
装置ｌは、原稿画像を読み取って得た画情報を転送要求
に応じてハードディスク装置１２に送出するものである
。

画像読取装置１内の画像読取部１０１は、セットされた
原稿の画像を読み取って、得られた画情報を１ラインづ
つシリアル信号で出力するものである。

この画像読取部１０１内には、原稿画像を１ラインづつ
読み取るラインイメージセンサ１０１ａ、およびそのラ
インイメージセンサ１０１ａ　ｔｔ　Ｍ稿に対して移動
させる副走査制御部１０１ｂなどが配設されている。

この副走査制御部１０１ｂでは、ステッピングモータを
用いた能動装置によりラインイメージセンサ１０１ａを
能動し、そのステッピングモータを一定ステップ岨動制
御するごとに、ラインイメージセンサ１０１ａから画情
報を読み出すようにしている。なお、この場合、ステッ
ピングモータの回転速度、つまり副走査速度は可変にな
っている。

メモリ１０２は、画像読取部１０１から入力した画情報
を一時格納するもので、例えば３０ライン分という一定
の記憶容量を有している。アドレスカウンタ１０３は、
メモリ１０２の画情報書込時のアドレスを示すもので、
アドレスカウンタ１０４は、画情報読出時のアドレスを
示すものである。なお、この２つのカウンタは、最大値
までカウントアツプした後、再び０からカウント動作を
繰り返すものである。

アドレスセレクタ１０５は、上記２つのアドレスカウン
タの出力の一方を選択してメモリ１０２に入力するもの
である。

Ｓ／Ｐ　（シリアル／パラレル）変換回路１０６は、画
像読取部１０１から出力される画情報を入力して、１バ
イト単位のパラレル信号に変換すると共に、アドレスセ
レクタ１０５の切り換えやアドレスカウンタ１０３の書
込アドレスのカウントアツプなどを制御するものである
。

パスセレクタ１０７は、画情報の書込時には、Ｓ／Ｐ変
換回路１０６から出力される画情報をメモリ１０２に入
力する一方、画情報の読出時には、メモリ１０２から出
力される画情報をラッチ回路１０８に出力する切り換え
を行なうものである。このラッチ回路１０８にラッチさ
れるデータ信号はハードディスク装置２に出力されてい
る。

主走査カウンタ１０９およびワードカウンタ１１０は、
それぞれハードディスク装置２に転送した画情報データ
のバイト数を計数するもので、主走査カウンタ１０９は
、そのバイト数が原稿画像の１ライン分になったときパ
ルス信号を出力する一方、ワードカウンタ１１０は、予
め設定された一定バイト数になったとき転送動作の停止
を示すホルト信号を出力するものである。

Ｕ／Ｄ　（アップダウン）カウンタ１１１は、端子Ｕへ
の入力信号で＋１カウントアツプする一方、端子りへの
入力信号で一１カウントダウンするカウンタであり、１
０２内に格納されている画情報のライン数を示すもので
ある。

タイミング制御回路１１２は、メモリ１０２の画情報の
書込・続出、アドレスカウンタ１０４．主走査カウンタ
１０９およびワードカウンタ１１０のカウントアツプな
どのを所定のタイミングで実行させるものである。

ＣＰＵ１１３は、主走査カウンタ１０９やワードカウン
タ１１０に計数値をセットする一方、Ｕ／Ｄカウンタ１
１１の計数値に基づいて、副走査制御部１０１ｂの起動
、停止、ラインイメージセンサ１０１ａの移動速度など
を制御するものである。

以上の構成で、この画像読取装置１は、オペレータによ
り、画像読取部１０１に読み取り原稿がセットされて起
動される。これにより、画像読取部１．０１およびハー
ドディスク装Ｗ２が作動を開始する。

画像読取部１０１は、作動を開始すると、原稿画像を順
次読み取る。そして、読み取りタイミングを示すクロッ
ク信号ＣＬＫと共に２値のシリアル信号で各ラインの画
信号ＶＲを順次出力する。また、画信号ＶＲを１ライン
分出力し終わるごとにライン終了信号ＬＨを出力する。

第２図は、このように読み取られた画情報をメモリ１０
２に書き込む動作を示したものである。すなわち、画像
読取が実行されると（処理１００１）、Ｓ／Ｐ変換回路
１０６は、その画信号ＶＲをクロック信号ＣＬＫに同期
して順次入力する（１００２）。この入力動作をまず１
バイト分実行する（１００３のＮより１００１へ）。そ
して、１バイト分入゛力すると（１００３のＹ）、パラ
レル信号に変換して出力する（１００４）そして、Ｓ／
Ｐ変換回路１０６は、アドレスセレクタ１０５を書込状
態に切り換える。これにより、アドレスカウンタ１０３
の出力がメモリ１０２に入力される。ついで、タイミン
グ制御回路１１２がメモリ１０２にライトイネーブル信
号を出力する。これにより、Ｓ／Ｐ変換回路１０６から
出力された１バイトの画情報がメモリ１０２に入力され
て、メモリ１０２に格納される。

メモリ１０２に格納情報がない状態には、アドレスカウ
ンタ１０３およびアドレスカウンタ１０４は、同一値を
指示している。上記動作により、メモリ１０２のアドレ
スカウンタ１０３で指示されたアドレスに上記画情報が
書き込まれる（１００５）。

次いで、アドレスカウンタ１０３がＳ／Ｐ変換回路１０
６により＋１カウントアツされる（１００６）。

画像読取部１０１がｌライン分の画信号の出力が終わる
とライン終了信号ＬＥを出力するようになっているが、
そのライン終了信号ＬＨが出力されない場合（１００７
のＮ）、上記動作が同様に繰り返される（１００１へ）
。

そして、画像読取部１０１からライン終了信号ＬＨが出
力されると（１００７のＹ）、Ｕ／Ｄカウンタ１１１は
計数値を＋１する（１００８）、なお、Ｕ／Ｄカウンタ
１１１は、その計数値が１以上になると、その旨をタイ
ミング制御回路１１２に通知する。

この後、上記動作が同様に繰り返される（１００１へ）
、これにより、メモリ１０２内に１バイトづつｊ＠次両
画情報格納されると共に、その格納された画情報のライ
ン数がＵ／Ｄカウンタ１１１で計数されるようになる。

第３図は、以上のようにメモリ１０２に格納される画情
報の読み出し動作を示したものである。すなわち、この
場合、最初に、ＣＰＵ１１３は、主走査カウンタ１０９
に１ラインの画情報のバイト数をセットする０例えば、
いま、読取原稿がＡ４サイズで主走査方向の解像度が８
ドツト／間であると、１ラインの画情報は１７２８ビツ
トであるので２１６バイトという値がセットされる（２
００１）、また、ＣＰＵｌｌ３は、ワードカウンタ１１
０にハードディスク装置ｉ２に１回に転送する画情報の
バイト数をセットする。

これは、いわゆるＤＭＡ動作でＣＰＵ１１３の介在なし
に転送する画情報のデータ量であり、例えば、３００バ
イトという値がセットされる（２００２）。

次に、タイミング制御回路１１２は、Ｕ／Ｄカウンタ１
１１の計数値が１以上であるか判別しく２００３）、１
以上、つまりメモリ１０２に１ライン以上画情報が格納
されていると（２００３のＹ）、次にハードディスク装
置２からのデータ要求信号ＤＲＱをチエツクする（２０
０４）。

ハードディスク装置２は、画情報の入力が可能になると
データ要求信号ＤＲＱをオンにする。

タイミング制御回路１１２は、そのデータ要求信号ＤＲ
Ｑがオンになると（２００４のＹ）、Ｓ／Ｐ変換回路１
０６が書込制御していない状態を判別する。この状態で
は、アドレスカウンタ１０４のアドレス値がメモリ１０
２に入力されている。タイミング制御回路１１２は、こ
の状態のとき、メモリ１０２にリードイネーブル信号を
出力する。これにより、メモリ１０２の画情報が１バイ
ト読み出されて、ラッチ回路１０８に画情報ｖＯとして
セットされる（２００５）、この後。

タイミング制御回路１１２は、パルス信号であるデータ
要求信号ＤＡＣＫを１パルス出力する（処理２００６）
。

ハードディスク装置２は、そのデータ要求信号ＤＡＣＫ
の出力パルスのタイミングで上記ｌバイトの画情報ｖＯ
を読み取って記憶する。

次いで、タイミング制御回路１１２は、アドレスカウン
タ１０４および主走査カウンタ１０９を＋１カウントア
ツプさせると共に、ワードカウンタ１１０の計数値を一
１カウントダウンさせる（処理２００７）。

以上の記動作が繰り返し実行される（２００８のＮより
２００９．２００９のＮより２００３へ）。

この動作実行中、主走査カウンタ１０９は、メモリ１０
２から読み出すバイト数を計数し、１ライン分の画情報
を読み出すと（２００８のＹ）、Ｕ／Ｄカウンタ１１１
の計数値を−１させる（２０１０）。これにより、Ｕ／
Ｄカウンタ１１１は、メモリ１０２内に残っている画情
報のライン数を示すことになる。

ところで１画像読取部１０１！こよる画像読み取り速度
に対して、ハードディスク装置２の画情報を取り込む速
度が遅れた場合、メモリ１０２内の画情報のデータ量が
徐々に増えることになる。

ＣＰＵ１１３は、第４図に示すように、読み取り動作が
起動されると（３００１のＹ）、Ｕ／Ｄカウンタ１１１
の計数値によりメモリ１０２内の画情報のライン数を判
定する（３００２）。

いま、メモリ１０２の記憶容量が画情報３０ライン分で
あるとすると、メモリ１０２の空き領域がある場合（３
００３のＮ）１例えば、第５図に示すように、副走査速
度を、ライン数が一定うイン数以下のとき最高とする一
方、そのライン数の増加に応じて低く設定した速度によ
り副走査制御を実行する（３００４）ａ　また、ライン
数が３０ラインでメモリ１０２の容量が一杯になった場
合（３００３のＹ）、副走査を一時停止する（３００５
）。

ＣＰＵ１１３は、このような制御を画像読み取り中宮時
繰り返す（３００６のＮより３００２へ）＠そして、読
み取りが終了したとき（３００５のＹ）、その制御を終
える。

一方、前記画情報の読み出し動作において、ワ−ドカウ
ンタ１１０はセットされた計数値になると、その旨をタ
イミング制御回路１１２に通知する。タイミング制御回
路１１２は、このとき、画情報の読み出し制御を停止す
る。これにより、メモリ１０２から、例えば、３００バ
イトという規定バイト数の画情報が読み出しが完了した
とき（２００９のＹ）、ハードディスク装置２への１回
の画情報の転送動作を終了する。

以上のように、本実施例では、画像読取時の副走査制御
において、メモリ１０２の空き容量が少なくなると、ラ
インイメージセンサ１０１ａの移動速度を徐々に低下さ
せるようにしている。従って、直ちに停止したり再起動
したりすることがなくなるので、副走査制御部１０１ｂ
でのステップモータの制御タイミングと、実際のライン
イメージセンサ１゜１ａの移動距離とのずれが少なくな
る。これにより。

画像読み取りを一旦停止しても良好な画像を読み取るこ
とができるようになる。

なお、以上の実施例では、副走査速度は、メモリ１０２
内の画情報のライン数に基づいてを制御するようにした
が、画情報のバイト数に基づいて制御するようにしても
よい、また、副走査速度を４段階に変化させるようにし
たが、その段階数はいくらでもよく、また連続的に変化
させてもよいことは言うまでもない。

［発明の効果コ 以上のように、本発明によれば、画情報を格納してメモ
リ内の空き領域が少なくなると、ラインイメージセンサ
の移動速度を徐々に低下させるので、直ちに停止したり
再起動したりすることがなくなり、制御タイミングと実
際のラインイメージセンサの移動距離とのずれが少なく
なるため、画像読み取りを一旦停止しても良好な画像を
読み取ることができるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る画像読取装置のブロッ
ク構成図、第２図はメモリへの画情報の書込動作を示す
動作フローチャート、第３図はメモリからの画情報読出
動作を示す動作フローチャート、第４図は副走査制御の
動作フローチャート、第５図は副走査速度の設定方法の
一例を示すグラフ図、第６図は従来の読み取り画像の説
明図である。 ■・・・画像読取装置、２・・・ハードディスク装置、
１０１・・・画像読取部、１０１ａ・・・ラインイメー
ジセンサ、１０１ｂ・・・副走査制御部、１０２・・・
メモリ、１０３，１０４・・・アドレスカウンタ、１０
５・・・アドレスセレクタ、１０６・・・Ｓ／Ｐ　（シ
リアル／パラレル）変換回路、１０７・・・パスセレク
タ、　１０８・・・ラッチ回路、１０９・・・主走査カ
ウンタ、１１０・・・ワードカウンタ、１１１・・・Ｕ
／Ｄ　（アップダウン）カウンタ、１１２・・・タイミ
ング制御回路、１１３・・・ＣＰＵ。 第２図 絹 図 第４ 図 第 図 第６図 （０） （ｂ）

Claims (1)

【特許請求の範囲】
1. ラインイメージセンサにより画像を読み取って得た画情
   報を外部からの転送要求に応じて送出する画像読取装置
   において、読み取り画像に対してラインイメージセンサ
   を副走査方向に移動させながら１ラインづつ画情報を取
   り出す画像読取手段と、取り出した画情報を一時格納す
   るメモリと、外部から転送要求を受けると上記メモリか
   ら予め設定されたデータ量の画情報を読み出して順次送
   出する画情報送出手段と、上記メモリ内に残っている画
   情報のデータ量を判定する残データ量判定手段と、判定
   したデータ量が零の場合に上記画像読取手段における上
   記ラインイメージセンサの移動速度を最高速度にすると
   共にそのデータ量に応じて速度を低下させる副走査速度
   可変手段と、上記データ量がそのメモリ容量一杯になっ
   ている期間上記画像読取手段の作動を停止する画像読取
   停止手段とを備えていることを特徴とする画像読取装置
   。