JPH04242859A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPH04242859A JPH04242859A JP3000306A JP30691A JPH04242859A JP H04242859 A JPH04242859 A JP H04242859A JP 3000306 A JP3000306 A JP 3000306A JP 30691 A JP30691 A JP 30691A JP H04242859 A JPH04242859 A JP H04242859A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- calculation
- storage means
- register
- preg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、演算装置に係り、詳し
くは、デジタル信号処理（ＤＳＰ：ｄｉｇｉｔａｌ ｓ
ｉｇｎａｌ ｐｒｏｃｅｓｓｅｒ）の分野に用いて好適
な、加減乗算処理を高速に行なう演算装置に関する。
くは、デジタル信号処理（ＤＳＰ：ｄｉｇｉｔａｌ ｓ
ｉｇｎａｌ ｐｒｏｃｅｓｓｅｒ）の分野に用いて好適
な、加減乗算処理を高速に行なう演算装置に関する。
【０００２】近年、デジタル・オーディオ（ＣＤ，ＤＡ
Ｔ）等の普及により、デジタルフィルタ等、これまでア
ナログ処理を行なってきた分野も徐々にデジタル化が進
んできており、例えば、デジタル信号処理専用プロセッ
サである演算装置が数多く開発されている。
Ｔ）等の普及により、デジタルフィルタ等、これまでア
ナログ処理を行なってきた分野も徐々にデジタル化が進
んできており、例えば、デジタル信号処理専用プロセッ
サである演算装置が数多く開発されている。
【０００３】デジタル信号処理はさまざまな特徴をもっ
ていて、大量のデータを高速に演算しなければならない
。デジタル信号処理の演算を高速に行なうためのＬＳＩ
がデジタル信号処理専用プロセッサであり、デジタル信
号処理専用プロセッサは演算の高速性を優先させたアー
キテクチャを用いている。
ていて、大量のデータを高速に演算しなければならない
。デジタル信号処理の演算を高速に行なうためのＬＳＩ
がデジタル信号処理専用プロセッサであり、デジタル信
号処理専用プロセッサは演算の高速性を優先させたアー
キテクチャを用いている。
【０００４】すなわち、その特徴として、■デジタル信
号処理で多用される加減乗算専用のハードウェア（高速
乗算器、バレル・シフタ等）を内蔵し、これらの実行時
間が短い。
号処理で多用される加減乗算専用のハードウェア（高速
乗算器、バレル・シフタ等）を内蔵し、これらの実行時
間が短い。
【０００５】■ハーバード・アーキテクチャを取り、命
令の参照とデータの参照とが同時に行なえる。などがあ
る。
令の参照とデータの参照とが同時に行なえる。などがあ
る。
【０００６】特に、■の加減乗算処理は、科学計算，画
像処理，ニューラルネットワークの演算等に頻繁に現わ
れるものであり、その演算速度の高速化が特に要求され
ている。
像処理，ニューラルネットワークの演算等に頻繁に現わ
れるものであり、その演算速度の高速化が特に要求され
ている。
【０００７】また、単に繰り返しの加減乗算が速いだけ
ではなく、種々の演算を高速に行なえることが必要とな
る。
ではなく、種々の演算を高速に行なえることが必要とな
る。
【０００８】
【従来の技術】従来のこの種の演算装置としては、例え
ば、図４に示すような積和演算器がある。
ば、図４に示すような積和演算器がある。
【０００９】この積和演算器１は、大別して、乗算器２
、加減算器３から構成されており、乗算器２は、演算す
べき情報を格納するレジスタＡＲＥＧ，ＢＲＥＧ、およ
び演算結果を格納するレジスタＰＲＥＧを有し、加減算
器３は、与えられた情報に基づいて演算結果を格納する
レジスタＣＲＥＧを有している。
、加減算器３から構成されており、乗算器２は、演算す
べき情報を格納するレジスタＡＲＥＧ，ＢＲＥＧ、およ
び演算結果を格納するレジスタＰＲＥＧを有し、加減算
器３は、与えられた情報に基づいて演算結果を格納する
レジスタＣＲＥＧを有している。
【００１０】すなわち、乗算器２は、レジスタＡＲＥＧ
の内容とレジスタＢＲＥＧの内容とを乗算し、その演算
結果をレジスタＰＲＥＧに格納するものであり、加減算
器３は、レジスタＰＲＥＧに格納された情報に基づいて
、加減算を行ない、その結果をレジスタＣＲＥＧに格納
するものである。
の内容とレジスタＢＲＥＧの内容とを乗算し、その演算
結果をレジスタＰＲＥＧに格納するものであり、加減算
器３は、レジスタＰＲＥＧに格納された情報に基づいて
、加減算を行ない、その結果をレジスタＣＲＥＧに格納
するものである。
【００１１】具体的に、例えば、（ａ×ｂ）＋（ｃ×ｄ
）＋（ｅ×ｆ）＋・・・の繰り返しの積和演算を例に採
り、図５に基づいて演算手順を説明する。なお、図中に
おいて、（ＡＲＥＧ）とあるのはレジスタＡＲＥＧの内
容を示す。
）＋（ｅ×ｆ）＋・・・の繰り返しの積和演算を例に採
り、図５に基づいて演算手順を説明する。なお、図中に
おいて、（ＡＲＥＧ）とあるのはレジスタＡＲＥＧの内
容を示す。
【００１２】まず、レジスタＡＲＥＧ，ＢＲＥＧにそれ
ぞれ数値ａ，ｂがロードされ（ｓｔｅｐ２１）、ａ×ｂ
の演算が乗算器２によって行なわれて、その演算結果が
レジスタＰＲＥＧに格納され（ｓｔｅｐ２２）、レジス
タＰＲＥＧの内容がそのままレジスタＣＲＥＧに格納さ
れる（ｓｔｅｐ２３）。
ぞれ数値ａ，ｂがロードされ（ｓｔｅｐ２１）、ａ×ｂ
の演算が乗算器２によって行なわれて、その演算結果が
レジスタＰＲＥＧに格納され（ｓｔｅｐ２２）、レジス
タＰＲＥＧの内容がそのままレジスタＣＲＥＧに格納さ
れる（ｓｔｅｐ２３）。
【００１３】次に、レジスタＡＲＥＧ，ＢＲＥＧにそれ
ぞれ数値ｃ，ｄがロードされ（ｓｔｅｐ２４）、ｃ×ｄ
の演算が乗算器２によって行なわれて、その演算結果が
レジスタＰＲＥＧに格納されると同時にレジスタＡＲＥ
Ｇ，ＢＲＥＧにそれぞれ数値ｅ，ｆがロードされる（ｓ
ｔｅｐ２５）。
ぞれ数値ｃ，ｄがロードされ（ｓｔｅｐ２４）、ｃ×ｄ
の演算が乗算器２によって行なわれて、その演算結果が
レジスタＰＲＥＧに格納されると同時にレジスタＡＲＥ
Ｇ，ＢＲＥＧにそれぞれ数値ｅ，ｆがロードされる（ｓ
ｔｅｐ２５）。
【００１４】そして、レジスタＣＲＥＧの内容とレジス
タＰＲＥＧの内容とが加減算器３によって加算されると
ともに、レジスタＡＲＥＧの内容とレジスタＢＲＥＧの
内容とに基づいてｅ×ｆの演算が乗算器２によって行な
われ、その演算結果がレジスタＰＲＥＧに格納されると
同時に、レジスタＡＲＥＧ，ＢＲＥＧにそれぞれ数値ｇ
，ｈがロードされる（ｓｔｅｐ２６）。
タＰＲＥＧの内容とが加減算器３によって加算されると
ともに、レジスタＡＲＥＧの内容とレジスタＢＲＥＧの
内容とに基づいてｅ×ｆの演算が乗算器２によって行な
われ、その演算結果がレジスタＰＲＥＧに格納されると
同時に、レジスタＡＲＥＧ，ＢＲＥＧにそれぞれ数値ｇ
，ｈがロードされる（ｓｔｅｐ２６）。
【００１５】以下、上記ｓｔｅｐ２６の処理が繰り返さ
れる。 したがって、ｓｔｅｐ２６の処理以降にて繰り返しの演
算が高速に行なわれる。
れる。 したがって、ｓｔｅｐ２６の処理以降にて繰り返しの演
算が高速に行なわれる。
【００１６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の演算装置にあっては、乗算器２は、レジスタ
ＡＲＥＧの内容とレジスタＢＲＥＧの内容とを乗算し、
その演算結果をレジスタＰＲＥＧに格納するものであり
、加減算器３は、レジスタＰＲＥＧに格納された情報に
基づいて、加減算を行ない、その結果をレジスタＣＲＥ
Ｇに格納するという構成となっていたため、演算内容に
よっては、直接演算に関係のない、例えば、転送処理を
実行しなければならず、無駄な操作のために演算時間が
長くなってしまうという問題点があった。
うな従来の演算装置にあっては、乗算器２は、レジスタ
ＡＲＥＧの内容とレジスタＢＲＥＧの内容とを乗算し、
その演算結果をレジスタＰＲＥＧに格納するものであり
、加減算器３は、レジスタＰＲＥＧに格納された情報に
基づいて、加減算を行ない、その結果をレジスタＣＲＥ
Ｇに格納するという構成となっていたため、演算内容に
よっては、直接演算に関係のない、例えば、転送処理を
実行しなければならず、無駄な操作のために演算時間が
長くなってしまうという問題点があった。
【００１７】すなわち、従来例において、連続した積和
演算ではない、例えば、（ａ×ｂ）＋（ｃ×ｄ）のみの
積和演算を行なう場合、上記ｓｔｅｐ２１〜２６の処理
（但し、ｅ×ｆの演算部分を省略）を行なえばよいが、
ｓｔｅｐ２３に示されるように、レジスタＰＲＥＧの内
容をレジスタＣＲＥＧに転送する処理が必要なため、無
駄が生じる。
演算ではない、例えば、（ａ×ｂ）＋（ｃ×ｄ）のみの
積和演算を行なう場合、上記ｓｔｅｐ２１〜２６の処理
（但し、ｅ×ｆの演算部分を省略）を行なえばよいが、
ｓｔｅｐ２３に示されるように、レジスタＰＲＥＧの内
容をレジスタＣＲＥＧに転送する処理が必要なため、無
駄が生じる。
【００１８】また、例えば、ａ×ｂ×ｃ・・・の連続し
た乗算を行なう場合を例に採り、図６に基づいて演算手
順を説明すると、まず、レジスタＡＲＥＧ，ＢＲＥＧに
それぞれ数値ａ，ｂがロードされ（ｓｔｅｐ３１）、ａ
×ｂの演算が乗算器２によって行なわれて、その演算結
果がレジスタＰＲＥＧに格納される（ｓｔｅｐ３２）。 そして、レジスタＰＲＥＧの内容がレジスタＡＲＥＧに
転送され、レジスタＢＲＥＧにｃがロードされて（ｓｔ
ｅｐ３３）、（ａ×ｂ）×ｃの演算が乗算器２によって
行なわれて、その演算結果がレジスタＰＲＥＧに格納さ
れる（ｓｔｅｐ３４）。
た乗算を行なう場合を例に採り、図６に基づいて演算手
順を説明すると、まず、レジスタＡＲＥＧ，ＢＲＥＧに
それぞれ数値ａ，ｂがロードされ（ｓｔｅｐ３１）、ａ
×ｂの演算が乗算器２によって行なわれて、その演算結
果がレジスタＰＲＥＧに格納される（ｓｔｅｐ３２）。 そして、レジスタＰＲＥＧの内容がレジスタＡＲＥＧに
転送され、レジスタＢＲＥＧにｃがロードされて（ｓｔ
ｅｐ３３）、（ａ×ｂ）×ｃの演算が乗算器２によって
行なわれて、その演算結果がレジスタＰＲＥＧに格納さ
れる（ｓｔｅｐ３４）。
【００１９】以下、上記ｓｔｅｐ３３，３４の処理が繰
り返される。したがって、ｓｔｅｐ３３に示されるよう
に、レジスタＰＲＥＧの内容をレジスタＡＲＥＧに転送
する処理が必要なため、無駄が生じる。
り返される。したがって、ｓｔｅｐ３３に示されるよう
に、レジスタＰＲＥＧの内容をレジスタＡＲＥＧに転送
する処理が必要なため、無駄が生じる。
【００２０】［目的］そこで本発明は、演算処理に直接
関係のない処理を省き、演算時間を短縮する演算装置を
提供することを目的としている。
関係のない処理を省き、演算時間を短縮する演算装置を
提供することを目的としている。
【００２１】
【課題を解決するための手段】本発明による演算装置は
上記目的達成のため、演算すべき情報を格納する演算情
報格納手段ＡＲＥＧ，ＢＲＥＧと、該演算情報格納手段
ＡＲＥＧ，ＢＲＥＧに格納された情報に基づいて所定の
演算を行なう演算手段２と、該演算手段２による演算結
果を格納する複数の演算結果格納手段ＰＲＥＧ，ＱＲＥ
Ｇとを備えた演算装置１であって、前記演算手段２は前
記複数の演算結果格納手段ＰＲＥＧ，ＱＲＥＧの中の任
意の演算結果格納手段ＰＲＥＧ，ＱＲＥＧに演算結果を
格納するとともに、前記演算情報格納手段ＡＲＥＧ，Ｂ
ＲＥＧに演算結果を格納し、該演算結果格納手段ＰＲＥ
Ｇ，ＱＲＥＧは次段の演算手段３に演算すべき情報を与
えるように構成している。
上記目的達成のため、演算すべき情報を格納する演算情
報格納手段ＡＲＥＧ，ＢＲＥＧと、該演算情報格納手段
ＡＲＥＧ，ＢＲＥＧに格納された情報に基づいて所定の
演算を行なう演算手段２と、該演算手段２による演算結
果を格納する複数の演算結果格納手段ＰＲＥＧ，ＱＲＥ
Ｇとを備えた演算装置１であって、前記演算手段２は前
記複数の演算結果格納手段ＰＲＥＧ，ＱＲＥＧの中の任
意の演算結果格納手段ＰＲＥＧ，ＱＲＥＧに演算結果を
格納するとともに、前記演算情報格納手段ＡＲＥＧ，Ｂ
ＲＥＧに演算結果を格納し、該演算結果格納手段ＰＲＥ
Ｇ，ＱＲＥＧは次段の演算手段３に演算すべき情報を与
えるように構成している。
【００２２】また、前記演算手段を乗算器とし、前記次
段の演算手段を加減算器とすることは有効である。
段の演算手段を加減算器とすることは有効である。
【００２３】
【作用】本発明では、演算手段の演算結果が格納される
演算結果格納手段が複数備えられ、演算手段は複数の演
算結果格納手段の中の任意の演算結果格納手段に演算結
果が格納されるとともに、演算情報格納手段に演算結果
が格納され、また、演算結果格納手段により次段の演算
手段に演算すべき情報が与えられる。
演算結果格納手段が複数備えられ、演算手段は複数の演
算結果格納手段の中の任意の演算結果格納手段に演算結
果が格納されるとともに、演算情報格納手段に演算結果
が格納され、また、演算結果格納手段により次段の演算
手段に演算すべき情報が与えられる。
【００２４】すなわち、演算処理に直接関係のない、例
えば、演算情報の転送等の処理が省かれ、結果として、
演算時間が短縮される。
えば、演算情報の転送等の処理が省かれ、結果として、
演算時間が短縮される。
【００２５】
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明に係る演算装置の一実施例を示す図であり、
図１はその要部構成を示すブロック図である。
１は本発明に係る演算装置の一実施例を示す図であり、
図１はその要部構成を示すブロック図である。
【００２６】まず、構成を説明する。
【００２７】本実施例の積和演算器１は、大別して、演
算手段である乗算器２、次段の演算手段である加減算器
３から構成されており、乗算器２は、演算すべき情報を
格納する演算情報格納手段であるレジスタＡＲＥＧ，Ｂ
ＲＥＧ、および演算結果を格納する演算結果格納手段で
あるレジスタＰＲＥＧ，ＱＲＥＧを有し、加減算器３は
、与えられた情報に基づいて演算算結果を格納するレジ
スタＣＲＥＧを有している。
算手段である乗算器２、次段の演算手段である加減算器
３から構成されており、乗算器２は、演算すべき情報を
格納する演算情報格納手段であるレジスタＡＲＥＧ，Ｂ
ＲＥＧ、および演算結果を格納する演算結果格納手段で
あるレジスタＰＲＥＧ，ＱＲＥＧを有し、加減算器３は
、与えられた情報に基づいて演算算結果を格納するレジ
スタＣＲＥＧを有している。
【００２８】すなわち、乗算器２は、レジスタＡＲＥＧ
の内容とレジスタＢＲＥＧの内容とを乗算し、その演算
結果をレジスタＰＲＥＧ、またはレジスタＱＲＥＧに格
納するとともに、レジスタＡＲＥＧに転送するものであ
り、加減算器３は、レジスタＰＲＥＧ、またはレジスタ
ＱＲＥＧに格納された情報に基づいて、加減算を行ない
、その結果をレジスタＣＲＥＧに格納するものである。
の内容とレジスタＢＲＥＧの内容とを乗算し、その演算
結果をレジスタＰＲＥＧ、またはレジスタＱＲＥＧに格
納するとともに、レジスタＡＲＥＧに転送するものであ
り、加減算器３は、レジスタＰＲＥＧ、またはレジスタ
ＱＲＥＧに格納された情報に基づいて、加減算を行ない
、その結果をレジスタＣＲＥＧに格納するものである。
【００２９】次に作用を説明する。従来例の問題点であ
った（ａ×ｂ）＋（ｃ×ｄ）のみの積和演算を行なう場
合を例に採り、図２に基づいて演算手順を説明する。な
お、図中において、（ＡＲＥＧ）とあるのは従来例と同
様にレジスタＡＲＥＧの内容を示す。
った（ａ×ｂ）＋（ｃ×ｄ）のみの積和演算を行なう場
合を例に採り、図２に基づいて演算手順を説明する。な
お、図中において、（ＡＲＥＧ）とあるのは従来例と同
様にレジスタＡＲＥＧの内容を示す。
【００３０】まず、レジスタＡＲＥＧ，ＢＲＥＧにそれ
ぞれ数値ａ，ｂがロードされ（ｓｔｅｐ １）、ａ×ｂ
の演算が乗算器２によって行なわれて、その演算結果が
レジスタＰＲＥＧに格納され、レジスタＡＲＥＧ，ＢＲ
ＥＧにそれぞれ数値ｃ，ｄがロードされる（ｓｔｅｐ
２）。
ぞれ数値ａ，ｂがロードされ（ｓｔｅｐ １）、ａ×ｂ
の演算が乗算器２によって行なわれて、その演算結果が
レジスタＰＲＥＧに格納され、レジスタＡＲＥＧ，ＢＲ
ＥＧにそれぞれ数値ｃ，ｄがロードされる（ｓｔｅｐ
２）。
【００３１】次に、ｃ×ｄの演算が乗算器２によって行
なわれて、その演算結果がレジスタＱＲＥＧに格納され
る（ｓｔｅｐ ３）。そして、レジスタＰＲＥＧの内容
とレジスタＱＲＥＧの内容とが加減算器３によって加算
され、レジスタＣＲＥＧに格納される（ｓｔｅｐ ４）
。
なわれて、その演算結果がレジスタＱＲＥＧに格納され
る（ｓｔｅｐ ３）。そして、レジスタＰＲＥＧの内容
とレジスタＱＲＥＧの内容とが加減算器３によって加算
され、レジスタＣＲＥＧに格納される（ｓｔｅｐ ４）
。
【００３２】したがって、従来例のように、レジスタＰ
ＲＥＧの内容をレジスタＣＲＥＧに転送する処理がなく
なり、無駄が防止される。
ＲＥＧの内容をレジスタＣＲＥＧに転送する処理がなく
なり、無駄が防止される。
【００３３】また、もう１つの従来例の問題点であった
ａ×ｂ×ｃ・・・の連続した乗算を行なう場合を例に採
り、図３に基づいて演算手順を説明する。まず、レジス
タＡＲＥＧ，ＢＲＥＧにそれぞれ数値ａ，ｂがロードさ
れ（ｓｔｅｐ１１）、ａ×ｂの演算が乗算器２によって
行なわれて、その演算結果がレジスタＡＲＥＧに転送さ
れるとともに、レジスタＢＲＥＧにｃがロードされる（
ｓｔｅｐ１２）。
ａ×ｂ×ｃ・・・の連続した乗算を行なう場合を例に採
り、図３に基づいて演算手順を説明する。まず、レジス
タＡＲＥＧ，ＢＲＥＧにそれぞれ数値ａ，ｂがロードさ
れ（ｓｔｅｐ１１）、ａ×ｂの演算が乗算器２によって
行なわれて、その演算結果がレジスタＡＲＥＧに転送さ
れるとともに、レジスタＢＲＥＧにｃがロードされる（
ｓｔｅｐ１２）。
【００３４】以下、上記ｓｔｅｐ１２の処理が繰り返さ
れる。 したがって、従来例のように、レジスタＰＲＥＧの内容
をレジスタＡＲＥＧに転送する処理がなくなり、無駄が
防止される。
れる。 したがって、従来例のように、レジスタＰＲＥＧの内容
をレジスタＡＲＥＧに転送する処理がなくなり、無駄が
防止される。
【００３５】このように本実施例では、乗算器２の演算
結果を格納するレジスタＰＲＥＧ，ＱＲＥＧを複数備え
、乗算器２は複数のレジスタＰＲＥＧ，ＱＲＥＧの中の
任意のレジスタＰＲＥＧ，ＱＲＥＧに演算結果を格納で
きるとともに、レジスタＡＲＥＧに演算結果を格納でき
、レジスタＰＲＥＧ，ＱＲＥＧにより加減算器に演算す
べき情報を与えることができる。
結果を格納するレジスタＰＲＥＧ，ＱＲＥＧを複数備え
、乗算器２は複数のレジスタＰＲＥＧ，ＱＲＥＧの中の
任意のレジスタＰＲＥＧ，ＱＲＥＧに演算結果を格納で
きるとともに、レジスタＡＲＥＧに演算結果を格納でき
、レジスタＰＲＥＧ，ＱＲＥＧにより加減算器に演算す
べき情報を与えることができる。
【００３６】したがって、演算処理に直接関係のない、
例えば、演算情報の転送等の処理を省くことができ、演
算時間を短縮することができる。なお、上記実施例は演
算結果格納手段であるレジスタを２個設けた構成となっ
ているが、この場合のレジスタ数は任意である。
例えば、演算情報の転送等の処理を省くことができ、演
算時間を短縮することができる。なお、上記実施例は演
算結果格納手段であるレジスタを２個設けた構成となっ
ているが、この場合のレジスタ数は任意である。
【００３７】また、上記実施例は演算手段である乗算器
に複数の演算結果格納手段を設けた場合を例に採り説明
しているが、これに限らず、加減算器に複数の演算結果
格納手段を設けた構成としてもよいことはいうまでもな
く、演算内容に応じて変更しても構わない。
に複数の演算結果格納手段を設けた場合を例に採り説明
しているが、これに限らず、加減算器に複数の演算結果
格納手段を設けた構成としてもよいことはいうまでもな
く、演算内容に応じて変更しても構わない。
【００３８】
【発明の効果】本発明では、演算手段の演算結果を格納
する演算結果格納手段を複数備え、演算手段は複数の演
算結果格納手段の中の任意の演算結果格納手段に演算結
果を格納できるとともに、演算情報格納手段に演算結果
を格納でき、演算結果格納手段により次段の演算手段に
演算すべき情報を与えることができる。
する演算結果格納手段を複数備え、演算手段は複数の演
算結果格納手段の中の任意の演算結果格納手段に演算結
果を格納できるとともに、演算情報格納手段に演算結果
を格納でき、演算結果格納手段により次段の演算手段に
演算すべき情報を与えることができる。
【００３９】したがって、演算処理に直接関係のない、
例えば、演算情報の転送等の処理を省くことができ、演
算時間を短縮することができる。
例えば、演算情報の転送等の処理を省くことができ、演
算時間を短縮することができる。
【図１】本発明一実施例の要部構成を示すブロック図で
ある。
ある。
【図２】本発明一実施例の演算処理を説明するためのフ
ローチャートである。
ローチャートである。
【図３】本発明一実施例の演算処理を説明するためのフ
ローチャートである。
ローチャートである。
【図４】従来例の要部構成を示すブロック図である。
【図５】従来例の演算処理を説明するためのフローチャ
ートである。
ートである。
【図６】従来例の演算処理を説明するためのフローチャ
ートである。
ートである。
１ 積和演算器
２ 乗算器（演算手段）
Claims (2)
- 【請求項１】 演算すべき情報を格納する演算情報格
納手段と、該演算情報格納手段に格納された情報に基づ
いて所定の演算を行なう演算手段と、該演算手段による
演算結果を格納する複数の演算結果格納手段と、を備え
た演算装置であって、前記演算手段は前記複数の演算結
果格納手段の中の任意の演算結果格納手段に演算結果を
格納するとともに、前記演算情報格納手段に演算結果を
格納し、該演算結果格納手段は次段の演算手段に演算す
べき情報を与えることを特徴とする演算装置。 - 【請求項２】 前記演算手段は乗算器であり、前記次
段の演算手段は加減算器であることを特徴とする請求項
１の演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000306A JPH04242859A (ja) | 1991-01-08 | 1991-01-08 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000306A JPH04242859A (ja) | 1991-01-08 | 1991-01-08 | 演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04242859A true JPH04242859A (ja) | 1992-08-31 |
Family
ID=11470221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3000306A Withdrawn JPH04242859A (ja) | 1991-01-08 | 1991-01-08 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04242859A (ja) |
-
1991
- 1991-01-08 JP JP3000306A patent/JPH04242859A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6367003B1 (en) | Digital signal processor having enhanced utilization of multiply accumulate (MAC) stage and method | |
| KR101005718B1 (ko) | 포화와 함께 또는 포화 없이 다중 오퍼랜드들의 누산을 위한 프로세서 감소 유닛 | |
| US5357237A (en) | In a data processor a method and apparatus for performing a floating-point comparison operation | |
| US4972359A (en) | Digital image processing system | |
| EP1693742A2 (en) | A set of instructions for operating on packed data | |
| JPH10214176A (ja) | 超越関数を迅速に計算する装置 | |
| JPH0231511A (ja) | プロセッサ | |
| JP4402654B2 (ja) | Ｓｉｍｄデータ処理システムにおける結果区分化 | |
| JPWO2007094047A1 (ja) | 演算装置および演算方法 | |
| JPH10187416A (ja) | 浮動小数点演算装置 | |
| JPH0223421A (ja) | 演算処理装置 | |
| EP1936492A1 (en) | SIMD processor with reduction unit | |
| US6792442B1 (en) | Signal processor and product-sum operating device for use therein with rounding function | |
| JP3691538B2 (ja) | ベクトルデータ加算方法及びベクトルデータ乗算方法 | |
| JPH01119861A (ja) | ディジタル信号処理用ｌｓｉ | |
| JP3723311B2 (ja) | 並列演算プロセッサ | |
| JPS60245046A (ja) | ロジカルシフト演算回路 | |
| JPH0343865A (ja) | ベクトル・データ処理装置 | |
| JPH0773161A (ja) | 演算装置 | |
| JPH02181870A (ja) | ディジタル信号処理装置 | |
| JPS59186070A (ja) | 高速信号処理装置 | |
| KR19990061571A (ko) | 디지털 신호 처리기의 연산장치 | |
| JPH0346027A (ja) | 条件判定方式 | |
| JPH08137829A (ja) | 演算装置 | |
| JPH06110659A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |