JPH04243394A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH04243394A JPH04243394A JP3003714A JP371491A JPH04243394A JP H04243394 A JPH04243394 A JP H04243394A JP 3003714 A JP3003714 A JP 3003714A JP 371491 A JP371491 A JP 371491A JP H04243394 A JPH04243394 A JP H04243394A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- video signal
- transistor
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、高品位テレビジョン受
像機やビデオ・プロジェクション・システム（以下ＶＰ
Ｓと略す）など９：１６のワイドアスペクトのスクリー
ンや陰極線管（以下ＣＲＴと略す）上に異なるアスペク
ト比を持つ映像を表示する映像信号処理装置に関する。
像機やビデオ・プロジェクション・システム（以下ＶＰ
Ｓと略す）など９：１６のワイドアスペクトのスクリー
ンや陰極線管（以下ＣＲＴと略す）上に異なるアスペク
ト比を持つ映像を表示する映像信号処理装置に関する。
【０００２】
【従来の技術】近年、ビデオソフト、特に映画のソフト
が充実するとともにビスタサイズやシネマサイズのソフ
トが増えている。これらのソフトをＮＴＳＣの３：４の
アスペクト比上で表示しようとすると、画面の上下が欠
けたり左右が欠けたりと、満足な状態で表示することは
できない。また今後は、高品位テレビジョンなどワイド
アスペクタ比の映像が増え、効率の良い表示方法が検討
され出している。
が充実するとともにビスタサイズやシネマサイズのソフ
トが増えている。これらのソフトをＮＴＳＣの３：４の
アスペクト比上で表示しようとすると、画面の上下が欠
けたり左右が欠けたりと、満足な状態で表示することは
できない。また今後は、高品位テレビジョンなどワイド
アスペクタ比の映像が増え、効率の良い表示方法が検討
され出している。
【０００３】第３図はクリアビジョン（ＥＤＴＶ）の概
略のブロック図である。図中１は複数の映像ソースから
１つを選択するセレクタ、２は映像信号の振幅を常に一
定に保つＡＧＣ回路、３は映像信号に含まれている色信
号を復調するクロマ復調回路、４は前記信号をアナログ
−デジタル変換するＡ／Ｄ変換回路、５はクリアビジョ
ン（ＥＤＴＶ）に必要な３次元のＹ／Ｃ分離や動き検出
また倍速順次走査に必要な補完信号を生成するＥＤ処理
回路、６は倍速順次走査するためのメモリ回路、７はＡ
／Ｄするためのクロックや倍速に必要なクロックを発生
するＰＬＬ回路、８は前記ＰＬＬ回路７の出力を受けて
各種の制御信号を生成する制御回路、９はメモリ６によ
り倍速に変換された映像信号をデジタル−アナログ変換
するＤ／Ａ変換回路、１０はＤ／Ａ変換されたＹ信号・
Ｃ信号（２Ｉ・２Ｑ）から原色信号ＲＧＢに変換するマ
トリクス回路である。
略のブロック図である。図中１は複数の映像ソースから
１つを選択するセレクタ、２は映像信号の振幅を常に一
定に保つＡＧＣ回路、３は映像信号に含まれている色信
号を復調するクロマ復調回路、４は前記信号をアナログ
−デジタル変換するＡ／Ｄ変換回路、５はクリアビジョ
ン（ＥＤＴＶ）に必要な３次元のＹ／Ｃ分離や動き検出
また倍速順次走査に必要な補完信号を生成するＥＤ処理
回路、６は倍速順次走査するためのメモリ回路、７はＡ
／Ｄするためのクロックや倍速に必要なクロックを発生
するＰＬＬ回路、８は前記ＰＬＬ回路７の出力を受けて
各種の制御信号を生成する制御回路、９はメモリ６によ
り倍速に変換された映像信号をデジタル−アナログ変換
するＤ／Ａ変換回路、１０はＤ／Ａ変換されたＹ信号・
Ｃ信号（２Ｉ・２Ｑ）から原色信号ＲＧＢに変換するマ
トリクス回路である。
【０００４】以上のように構成されたＥＤＴＶについて
、以下その動作について簡単に説明する。セレクタ１で
選択された映像信号は、１つは輝度信号としてＡＧＣ回
路２に入り出力振幅が一定になるようＡＧＣが掛けられ
Ａ／Ｄ変換回路４へ、１つは色信号（Ｃ信号）としてク
ロマ復調回路３に入りＩ（Ｒ−Ｙ）信号とＱ（Ｂ−Ｙ）
信号に復調され同様にＡ／Ｄ変換回路４に入力される。 もう１つは同期信号としてＰＬＬ回路７に入力され、こ
こでは倍速の基本クロックである２８．６ＭＨｚ（８ｆ
ｓｃ、ｆｓｃ＝３．５７９５４ＭＨｚ）で発振させ水平
同期信号とのＰＬＬを行っている。
、以下その動作について簡単に説明する。セレクタ１で
選択された映像信号は、１つは輝度信号としてＡＧＣ回
路２に入り出力振幅が一定になるようＡＧＣが掛けられ
Ａ／Ｄ変換回路４へ、１つは色信号（Ｃ信号）としてク
ロマ復調回路３に入りＩ（Ｒ−Ｙ）信号とＱ（Ｂ−Ｙ）
信号に復調され同様にＡ／Ｄ変換回路４に入力される。 もう１つは同期信号としてＰＬＬ回路７に入力され、こ
こでは倍速の基本クロックである２８．６ＭＨｚ（８ｆ
ｓｃ、ｆｓｃ＝３．５７９５４ＭＨｚ）で発振させ水平
同期信号とのＰＬＬを行っている。
【０００５】Ａ／Ｄ変換回路４は、Ｙ信号については１
４．３ＭＨｚ（４ｆｓｃ）で８ビット２５６階調、Ｃ信
号については３．５８ＭＨｚ（ｆｓｃ）で７ビット１２
８階調でおのおの量子化しデジタル信号に変換している
。ＥＤ処理回路５はＡ／Ｄ変換回路４の出力を受けて各
種の高画質化の処理を行うところで、３次元のＹ／Ｃ分
離や動き検出また倍速順次走査に必要な補完信号を生成
し、ここでは現行走査信号（ライン）のＹとＣおよび補
完ラインのＹとＣを出力する。ここまでの水平周期信号
は１５．７５ＫＨｚである。
４．３ＭＨｚ（４ｆｓｃ）で８ビット２５６階調、Ｃ信
号については３．５８ＭＨｚ（ｆｓｃ）で７ビット１２
８階調でおのおの量子化しデジタル信号に変換している
。ＥＤ処理回路５はＡ／Ｄ変換回路４の出力を受けて各
種の高画質化の処理を行うところで、３次元のＹ／Ｃ分
離や動き検出また倍速順次走査に必要な補完信号を生成
し、ここでは現行走査信号（ライン）のＹとＣおよび補
完ラインのＹとＣを出力する。ここまでの水平周期信号
は１５．７５ＫＨｚである。
【０００６】メモリ回路６はＥＤ処理回路４を受けて倍
速順次走査するために必要で書き込みは１走査（１Ｈ）
ごとに１４．３ＭＨｚのクロックで、読み出しを２８．
６ＭＨｚで現ラインと補完ラインを交互に行い、合成す
ることにより実現している。ここで水平周波数は倍の３
１．５ＫＨｚとなる。
速順次走査するために必要で書き込みは１走査（１Ｈ）
ごとに１４．３ＭＨｚのクロックで、読み出しを２８．
６ＭＨｚで現ラインと補完ラインを交互に行い、合成す
ることにより実現している。ここで水平周波数は倍の３
１．５ＫＨｚとなる。
【０００７】制御回路８は前記動作をさせるための各種
制御信号を発生させる回路である。メモリ回路６で倍速
にされたデジタルデータはＤ／Ａ変換回路９に入力され
アナログ信号に変換され信号２Ｙ・２Ｉ・２Ｑが出力さ
れる。これを受けてマトリクス回路１０は原色信号ＲＧ
Ｂに変換する。
制御信号を発生させる回路である。メモリ回路６で倍速
にされたデジタルデータはＤ／Ａ変換回路９に入力され
アナログ信号に変換され信号２Ｙ・２Ｉ・２Ｑが出力さ
れる。これを受けてマトリクス回路１０は原色信号ＲＧ
Ｂに変換する。
【０００８】このような機能を、アダプタタイプとした
場合に原色信号ＲＧＢのブランキングのレベルが問題と
なる。接続されたＶＰＳなどは、このブランキングのレ
ベルを黒レベルとして全体の明るさが決まるからである
。
場合に原色信号ＲＧＢのブランキングのレベルが問題と
なる。接続されたＶＰＳなどは、このブランキングのレ
ベルを黒レベルとして全体の明るさが決まるからである
。
【０００９】マトリクス回路１０においては、同期信号
やブランキング信号が含まれており、この除去回路が付
加されている。
やブランキング信号が含まれており、この除去回路が付
加されている。
【００１０】第４図にその回路図を示す。ＲＧＢともに
共通なので赤Ｒを代表に説明する。マトリクス回路１０
−１の出力信号Ｒは抵抗１１、トランジスタ１２、抵抗
１３のバッファを経て抵抗１４、トランジスタ１５、抵
抗１６でアンプされ、再度トランジスタ１７、抵抗のバ
ッファにはいる。一方抵抗２０、ボリウム２１、抵抗２
２にてスライスレベルが決められ、トランジスタ１９を
通してトランジスタ１７に加えている。
共通なので赤Ｒを代表に説明する。マトリクス回路１０
−１の出力信号Ｒは抵抗１１、トランジスタ１２、抵抗
１３のバッファを経て抵抗１４、トランジスタ１５、抵
抗１６でアンプされ、再度トランジスタ１７、抵抗のバ
ッファにはいる。一方抵抗２０、ボリウム２１、抵抗２
２にてスライスレベルが決められ、トランジスタ１９を
通してトランジスタ１７に加えている。
【００１１】動作としては、トランジスタ１７のベース
がトランジスタ１９のベースより電圧が高いときにはト
ランジスタ１９はＯＦＦとなりトランジスタ１７側の信
号がそのまま出力される。又、トランジスタ１７のベー
スがトランジスタ１９のベースより電圧が低いときには
トランジスタ１９はＯＮとなり、トランジスタ１９側の
スライスレベル電圧がそのまま出力される。その様子を
図５に示す。スライスレベルをボリウム２１にて調整す
ることにより、同期信号やブランキング信号を除去し、
黒レベルが決められる。
がトランジスタ１９のベースより電圧が高いときにはト
ランジスタ１９はＯＦＦとなりトランジスタ１７側の信
号がそのまま出力される。又、トランジスタ１７のベー
スがトランジスタ１９のベースより電圧が低いときには
トランジスタ１９はＯＮとなり、トランジスタ１９側の
スライスレベル電圧がそのまま出力される。その様子を
図５に示す。スライスレベルをボリウム２１にて調整す
ることにより、同期信号やブランキング信号を除去し、
黒レベルが決められる。
【００１２】
【発明が解決しようとする課題】従来例においては、ス
ライスレベルの調整により映像信号の黒側が影響を受け
詰まりやすくなる、とともに調整が難しくなっていたと
いう問題があった。
ライスレベルの調整により映像信号の黒側が影響を受け
詰まりやすくなる、とともに調整が難しくなっていたと
いう問題があった。
【００１３】本発明は上記課題に鑑み映像信号をスライ
スしても映像信号が詰まらないようにした映像信号処理
装置を提供するものである。
スしても映像信号が詰まらないようにした映像信号処理
装置を提供するものである。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、本発明の映像信号処理装置は、スライスする必要の
有る期間のみスライスレベルが発生するようにするもの
である。
に、本発明の映像信号処理装置は、スライスする必要の
有る期間のみスライスレベルが発生するようにするもの
である。
【００１５】
【作用】本発明は、上記の構成とすることによりスライ
スレベルを変えても映像信号が詰まらないようにするこ
とができる。
スレベルを変えても映像信号が詰まらないようにするこ
とができる。
【００１６】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図１は本発明の一実施例における映
像信号処理装置の回路を示したものである。図において
抵抗１１〜２２、トランジスタ１２〜１９は従来例と同
様である。トランジスタ３０は抵抗３１を介して、ブラ
ンキング信号に同期したコントロール信号により制御さ
れコントロール信号が“ＬＯＷ”の時ＯＮ、“ＨＩＧＨ
”の時ＯＦＦとなる。このトランジスタ３０のエミッタ
は電圧Ｖｃｃに、コレクタは抵抗２０の一端に接続して
いる。
しながら説明する。図１は本発明の一実施例における映
像信号処理装置の回路を示したものである。図において
抵抗１１〜２２、トランジスタ１２〜１９は従来例と同
様である。トランジスタ３０は抵抗３１を介して、ブラ
ンキング信号に同期したコントロール信号により制御さ
れコントロール信号が“ＬＯＷ”の時ＯＮ、“ＨＩＧＨ
”の時ＯＦＦとなる。このトランジスタ３０のエミッタ
は電圧Ｖｃｃに、コレクタは抵抗２０の一端に接続して
いる。
【００１７】以上のように構成された映像信号処理装置
について、以下その動作について説明する。
について、以下その動作について説明する。
【００１８】第２図に示すごとく、コントロール信号の
パルス幅をブランキング信号より広めに設定してトラン
ジスタ３０に加える。これによりトランジスタ３０は、
ブランキング信号の期間のみＯＮしスライスレベルが発
生し、このとき逆にトランジスタ１７はＯＦＦとなり映
像信号のブランキング期間のみがスライスされることに
なる。その他の期間はトランジスタ１７がＯＮし、その
出力がそのままＲ信号として出力される。
パルス幅をブランキング信号より広めに設定してトラン
ジスタ３０に加える。これによりトランジスタ３０は、
ブランキング信号の期間のみＯＮしスライスレベルが発
生し、このとき逆にトランジスタ１７はＯＦＦとなり映
像信号のブランキング期間のみがスライスされることに
なる。その他の期間はトランジスタ１７がＯＮし、その
出力がそのままＲ信号として出力される。
【００１９】以上の構成にすることにより、映像信号に
は影響を与えることがなくなり、調整が簡単となる。
は影響を与えることがなくなり、調整が簡単となる。
【００２０】
【発明の効果】以上のように本発明によれば、スライス
レベルの調整をするに際し、映像信号の黒側のツブれを
気にすることがなく、調整が簡単に行うことができるよ
うになる。
レベルの調整をするに際し、映像信号の黒側のツブれを
気にすることがなく、調整が簡単に行うことができるよ
うになる。
【図１】本発明の一実施例における映像信号処理装置の
回路図
回路図
【図２】同映像信号処理装置の動作説明のための波形図
【図３】従来例のブロック図
【図４】従来例の具体回路図
【図５】図４の動作説明のための出力波形図
【符号の説
明】 １０−１ マトリクス回路 １０−２ 除去回路 ２１ スライスレベル調整ボリウム ３０ コントロールトランジスタ
明】 １０−１ マトリクス回路 １０−２ 除去回路 ２１ スライスレベル調整ボリウム ３０ コントロールトランジスタ
Claims (1)
- 【請求項１】テレビジョン信号を信号処理をし、原色信
号に復調してＲＧＢ信号を出力するに際し、上記信号を
任意のレベルでスライスする手段と、上記手段が特定の
期間のみ動作する手段を、有したことを特徴とした映像
信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003714A JPH04243394A (ja) | 1991-01-17 | 1991-01-17 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003714A JPH04243394A (ja) | 1991-01-17 | 1991-01-17 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04243394A true JPH04243394A (ja) | 1992-08-31 |
Family
ID=11564990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003714A Pending JPH04243394A (ja) | 1991-01-17 | 1991-01-17 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04243394A (ja) |
-
1991
- 1991-01-17 JP JP3003714A patent/JPH04243394A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1173954A (en) | Television receiver including a circuit for doubling line scanning frequency | |
| US4509071A (en) | Double-scanning non-interlace television receiver | |
| US4521802A (en) | Double-scanning non-interlace color television receiver | |
| JPH07114475B2 (ja) | 画像再生装置の電流変更装置 | |
| US6366327B1 (en) | Vertical sync detection and output for video decoder | |
| JPH0247918B2 (ja) | ||
| US4783703A (en) | Television flicker preventing circuit with gamma value conversion prior to field-to-frame conversion | |
| JPH04243394A (ja) | 映像信号処理装置 | |
| CA1164996A (en) | Composite timing signal generator with predictable output level | |
| CA1300741C (en) | Signal separator having function of subsampling digital composite video signal | |
| JPH04440B2 (ja) | ||
| JPS6284665A (ja) | テレビジヨン受像機 | |
| JP2525431B2 (ja) | Ｒｇｂマルチ端子入力対応型順次走査変換テレビジョン受像機 | |
| JPH07177438A (ja) | テレビジョン受像機 | |
| JP2605255B2 (ja) | テレビジヨン受像機 | |
| KR920008836Y1 (ko) | 티브이 방송신호와 텔레텍스트신호 절환시 발생되는 동기신호 손상을 방지하기 위한 회로 | |
| JPH06164991A (ja) | Ｅｄｔｖテレビジョン受像機 | |
| JPS60180383A (ja) | テレビジヨン受像機 | |
| JP3017873B2 (ja) | 白黒映像信号出力装置 | |
| KR910005801Y1 (ko) | Tv의 백폭 제한 회로 | |
| JPH0516783Y2 (ja) | ||
| JPH01165288A (ja) | Ｐａｌ／ｓｅｃａｍ方式のデジタル信号処理回路 | |
| JPS5842999B2 (ja) | カラ−・テレビジョン装置 | |
| JPH04277987A (ja) | 映像信号処理回路 | |
| JPH05336468A (ja) | テレビジョン受像機 |