JPH04244986A - ビデオ積分回路の試験装置 - Google Patents
ビデオ積分回路の試験装置Info
- Publication number
- JPH04244986A JPH04244986A JP3029170A JP2917091A JPH04244986A JP H04244986 A JPH04244986 A JP H04244986A JP 3029170 A JP3029170 A JP 3029170A JP 2917091 A JP2917091 A JP 2917091A JP H04244986 A JPH04244986 A JP H04244986A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- video
- integration circuit
- test
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、パルスレーダ装置に
用いられるビデオ積分回路を試験するためのビデオ積分
回路の試験装置に関するものである。
用いられるビデオ積分回路を試験するためのビデオ積分
回路の試験装置に関するものである。
【0002】
【従来の技術】図5は従来用いられてきたビデオ積分回
路およびその試験装置を含むレーダ装置の一部を示すブ
ロック図である。図において、2は位相検波器(図示せ
ず)からのビデオ信号と試験用ビデオ信号とのビデオ切
り換えスイッチ、3は切り換えスイッチ2からのビデオ
信号のビデオ積分回路、9はビデオ積分回路3を試験す
る試験装置である。
路およびその試験装置を含むレーダ装置の一部を示すブ
ロック図である。図において、2は位相検波器(図示せ
ず)からのビデオ信号と試験用ビデオ信号とのビデオ切
り換えスイッチ、3は切り換えスイッチ2からのビデオ
信号のビデオ積分回路、9はビデオ積分回路3を試験す
る試験装置である。
【0003】図6はビデオ積分回路3の構成を示すブロ
ック図であり、4はビデオ信号の振幅を検出する絶対値
回路、5は絶対値回路4の出力と遅延出力又は“0”と
を加算する加算回路、6は加算回路5の出力を遅延させ
る遅延メモリ、7は遅延メモリ6を駆動するアドレスカ
ウンタ、8は遅延メモリ6の遅延出力又は“0”を選択
して加算回路5に加えるスイッチである。
ック図であり、4はビデオ信号の振幅を検出する絶対値
回路、5は絶対値回路4の出力と遅延出力又は“0”と
を加算する加算回路、6は加算回路5の出力を遅延させ
る遅延メモリ、7は遅延メモリ6を駆動するアドレスカ
ウンタ、8は遅延メモリ6の遅延出力又は“0”を選択
して加算回路5に加えるスイッチである。
【0004】次に動作について説明する。図5において
、通常、位相検波器の出力であるバイポーラビデオ信号
を構成するI(In−phase)ビデオ信号とQ(Q
uadrature) ビデオ信号とは、ビデオ切り換
えスイッチ2を通じてビデオ積分回路3に入力される。
、通常、位相検波器の出力であるバイポーラビデオ信号
を構成するI(In−phase)ビデオ信号とQ(Q
uadrature) ビデオ信号とは、ビデオ切り換
えスイッチ2を通じてビデオ積分回路3に入力される。
【0005】図6において、入力されるIビデオ信号,
Qビデオ信号は絶対値回路4で振幅を算出される。求め
られた振幅は、加算回路5で遅延メモリ6からの遅延出
力と加算され、直線ビデオ信号として出力されると共に
、遅延メモリ6に蓄えられる。また、レーダ装置から第
1ヒット信号が入力された時は、スイッチ8により“0
”が選択され、絶対値回路4の出力がそのまま、直線ビ
デオ信号として出力される。遅延メモリ6は、アドレス
カウンタ7によりアドレスを制御される。アドレスカウ
ンタ7は、送信トリガ又はこれに同期した信号によりリ
セットされ、アドレスが0となる。
Qビデオ信号は絶対値回路4で振幅を算出される。求め
られた振幅は、加算回路5で遅延メモリ6からの遅延出
力と加算され、直線ビデオ信号として出力されると共に
、遅延メモリ6に蓄えられる。また、レーダ装置から第
1ヒット信号が入力された時は、スイッチ8により“0
”が選択され、絶対値回路4の出力がそのまま、直線ビ
デオ信号として出力される。遅延メモリ6は、アドレス
カウンタ7によりアドレスを制御される。アドレスカウ
ンタ7は、送信トリガ又はこれに同期した信号によりリ
セットされ、アドレスが0となる。
【0006】以上により、ビデオ積分回路3では、パル
スヒット数分だけビデオ信号の積分操作を行う。その積
分操作では、各ヒットの同一距離のビデオ信号を積分す
る。
スヒット数分だけビデオ信号の積分操作を行う。その積
分操作では、各ヒットの同一距離のビデオ信号を積分す
る。
【0007】次に、ビデオ積分回路3の点検試験を行う
場合は、位相検波器出力のIビデオ,Qビデオの代わり
に、ビデオ切り換えスイッチ2により、試験装置9から
の試験用ビデオ信号をビデオ積分回路3に入力する。こ
の時、ビデオ積分試験装置9は、図7に示すような試験
用ビデオ信号を出力する。図7は試験用ビデオ信号のI
ビデオ信号,Qビデオ信号の振幅がそれぞれ常にB,C
であり、その絶対値A及び位相θが、
場合は、位相検波器出力のIビデオ,Qビデオの代わり
に、ビデオ切り換えスイッチ2により、試験装置9から
の試験用ビデオ信号をビデオ積分回路3に入力する。こ
の時、ビデオ積分試験装置9は、図7に示すような試験
用ビデオ信号を出力する。図7は試験用ビデオ信号のI
ビデオ信号,Qビデオ信号の振幅がそれぞれ常にB,C
であり、その絶対値A及び位相θが、
【0008】
【数1】
【0009】で、一定であることを示している。このよ
うな試験用ビデオ信号がビデオ積分回路3に入力される
と図8に示すように、積分回数に比例し、かつ振幅がx
倍(xは積分回数)の直線ビデオ信号が得られる。
うな試験用ビデオ信号がビデオ積分回路3に入力される
と図8に示すように、積分回数に比例し、かつ振幅がx
倍(xは積分回数)の直線ビデオ信号が得られる。
【0010】
【発明が解決しようとする課題】従来のビデオ積分回路
の試験装置は、以上のように構成されているので、試験
用ビデオ信号の上記数式(1)の位相θが常に一定のた
め、ビデオ積分回路3の絶対値回路4の全特性を点検す
るためには、試験用ビデオ信号のIビデオ信号,Qビデ
オ信号の振幅を手動より種々のレベルに設定し、位相値
θを変化させてやることが必要であり、また、試験用ビ
デオ信号の振幅が常に一定のため、各ヒット間の積分が
同一距離のビデオ信号で行われていることが確認できな
いという課題があった。
の試験装置は、以上のように構成されているので、試験
用ビデオ信号の上記数式(1)の位相θが常に一定のた
め、ビデオ積分回路3の絶対値回路4の全特性を点検す
るためには、試験用ビデオ信号のIビデオ信号,Qビデ
オ信号の振幅を手動より種々のレベルに設定し、位相値
θを変化させてやることが必要であり、また、試験用ビ
デオ信号の振幅が常に一定のため、各ヒット間の積分が
同一距離のビデオ信号で行われていることが確認できな
いという課題があった。
【0011】なお、先行する類似技術としては、例えば
特開平2−173584号公報などがある。
特開平2−173584号公報などがある。
【0012】この発明は、上記のような課題を解消する
ためになされたもので、ビデオ積分回路の絶対値回路の
全特性を自動的に点検できるとともに、各ヒット間の同
一距離のビデオ信号が積分されていることを確認するこ
とができるビデオ積分回路の試験装置を得ることを目的
とする。
ためになされたもので、ビデオ積分回路の絶対値回路の
全特性を自動的に点検できるとともに、各ヒット間の同
一距離のビデオ信号が積分されていることを確認するこ
とができるビデオ積分回路の試験装置を得ることを目的
とする。
【0013】
【課題を解決するための手段】この発明に係るビデオ積
分回路の試験装置は、所定周期で振幅が変化すると共に
上記所定周期より短い間隔毎に上記振幅がゼロとなるよ
うな試験用ビデオ信号を発生するようにしたものである
。
分回路の試験装置は、所定周期で振幅が変化すると共に
上記所定周期より短い間隔毎に上記振幅がゼロとなるよ
うな試験用ビデオ信号を発生するようにしたものである
。
【0014】
【作用】この発明におけるビデオ積分回路の試験装置は
、試験用ビデオ信号の位相を変化させ、振幅をある一定
間隔毎に0にすることにより、絶対値回路の特性を自動
的に点検することができると共に、各ヒット間の同一距
離のビデオ信号が積分されていることを確認することが
できる。
、試験用ビデオ信号の位相を変化させ、振幅をある一定
間隔毎に0にすることにより、絶対値回路の特性を自動
的に点検することができると共に、各ヒット間の同一距
離のビデオ信号が積分されていることを確認することが
できる。
【0015】
【実施例】以下、この発明の一実施例を図について説明
する。図1においては、図5と同一部分には同一符号を
付して説明を省略する。
する。図1においては、図5と同一部分には同一符号を
付して説明を省略する。
【0016】図1において、1はこの発明によるビデオ
積分回路3の試験装置で、図2に示す試験用ビデオ信号
を発生するように成されている。
積分回路3の試験装置で、図2に示す試験用ビデオ信号
を発生するように成されている。
【0017】次に動作について説明する。
【0018】通常、位相検波器の出力であるI,Qビデ
オ信号は、ビデオ切り換えスイッチ2を通じてビデオ積
分回路3へ入力される。ビデオ積分回路3の動作,構成
は、図6の従来のものと同じである。ビデオ積分回路3
を点検する場合は、位相検波器出力のIビデオ信号,Q
ビデオ信号の代わりに、ビデオ切り換えスイッチ2によ
り、試験装置1からの試験用ビデオ信号をビデオ積分回
路3へ入力する。この試験装置1は図2に示すような試
験用ビデオ信号を出力する。この図2はIビデオ信号,
Qビデオ信号の振幅が下記の通りに変化することを示し
ている。
オ信号は、ビデオ切り換えスイッチ2を通じてビデオ積
分回路3へ入力される。ビデオ積分回路3の動作,構成
は、図6の従来のものと同じである。ビデオ積分回路3
を点検する場合は、位相検波器出力のIビデオ信号,Q
ビデオ信号の代わりに、ビデオ切り換えスイッチ2によ
り、試験装置1からの試験用ビデオ信号をビデオ積分回
路3へ入力する。この試験装置1は図2に示すような試
験用ビデオ信号を出力する。この図2はIビデオ信号,
Qビデオ信号の振幅が下記の通りに変化することを示し
ている。
【0019】
【数2】
【0020】
【数3】
【0021】ただし、間隔M毎に、I,Qビデオとも振
幅を瞬時的に0とする。また、tは時間、M,Nは定数
である。
幅を瞬時的に0とする。また、tは時間、M,Nは定数
である。
【0022】数式2は時間により試験用ビデオ信号の位
相が連続的に0〜360°まで変化することを示してい
る。
相が連続的に0〜360°まで変化することを示してい
る。
【0023】このような試験用ビデオ信号がビデオ積分
回路3に入力されると、図3に示すように、出力される
直線ビデオ信号は積分回数に比例しかつ振幅がx倍(x
は積分回数)となる。また、間隔M毎に振幅が瞬時的に
0となる。
回路3に入力されると、図3に示すように、出力される
直線ビデオ信号は積分回数に比例しかつ振幅がx倍(x
は積分回数)となる。また、間隔M毎に振幅が瞬時的に
0となる。
【0024】なお、上記実施例では、試験装置1から出
力される試験用ビデオ信号が図2に示すようにヒット数
により変化しない場合を示したが、図4に示すような試
験用ビデオ信号としてもよい。図4において、試験用ビ
デオ信号のIビデオ信号,Qビデオ信号は以下のように
変化する。
力される試験用ビデオ信号が図2に示すようにヒット数
により変化しない場合を示したが、図4に示すような試
験用ビデオ信号としてもよい。図4において、試験用ビ
デオ信号のIビデオ信号,Qビデオ信号は以下のように
変化する。
【0025】
【数4】
【0026】ただし、間隔M毎にI,Qビデオ信号とも
振幅を0とする。またtは時間,M,Nは定数,xはヒ
ット数である。
振幅を0とする。またtは時間,M,Nは定数,xはヒ
ット数である。
【0027】数式(4)は数式(3)と同様に、試験用
ビデオ信号の位相が連続的に0〜360°まで変化する
ことを示している。このため、このような試験用ビデオ
信号がビデオ積分回路3に入力された場合、直線ビデオ
は図3に示すものと同一になり、図1の実施例と同様の
効果を得る。
ビデオ信号の位相が連続的に0〜360°まで変化する
ことを示している。このため、このような試験用ビデオ
信号がビデオ積分回路3に入力された場合、直線ビデオ
は図3に示すものと同一になり、図1の実施例と同様の
効果を得る。
【0028】
【発明の効果】以上のように、この発明によれば、所定
周期で振幅が変化すると共に、一定間隔でその振幅が0
となる試験用ビデオ信号を発生するようにしたので、ビ
デオ積分回路を構成する絶対値回路の点検を自動的に行
えるようになると共に、ビデオ積分が、各ヒットの同一
距離で行われていることを簡単に確認できるという効果
がある。
周期で振幅が変化すると共に、一定間隔でその振幅が0
となる試験用ビデオ信号を発生するようにしたので、ビ
デオ積分回路を構成する絶対値回路の点検を自動的に行
えるようになると共に、ビデオ積分が、各ヒットの同一
距離で行われていることを簡単に確認できるという効果
がある。
【図1】この発明の一実施例によるビデオ積分回路の試
験装置を用いたレーダ装置の一部の構成を示すブロック
図である。
験装置を用いたレーダ装置の一部の構成を示すブロック
図である。
【図2】この発明による試験用ビデオ信号の波形図であ
る。
る。
【図3】同試験用ビデオ信号を用いたときのビデオ積分
回路から出力される直線ビデオ信号に関するタイミング
チャートである。
回路から出力される直線ビデオ信号に関するタイミング
チャートである。
【図4】試験用ビデオ信号の他の例を示す波形図である
。
。
【図5】従来のビデオ積分回路の試験装置を用いたレー
ダ装置の一部の構成を示すブロック図である。
ダ装置の一部の構成を示すブロック図である。
【図6】従来のビデオ積分回路のブロック図である。
【図7】従来の試験用ビデオ信号の波形図である。
【図8】同試験用ビデオ信号を用いたときのビデオ積分
回路から出力される直線ビデオ信号に関するタイミング
チャートである。
回路から出力される直線ビデオ信号に関するタイミング
チャートである。
1 試験装置
3 ビデオ積分回路
なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項1】 レーダ装置における位相検波器から出
力されるバイポーラビデオ信号をヒットに応じて積分し
直線ビデオ信号を出力するビデオ積分回路を試験するた
めのビデオ積分回路の試験装置において、所定周期で振
幅が変化すると共に上記所定周期より短い間隔毎に上記
振幅がゼロとなる試験用ビデオ信号を発生することを特
徴とするビデオ積分回路の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3029170A JPH04244986A (ja) | 1991-01-31 | 1991-01-31 | ビデオ積分回路の試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3029170A JPH04244986A (ja) | 1991-01-31 | 1991-01-31 | ビデオ積分回路の試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04244986A true JPH04244986A (ja) | 1992-09-01 |
Family
ID=12268769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3029170A Pending JPH04244986A (ja) | 1991-01-31 | 1991-01-31 | ビデオ積分回路の試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04244986A (ja) |
-
1991
- 1991-01-31 JP JP3029170A patent/JPH04244986A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950001731A (ko) | 비디오 신호의 노이즈 성분결정 방법 및 그 방법을 실행하는 회로 | |
| JPH04244986A (ja) | ビデオ積分回路の試験装置 | |
| US4829366A (en) | Method and apparatus for measuring delay and/or gain difference using two different frequency sources | |
| US3836845A (en) | Apparatus for testing the linearity of a circuit by using ratio determining means | |
| JPH04245900A (ja) | 表示装置を校正する方法及び装置 | |
| SU941933A2 (ru) | Система управлени вибростендом | |
| JPH0810151B2 (ja) | 超音波流速測定装置 | |
| JPH06103293B2 (ja) | 超音波測定装置のa/d変換処理方式 | |
| JPS60119474A (ja) | ダイナミツク・フイルタの試験装置 | |
| JPH0264469A (ja) | 信号分折装置 | |
| JPH06213951A (ja) | 利得測定システム | |
| SU875435A1 (ru) | Тренажер компенсаторного слежени дл обучени операторов | |
| SU659996A2 (ru) | Измеритель нестабильности временных интервалов | |
| JP2537480Y2 (ja) | パルス検出回路 | |
| JPH04198773A (ja) | 半導体装置の試験装置 | |
| JPH0625787B2 (ja) | スペクトラム・アナライザ | |
| JPH06132839A (ja) | 受信装置及びその自動校正方法。 | |
| SU1012254A2 (ru) | Генератор случайного процесса | |
| SU1013913A2 (ru) | Устройство дл контрол интерпол тора | |
| RU1795379C (ru) | Способ определени разности фаз на высокой частоте | |
| SU661754A1 (ru) | Формирующее устройство дл фазометра | |
| JPH0492910A (ja) | クロック信号分配装置 | |
| JPS60114770A (ja) | 多現象オシロスコ−プ | |
| JPS63128220A (ja) | 距離測定装置用演算回路 | |
| JPH0682500A (ja) | 周波数測定装置 |