JPH0424653Y2 - - Google Patents
Info
- Publication number
- JPH0424653Y2 JPH0424653Y2 JP10769785U JP10769785U JPH0424653Y2 JP H0424653 Y2 JPH0424653 Y2 JP H0424653Y2 JP 10769785 U JP10769785 U JP 10769785U JP 10769785 U JP10769785 U JP 10769785U JP H0424653 Y2 JPH0424653 Y2 JP H0424653Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switch
- terminal
- power
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Power Sources (AREA)
Description
【考案の詳細な説明】
［産業上の利用分野］
この考案は電源回路に関し、さらに詳しく言え
ば、例えばデジタルマルチメータに搭載されてい
るＡ／Ｄコンバータ等に対して＋／−電源を供給
するとともに、電源スイツチのオフ時にはデータ
ホールド信号を印加し得る電源回路に関するもの
である。
ば、例えばデジタルマルチメータに搭載されてい
るＡ／Ｄコンバータ等に対して＋／−電源を供給
するとともに、電源スイツチのオフ時にはデータ
ホールド信号を印加し得る電源回路に関するもの
である。
［考案の技術的背景］
一般に、この種の電源回路は、第２図に示され
ているように、例えば２つの直流電源E1，E2を
直列に接続してなる直流電源部Ｅを有し、その正
極および負極を電源スイツチSW1を介してＡ／Ｄ
コンバータ等からなる負極Ｌの＋電源入力端子
Vddと−電源入力端子Vssとに接続するととも
に、直流電源部Ｅの中性点を負極Ｌの共通端子
COMに接続するようにしている。また、その
HOLD端子と直流電源部Ｅの負極側との間には
ホールドスイツチSW2が接続されているととも
に、HOLD端子は抵抗Ｒを介して直流電源部Ｅ
の正極側されていて、スイツチSW2をオンにする
ことによりHOLD端子の電位を例えば＋Ｖから
−Ｖに変えてホールド機能を動作させるようにし
ている。この場合、電源スイツチSW1としては、
直流電源部Ｅの正極側と負極側とを同時にオンオ
フする必要上２連式のスライドスイツチやロツク
機構付のプツシユスイツチが用いられる。
ているように、例えば２つの直流電源E1，E2を
直列に接続してなる直流電源部Ｅを有し、その正
極および負極を電源スイツチSW1を介してＡ／Ｄ
コンバータ等からなる負極Ｌの＋電源入力端子
Vddと−電源入力端子Vssとに接続するととも
に、直流電源部Ｅの中性点を負極Ｌの共通端子
COMに接続するようにしている。また、その
HOLD端子と直流電源部Ｅの負極側との間には
ホールドスイツチSW2が接続されているととも
に、HOLD端子は抵抗Ｒを介して直流電源部Ｅ
の正極側されていて、スイツチSW2をオンにする
ことによりHOLD端子の電位を例えば＋Ｖから
−Ｖに変えてホールド機能を動作させるようにし
ている。この場合、電源スイツチSW1としては、
直流電源部Ｅの正極側と負極側とを同時にオンオ
フする必要上２連式のスライドスイツチやロツク
機構付のプツシユスイツチが用いられる。
しかしながら、この種のスイツチは比較的構造
が複雑で、かつ高価であるとともに、それを組込
むにも余計な工数を必要とする。また、電源スイ
ツチSW1の切忘れによる電池電源の無駄な消耗を
招来する虞れが多分にある。さらには、データを
ホールドするにはその都度ホールドスイツチSW2
を押すことが必要であり、その操作が面倒であ
る。
が複雑で、かつ高価であるとともに、それを組込
むにも余計な工数を必要とする。また、電源スイ
ツチSW1の切忘れによる電池電源の無駄な消耗を
招来する虞れが多分にある。さらには、データを
ホールドするにはその都度ホールドスイツチSW2
を押すことが必要であり、その操作が面倒であ
る。
［考案の目的］
この考案は上記した従来の事情に鑑みなされた
もので、その目的は、電源スイツチとしては構造
簡単な１つの開閉スイツチでよく、しかもそのス
イツチのオフに伴なつてＡ／Ｄコンバータ等の負
荷に対して自動的にデータホールド信号を供給す
るようにした電源回路を提供することにある。
もので、その目的は、電源スイツチとしては構造
簡単な１つの開閉スイツチでよく、しかもそのス
イツチのオフに伴なつてＡ／Ｄコンバータ等の負
荷に対して自動的にデータホールド信号を供給す
るようにした電源回路を提供することにある。
［実施例］
以下、この考案を第１図に示されている一実施
例を参照しながら詳細に説明する。
例を参照しながら詳細に説明する。
この電源回路は、例えばデジタルメータに搭載
されているＡ／Ｄコンバータ等からなる負荷Ｌに
適用されるもので、その負荷Ｌには＋電源入力端
子Vdd、−電源入力端子Vss、共通端子COMおよ
びデータホールド機能のためのHOLD端子が設
けられている。
されているＡ／Ｄコンバータ等からなる負荷Ｌに
適用されるもので、その負荷Ｌには＋電源入力端
子Vdd、−電源入力端子Vss、共通端子COMおよ
びデータホールド機能のためのHOLD端子が設
けられている。
この電源回路は、先に説明した従来例と同様に
例えば２つの直流電源E1，E2を直列に接続して
なる直流電源部Ｅを備え、この直流電源部Ｅの正
極および負極は負荷Ｌの対応するVdd端子とVss
端子にそれぞれ接続されるとともに、その中性点
はCOM端子に接続されるのであるが、この実施
例によると、直流電源部Ｅに対して抵抗R1、開
閉スイツチSWおよびコンデンサＣを含む直列回
路が並列的に接続されている。この場合、開閉ス
イツチSWはON接点ａ，OFF接点ｂおよびその
いずれかに切替えられる可動接点ｃを有する好ま
しくは常開型の構造簡単なものでよく、ON接点
ａには上記抵抗R1が接続され、可動接点ｃはコ
ンデンサＣ側に接続されている。このコンデンサ
Ｃと可動接点ｃとの間には、ともにNPN形のト
ランジスタQ2，Q3のベースが抵抗R3，R4を介し
てそれぞれ接続されている。トランジスタQ2の
エミツタは直流電源部Ｅの負極側に接続され、そ
のコレクタには抵抗R2を介してPNP型のトラン
ジスタQ1のベースが接続されている。一方、ト
ランジスタQ3のエミツタ−コレクタは上記トラ
ンジスタQ2のエミツタとVss端子との間に接続さ
れている。上記トランジスタQ1のエミツタ−コ
レクタは直流電源部Ｅの正極側とVdd端子との間
に接続されている。また、上記OFF接点ｂには
抵抗R5を介してNPN形トランジスタQ4のベース
が接続されていて、このトランジスタQ4のエミ
ツタは上記Vss端子に接続され、そのコレクタは
HOLD端子と、抵抗R6を介して上記Vdd端子と
に接続されている。
例えば２つの直流電源E1，E2を直列に接続して
なる直流電源部Ｅを備え、この直流電源部Ｅの正
極および負極は負荷Ｌの対応するVdd端子とVss
端子にそれぞれ接続されるとともに、その中性点
はCOM端子に接続されるのであるが、この実施
例によると、直流電源部Ｅに対して抵抗R1、開
閉スイツチSWおよびコンデンサＣを含む直列回
路が並列的に接続されている。この場合、開閉ス
イツチSWはON接点ａ，OFF接点ｂおよびその
いずれかに切替えられる可動接点ｃを有する好ま
しくは常開型の構造簡単なものでよく、ON接点
ａには上記抵抗R1が接続され、可動接点ｃはコ
ンデンサＣ側に接続されている。このコンデンサ
Ｃと可動接点ｃとの間には、ともにNPN形のト
ランジスタQ2，Q3のベースが抵抗R3，R4を介し
てそれぞれ接続されている。トランジスタQ2の
エミツタは直流電源部Ｅの負極側に接続され、そ
のコレクタには抵抗R2を介してPNP型のトラン
ジスタQ1のベースが接続されている。一方、ト
ランジスタQ3のエミツタ−コレクタは上記トラ
ンジスタQ2のエミツタとVss端子との間に接続さ
れている。上記トランジスタQ1のエミツタ−コ
レクタは直流電源部Ｅの正極側とVdd端子との間
に接続されている。また、上記OFF接点ｂには
抵抗R5を介してNPN形トランジスタQ4のベース
が接続されていて、このトランジスタQ4のエミ
ツタは上記Vss端子に接続され、そのコレクタは
HOLD端子と、抵抗R6を介して上記Vdd端子と
に接続されている。
上記した構成において、スイツチSWの可動接
点ｃをON接点ａ側に倒すと、抵抗R3，R4を介し
てトランジスタQ2，Q3のベースにベース電流が
供給されてそれらのトランジスタQ2，Q3がオン
になるとともに、トランジスQ2に導通によりト
ランジスタQ1もオンになり、これによりVdd端
子とVss端子の各々に所定の＋Ｖ電圧と−Ｖ電圧
が印加される。この時、コンデンサＣは直流電源
部Ｅにより充電される。また、HOLD端子は抵
抗R6を介して＋Ｖ電位に保持されるため、負荷
ＬであるＡ／Ｄコンバータはフリーランの状態に
ある。
点ｃをON接点ａ側に倒すと、抵抗R3，R4を介し
てトランジスタQ2，Q3のベースにベース電流が
供給されてそれらのトランジスタQ2，Q3がオン
になるとともに、トランジスQ2に導通によりト
ランジスタQ1もオンになり、これによりVdd端
子とVss端子の各々に所定の＋Ｖ電圧と−Ｖ電圧
が印加される。この時、コンデンサＣは直流電源
部Ｅにより充電される。また、HOLD端子は抵
抗R6を介して＋Ｖ電位に保持されるため、負荷
ＬであるＡ／Ｄコンバータはフリーランの状態に
ある。
そこで、可動接点ｃをOFF接点ｂ側に倒すと、
コンデンサＣに充電された電荷が抵抗R3，R4お
よびR5を介して放電され、これにより、トラン
ジスタQ1，Q2およびQ3が導通状態に保持される
ため、開閉スイツチSWをオフにしたにも拘らず
負荷Ｌ（Ａ／Ｄコンバータ）に電池電圧が供給さ
れるとともに、トランジスタQ4のオンにより
HOLD端子はVss端子の−Ｖ電位になるため、こ
の信号に基いてＡ／ＤコンバータＬの最終データ
がラツチされることになる。この状態はコンデン
サＣの容量と各抵抗R3，R4の抵抗値とによる放
電時定数より決められる所定時間（例えば５秒）
継続され、トランジスタQ2，Q3がオフとなつた
時点で終了する。
コンデンサＣに充電された電荷が抵抗R3，R4お
よびR5を介して放電され、これにより、トラン
ジスタQ1，Q2およびQ3が導通状態に保持される
ため、開閉スイツチSWをオフにしたにも拘らず
負荷Ｌ（Ａ／Ｄコンバータ）に電池電圧が供給さ
れるとともに、トランジスタQ4のオンにより
HOLD端子はVss端子の−Ｖ電位になるため、こ
の信号に基いてＡ／ＤコンバータＬの最終データ
がラツチされることになる。この状態はコンデン
サＣの容量と各抵抗R3，R4の抵抗値とによる放
電時定数より決められる所定時間（例えば５秒）
継続され、トランジスタQ2，Q3がオフとなつた
時点で終了する。
［効果］
上記した実施例の説明から明らかなように、こ
の考案によれば、構造簡単な一つの開閉スイツチ
にて直流電源部の正極側と負極側とを同時にオン
オフすることができる。この場合、その開閉スイ
ツチとしてはロツク機構を有しない常開型の例え
ば押釦スイツチであつてでよく、これによればス
イツチの切忘れによる電池電源の無駄な消耗が確
実に防止される。また、この考案によると、スイ
ツチをオフする際、それに伴なつて自動的にホー
ルド信号が出力されるため、従来のようにホール
ドスイツチをその都度押さなければならいなとい
うような操作上の面倒さはない。
の考案によれば、構造簡単な一つの開閉スイツチ
にて直流電源部の正極側と負極側とを同時にオン
オフすることができる。この場合、その開閉スイ
ツチとしてはロツク機構を有しない常開型の例え
ば押釦スイツチであつてでよく、これによればス
イツチの切忘れによる電池電源の無駄な消耗が確
実に防止される。また、この考案によると、スイ
ツチをオフする際、それに伴なつて自動的にホー
ルド信号が出力されるため、従来のようにホール
ドスイツチをその都度押さなければならいなとい
うような操作上の面倒さはない。
第１図はこの考案による電源回路の一実施例を
示した回路図、第２図は従来例を示した回路図で
ある。 図中、Ｅは直流電源部、Ｃはコンデンサ、SW
は開閉スイツチ、R1〜R6は抵抗、Q1〜Q4はトラ
ンジスタ、Ｌは負荷である。
示した回路図、第２図は従来例を示した回路図で
ある。 図中、Ｅは直流電源部、Ｃはコンデンサ、SW
は開閉スイツチ、R1〜R6は抵抗、Q1〜Q4はトラ
ンジスタ、Ｌは負荷である。
Claims (1)
- 【実用新案登録請求の範囲】 ＋電源入力端子、−電源入力端子、共通端子お
よびデータホールド機能のためのホールド端子を
含む負荷に給電する電源回路であつて、直流電源
部を有し、該直流電源部の正極および負極を対応
する上記＋電源入力端子と−電源入力端子の各々
に接続するとともに、その中性点を上記共通端子
に接続してなるものにおいて、 上記直流電源部の正極と負極との間に開閉スイ
ツチを介して接続されていてそのオン時に充電、
オフ時に放電されるコンデンサと、上記直流電源
部の正極と＋電源入力端子間およびその負極と−
電源入力端子間の各々に接続されていて、上記開
閉スイツチのオンにより導通され、オフ時には上
記コンデンサの放電電流により所定時間導通状態
に保持されたのち非導通となる２つのスイツチン
グトランジスタと、上記開閉スイツチのオフに伴
なう上記コンデンサの放電電流により上記ホール
ド端子の電位を上記＋電源入力端子もしくは−電
源入力端子のいずれかに電位に切替えるスイツチ
ング手段とを備えてなることを特徴とする電源回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10769785U JPH0424653Y2 (ja) | 1985-07-15 | 1985-07-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10769785U JPH0424653Y2 (ja) | 1985-07-15 | 1985-07-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6217238U JPS6217238U (ja) | 1987-02-02 |
| JPH0424653Y2 true JPH0424653Y2 (ja) | 1992-06-11 |
Family
ID=30984215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10769785U Expired JPH0424653Y2 (ja) | 1985-07-15 | 1985-07-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0424653Y2 (ja) |
-
1985
- 1985-07-15 JP JP10769785U patent/JPH0424653Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6217238U (ja) | 1987-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0450661Y2 (ja) | ||
| JPS5921554Y2 (ja) | 瞬時復帰形遅延回路 | |
| JPS6217238U (ja) | ||
| JPS6138290Y2 (ja) | ||
| KR930008005Y1 (ko) | 극성 전환 회로 | |
| KR950006744B1 (ko) | 전압 스위치 | |
| JPS635296Y2 (ja) | ||
| JPH062345Y2 (ja) | 近接スイツチ | |
| JPS63164120A (ja) | 突入電流防止回路 | |
| JPH03103631U (ja) | ||
| JPH0179115U (ja) | ||
| JPS63138700U (ja) | ||
| JPH0214250U (ja) | ||
| JPH0390135U (ja) | ||
| JPH0314830U (ja) | ||
| JPS63163030U (ja) | ||
| JPS61156442U (ja) | ||
| JPH0226349U (ja) | ||
| JPH0275949U (ja) | ||
| JPH0394046U (ja) | ||
| JPH02114191A (ja) | 電源スイツチ回路 | |
| JPH01151310A (ja) | 電力増幅器 | |
| JPH01156637U (ja) | ||
| KR930020848A (ko) | 온도에 안정한 랫치회로 | |
| JPH0377687B2 (ja) |