JPH04246802A - 初期設定方式 - Google Patents
初期設定方式Info
- Publication number
- JPH04246802A JPH04246802A JP5417891A JP5417891A JPH04246802A JP H04246802 A JPH04246802 A JP H04246802A JP 5417891 A JP5417891 A JP 5417891A JP 5417891 A JP5417891 A JP 5417891A JP H04246802 A JPH04246802 A JP H04246802A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- adjustment
- level
- switching
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims description 13
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電気・電子機器を調整
する場合の初期設定方式に関する。
する場合の初期設定方式に関する。
【０００２】
【従来の技術】従来の初期設定方式では、次の２つの方
式が採用されている。第１の方式では、各機器毎に個別
に調整が必要な箇所に可変抵抗器或いは可変コンデンサ
のような、可変型の部品を使用する。第２の方式では、
調整が必要な箇所にストラップ端子を設け、調整後にス
トラップ端子を論理“Ｈ”レベル或いは論理“Ｌ”レベ
ルに固定する。
式が採用されている。第１の方式では、各機器毎に個別
に調整が必要な箇所に可変抵抗器或いは可変コンデンサ
のような、可変型の部品を使用する。第２の方式では、
調整が必要な箇所にストラップ端子を設け、調整後にス
トラップ端子を論理“Ｈ”レベル或いは論理“Ｌ”レベ
ルに固定する。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
初期設定方式では、ロボットを使用した大規模な設備の
場合を除いて、簡易的な設備で自動化を実施しようとす
る場合、可変型の部品の調整作業又はストラップ端子の
設定に必ず人手が必要になり、完全な自動化が困難にな
るという欠点がある
初期設定方式では、ロボットを使用した大規模な設備の
場合を除いて、簡易的な設備で自動化を実施しようとす
る場合、可変型の部品の調整作業又はストラップ端子の
設定に必ず人手が必要になり、完全な自動化が困難にな
るという欠点がある
【０００４】本発明の目的は、自動調整が可能な初期設
定方式を提供することにある。
定方式を提供することにある。
【０００５】
【課題を解決するための手段】本発明による初期設定方
式は、切替制御信号により複数のデータ信号が供給され
る第１及び第２の入力端子群のどちらか一方を選択する
切替部に於て、前記第１の入力端子群には前記データ信
号がそのまま供給され、前記第２の入力端子群はそれぞ
れヒューズの入った抵抗分割回路に接続されており、設
定信号が入力された場合のみ前記データ信号の極性に応
じて前記ヒューズを溶断させることを特徴とする。
式は、切替制御信号により複数のデータ信号が供給され
る第１及び第２の入力端子群のどちらか一方を選択する
切替部に於て、前記第１の入力端子群には前記データ信
号がそのまま供給され、前記第２の入力端子群はそれぞ
れヒューズの入った抵抗分割回路に接続されており、設
定信号が入力された場合のみ前記データ信号の極性に応
じて前記ヒューズを溶断させることを特徴とする。
【０００６】
【作用】本発明の初期設定方式は、ストラップ線の代わ
りに切替部を設け、切替制御信号により調整時と初期設
定後の切替部の第１及び第２の入力端子群を切替え、更
に、調整後選択される第２の入力端子群側の抵抗分割回
路に入っているヒューズを調整で決定されたデータ信号
のレベルに応じて溶断することにより、設定レベルを固
定して完全自動化を行う。
りに切替部を設け、切替制御信号により調整時と初期設
定後の切替部の第１及び第２の入力端子群を切替え、更
に、調整後選択される第２の入力端子群側の抵抗分割回
路に入っているヒューズを調整で決定されたデータ信号
のレベルに応じて溶断することにより、設定レベルを固
定して完全自動化を行う。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１に本発明の一実施例による初期設定方
式を示す。図１は、本発明を可変抵抗器に応用した分圧
回路の例を示す。可変抵抗器２は、８個のＭＯＳトラン
ジスタを使ったスイッチＳＷ１〜ＳＷ８と、９個の抵抗
ｒ１〜ｒ９とで構成されている。可変抵抗器２は、電圧
入力端子７から供給される入力電圧Ｖｉ を分圧して、
電圧出力端子８へ出力電圧Ｖｏ を出力する。抵抗ｒ１
〜ｒ９は、下記の数式１で表される関係を有しており、
回転型の可変抵抗器の８箇所の位置に対応する。
て説明する。図１に本発明の一実施例による初期設定方
式を示す。図１は、本発明を可変抵抗器に応用した分圧
回路の例を示す。可変抵抗器２は、８個のＭＯＳトラン
ジスタを使ったスイッチＳＷ１〜ＳＷ８と、９個の抵抗
ｒ１〜ｒ９とで構成されている。可変抵抗器２は、電圧
入力端子７から供給される入力電圧Ｖｉ を分圧して、
電圧出力端子８へ出力電圧Ｖｏ を出力する。抵抗ｒ１
〜ｒ９は、下記の数式１で表される関係を有しており、
回転型の可変抵抗器の８箇所の位置に対応する。
【０００８】
【数１】
【０００９】切替回路６は、切替制御信号入力端子５に
供給された切替制御信号により、入力端子Ａ１〜Ａ３と
入力端子Ｂ１〜Ｂ３のどちらかを選択する。選択論理は
、切替制御信号入力端子５を論理“Ｌ”レベルに設定し
た時が調整モードになり、入力端子Ｂ１〜Ｂ３を選択す
る。本実施例では、切替回路６に２進／１０進変換機能
も含めている。仮に、入力端子Ｂ１〜Ｂ３の全部が論理
“Ｌ”レベルの場合、出力端子Ｑ１が論理“Ｌ”レベル
、入力端子Ｂ１〜Ｂ３の全部が論理“Ｈ”レベルの場合
、出力端子Ｑ８が論理“Ｌ”レベルになり、他の出力端
子Ｑ２〜Ｑ７は論理“Ｈ”レベルのままである。
供給された切替制御信号により、入力端子Ａ１〜Ａ３と
入力端子Ｂ１〜Ｂ３のどちらかを選択する。選択論理は
、切替制御信号入力端子５を論理“Ｌ”レベルに設定し
た時が調整モードになり、入力端子Ｂ１〜Ｂ３を選択す
る。本実施例では、切替回路６に２進／１０進変換機能
も含めている。仮に、入力端子Ｂ１〜Ｂ３の全部が論理
“Ｌ”レベルの場合、出力端子Ｑ１が論理“Ｌ”レベル
、入力端子Ｂ１〜Ｂ３の全部が論理“Ｈ”レベルの場合
、出力端子Ｑ８が論理“Ｌ”レベルになり、他の出力端
子Ｑ２〜Ｑ７は論理“Ｈ”レベルのままである。
【００１０】調整時には、データ信号入力端子３に供給
されるデータ信号Ｄ１〜Ｄ３の極性を変えて、電圧出力
端子８から出力される出力電圧Ｖｏ の最適値を選択す
る。今、仮に、下記の数式２で表される場合が最適値で
あるとする。
されるデータ信号Ｄ１〜Ｄ３の極性を変えて、電圧出力
端子８から出力される出力電圧Ｖｏ の最適値を選択す
る。今、仮に、下記の数式２で表される場合が最適値で
あるとする。
【００１１】
【数２】
【００１２】この場合、データ信号Ｄ１及び３を論理“
Ｌ”レベル、データ信号Ｄ２を論理“Ｈ”レベルにして
、切替回路６の出力端子Ｑ３を論理“Ｌ”レベルにする
。
Ｌ”レベル、データ信号Ｄ２を論理“Ｈ”レベルにして
、切替回路６の出力端子Ｑ３を論理“Ｌ”レベルにする
。
【００１３】この時、論理“Ｌ”レベルになっているデ
ータ信号入力端子に接続されているトランジスタのみオ
ンになり、ヒューズを溶断させる。本実施例では、ヒュ
ーズＦ１及びＦ３が溶断し、入力端子Ａ１及びＡ３が論
理“Ｌ”レベルになる。
ータ信号入力端子に接続されているトランジスタのみオ
ンになり、ヒューズを溶断させる。本実施例では、ヒュ
ーズＦ１及びＦ３が溶断し、入力端子Ａ１及びＡ３が論
理“Ｌ”レベルになる。
【００１４】抵抗Ｒ１ 〜Ｒ６ は、下記の数式３で表
される関係となっており、ヒューズＦ２が接続されてい
る入力端子Ａ２は論理“Ｈ”レベルになっている。
される関係となっており、ヒューズＦ２が接続されてい
る入力端子Ａ２は論理“Ｈ”レベルになっている。
【００１５】
【数３】
【００１６】最後に、設定信号入力端子４と切替制御信
号入力端子５を開放にする。すると、切替制御信号入力
端子５は内部のプルアップ抵抗で論理“Ｈ”レベルにな
り、入力端子Ａ１〜Ａ３の入力信号群が選択される。以
上の操作で、初期設定が完了する。
号入力端子５を開放にする。すると、切替制御信号入力
端子５は内部のプルアップ抵抗で論理“Ｈ”レベルにな
り、入力端子Ａ１〜Ａ３の入力信号群が選択される。以
上の操作で、初期設定が完了する。
【００１７】
【発明の効果】以上説明したように本発明の初期設定方
式を用いることにより、ロボットのような機械的手段を
用いることなく、完全に電気インタフェースのみで、自
動調整を行うことが可能になる。
式を用いることにより、ロボットのような機械的手段を
用いることなく、完全に電気インタフェースのみで、自
動調整を行うことが可能になる。
【図１】本発明の一実施例による初期設定方式の回路図
である。
である。
１ 切替部
２ 可変抵抗器
３ データ信号入力端子
４ 設定信号入力端子
５ 切替制御信号入力端子
６ 切替回路
７ 電圧入力端子
８ 電圧出力端子
Claims (1)
- 【請求項１】 切替制御信号により複数のデータ信号
が供給される第１及び第２の入力端子群のどちらか一方
を選択する切替部に於て、前記第１の入力端子群には前
記データ信号がそのまま供給され、前記第２の入力端子
群はそれぞれヒューズの入った抵抗分割回路に接続され
ており、設定信号が入力された場合のみ前記データ信号
の極性に応じて前記ヒューズを溶断させることを特徴と
する初期設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5417891A JPH04246802A (ja) | 1991-01-31 | 1991-01-31 | 初期設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5417891A JPH04246802A (ja) | 1991-01-31 | 1991-01-31 | 初期設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04246802A true JPH04246802A (ja) | 1992-09-02 |
Family
ID=12963292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5417891A Withdrawn JPH04246802A (ja) | 1991-01-31 | 1991-01-31 | 初期設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04246802A (ja) |
-
1991
- 1991-01-31 JP JP5417891A patent/JPH04246802A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011261B1 (ko) | 반도체집적회로의회로소자값조정회로및방법 | |
| US5006732A (en) | Semiconductor circuit having buffer function | |
| EP0018739A2 (en) | A decoder circuit for a semiconductor memory device | |
| US5574474A (en) | Liquid crystal driving circuit | |
| JPH04246802A (ja) | 初期設定方式 | |
| JPS59144219A (ja) | 集積化デイジタル−アナログ変換器 | |
| JPS6387809A (ja) | 演算増幅器 | |
| JP3190710B2 (ja) | 半導体集積回路 | |
| JP2789792B2 (ja) | パルス出力回路 | |
| US5410186A (en) | Programmable digital to analog converter | |
| JPH0231886B2 (ja) | Kaheninpiidansukaironoseigyokairo | |
| JPH0231885B2 (ja) | Kaheninpiidansukaironoseigyokairo | |
| JPH06260884A (ja) | 半導体集積回路 | |
| JP2680940B2 (ja) | Ｄ／ａ変換器 | |
| JPS63119979A (ja) | 溶接用ロボツトの制御装置 | |
| JPH0856146A (ja) | 信号入力選択切換回路 | |
| JPS6127219Y2 (ja) | ||
| JPS60128717A (ja) | 集積回路装置 | |
| JP2926073B2 (ja) | 空気調和機の通信装置 | |
| JP2640006B2 (ja) | タイマー回路 | |
| JPH0229534Y2 (ja) | ||
| JPH03245728A (ja) | 電源回路 | |
| JPH03154421A (ja) | 半導体集積回路 | |
| JPS59177602A (ja) | 制御装置 | |
| JPH0230215A (ja) | スイツチング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |