JPH04246807A - 積層型インダクタ - Google Patents
積層型インダクタInfo
- Publication number
- JPH04246807A JPH04246807A JP3011789A JP1178991A JPH04246807A JP H04246807 A JPH04246807 A JP H04246807A JP 3011789 A JP3011789 A JP 3011789A JP 1178991 A JP1178991 A JP 1178991A JP H04246807 A JPH04246807 A JP H04246807A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- inductor
- coils
- conductor pattern
- multilayer inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ノイズフィルタ等とし
て使用される積層型インダクタに関する。
て使用される積層型インダクタに関する。
【０００２】
【従来の技術と課題】従来、この種の積層型インダクタ
としては、導体パターンを設けた磁性体シートを積層し
、前記導体パターンがスルーホールを利用して電気的に
シリーズに接続されるようにしたものが知られていた。 ところで、この積層型インダクタをノイズフィルタとし
て使用する場合、導体パターン間に発生する浮遊容量Ｃ
（０）のためインダクタの等価回路が、図１０に示すよ
うに、自己インダクタンスＬ（０）と浮遊容量Ｃ（０）
の並列回路になる。この結果、インダクタの自己共振周
波数が低くなり、高周波領域での減衰特性が低下すると
いう問題点があった。
としては、導体パターンを設けた磁性体シートを積層し
、前記導体パターンがスルーホールを利用して電気的に
シリーズに接続されるようにしたものが知られていた。 ところで、この積層型インダクタをノイズフィルタとし
て使用する場合、導体パターン間に発生する浮遊容量Ｃ
（０）のためインダクタの等価回路が、図１０に示すよ
うに、自己インダクタンスＬ（０）と浮遊容量Ｃ（０）
の並列回路になる。この結果、インダクタの自己共振周
波数が低くなり、高周波領域での減衰特性が低下すると
いう問題点があった。
【０００３】そこで、本発明の課題は、導体パターン間
の浮遊容量を抑えることにより、高周波領域での減衰特
性が優れた積層型インダクタを提供することにある。
の浮遊容量を抑えることにより、高周波領域での減衰特
性が優れた積層型インダクタを提供することにある。
【０００４】
【課題を解決するための手段】以上の課題を解決するた
め、本発明に係る積層型インダクタは、磁性体シートに
設けた導体パターンによって構成されるコイルが、少な
くとも２個に分割され、かつ、前記コイルが正の相互イ
ンダクタンスを有する相互誘導回路を形成していること
を特徴とする。
め、本発明に係る積層型インダクタは、磁性体シートに
設けた導体パターンによって構成されるコイルが、少な
くとも２個に分割され、かつ、前記コイルが正の相互イ
ンダクタンスを有する相互誘導回路を形成していること
を特徴とする。
【０００５】
【作用】以上の構成により、コイルを少なくとも２個に
分割したため、分割されたコイルに発生する各浮遊容量
を合わせた値は、分割前のコイルに発生する浮遊容量の
値より小さくなる。また、分割されたコイルが正の相互
インダクタンスを有する相互誘導回路を構成するため、
分割後のコイルの自己インダクタンス及び相互インダク
タンスを合わせた値は、分割前のコイルのインダクタン
スの値より大きくなる。
分割したため、分割されたコイルに発生する各浮遊容量
を合わせた値は、分割前のコイルに発生する浮遊容量の
値より小さくなる。また、分割されたコイルが正の相互
インダクタンスを有する相互誘導回路を構成するため、
分割後のコイルの自己インダクタンス及び相互インダク
タンスを合わせた値は、分割前のコイルのインダクタン
スの値より大きくなる。
【０００６】
【実施例】以下、本発明に係る積層型インダクタの実施
例について添付図面を参照して説明する。 ［第１実施例、図１〜図４］図１は従来１個のコイルで
あったものを２個のコイルに分割し、各コイルを同一部
品内で直列接続した２端子の積層型インダクタの分解斜
視図である。
例について添付図面を参照して説明する。 ［第１実施例、図１〜図４］図１は従来１個のコイルで
あったものを２個のコイルに分割し、各コイルを同一部
品内で直列接続した２端子の積層型インダクタの分解斜
視図である。
【０００７】基材シート１，２，３，４，５，６及び保
護シート８は矩形状のシートであり、その材料にはフェ
ライト等の磁性体材料が使用される。基材シート１の上
面には、Ａｇ，Ａｇ−Ｐｄ等の導電性ペーストを使用し
て引出し電極１０に接続されたコイル用導体パターン１
１が印刷等の方法によって形成されている。引出し電極
１０は基材シート１の左辺に露出している。基材シート
１に設けられているスルーホール２０ａは導体パターン
１１の一方の端部に位置している。導体パターン１１は
時計回り方向に３／４回巻きした円弧状パターンである
。
護シート８は矩形状のシートであり、その材料にはフェ
ライト等の磁性体材料が使用される。基材シート１の上
面には、Ａｇ，Ａｇ−Ｐｄ等の導電性ペーストを使用し
て引出し電極１０に接続されたコイル用導体パターン１
１が印刷等の方法によって形成されている。引出し電極
１０は基材シート１の左辺に露出している。基材シート
１に設けられているスルーホール２０ａは導体パターン
１１の一方の端部に位置している。導体パターン１１は
時計回り方向に３／４回巻きした円弧状パターンである
。
【０００８】基材シート２の上面には、コイル用導体パ
ターン１２が導電性ペーストを使用して形成されている
。導体パターン１２の一方の端部にはスルーホール２０
ｂが設けられている。導体パターン１２は時計回り方向
に１／２回巻きした円弧状パターンである。同様にして
基材シート５，６の上面にもそれぞれコイル用導体パタ
ーン１３，１４が形成されている。導体パターン１３の
一方の端部にはスルーホール２０ｅが設けられている。 導体パターン１３は時計回り方向に３／４回巻きした円
弧状パターンである。導体パターン１４は時計回り方向
に１／２回巻きした円弧状パターンで、かつ、引出し電
極１５に接続している。
ターン１２が導電性ペーストを使用して形成されている
。導体パターン１２の一方の端部にはスルーホール２０
ｂが設けられている。導体パターン１２は時計回り方向
に１／２回巻きした円弧状パターンである。同様にして
基材シート５，６の上面にもそれぞれコイル用導体パタ
ーン１３，１４が形成されている。導体パターン１３の
一方の端部にはスルーホール２０ｅが設けられている。 導体パターン１３は時計回り方向に３／４回巻きした円
弧状パターンである。導体パターン１４は時計回り方向
に１／２回巻きした円弧状パターンで、かつ、引出し電
極１５に接続している。
【０００９】さらに、基材シート３，４にはそれぞれス
ルーホール２０ｃ，２０ｄのみが設けられている。こう
して準備された基材シート１〜６を積み重ね、複数枚の
保護シート８によって上下から挟んで積層する。積層さ
れた状態では、基材シート１の導体パターン１１に設け
たスルーホール２０ａが、基材シート２の導体パターン
１２の端部に重なる。従って、導体パターン１１と１２
とは電気的にシリーズに接続され、コイル１７ａが形成
されることになる。同様に、基材シート５の導体パター
ン１３に設けたスルーホール２０ｅが、基材シート６の
導体パターン１４の端部に重なり、導体パターン１３と
１４とでコイル１７ｂが形成される。コイル１７ａと１
７ｂは、基材シート３，４に設けたスルーホール２０ｃ
，２０ｄを介して導体パターン１２と１３が電気的に接
続されることにより、分離された状態で、シリーズに接
続される。
ルーホール２０ｃ，２０ｄのみが設けられている。こう
して準備された基材シート１〜６を積み重ね、複数枚の
保護シート８によって上下から挟んで積層する。積層さ
れた状態では、基材シート１の導体パターン１１に設け
たスルーホール２０ａが、基材シート２の導体パターン
１２の端部に重なる。従って、導体パターン１１と１２
とは電気的にシリーズに接続され、コイル１７ａが形成
されることになる。同様に、基材シート５の導体パター
ン１３に設けたスルーホール２０ｅが、基材シート６の
導体パターン１４の端部に重なり、導体パターン１３と
１４とでコイル１７ｂが形成される。コイル１７ａと１
７ｂは、基材シート３，４に設けたスルーホール２０ｃ
，２０ｄを介して導体パターン１２と１３が電気的に接
続されることにより、分離された状態で、シリーズに接
続される。
【００１０】図２に示すように、積層されたインダクタ
１８は、両端部にＡｇ等の導電性ペーストを引出し電極
１０，１５と導通状態に塗布し、これを焼き付けて外部
電極（Ａ），（Ｂ）とする。図３はこうして得られたイ
ンダクタ１８の等価電気回路図である。コイル１７ａの
部分に発生する浮遊容量Ｃ（１）とコイル１７ｂの部分
に発生する浮遊容量Ｃ（２）とが、それぞれコイル１７
ａ及び１７ｂの自己インダクタンスＬ（１）及びＬ（２
）と並列接続し、かつ、浮遊容量Ｃ（１）とＣ（２）が
直列関係に接続されている。コイル１７ａと１７ｂは磁
気的に密接に結合しており、コイル１７ａと１７ｂとで
正の相互インダクタンス（＋Ｍ（１））を有する相互誘
導回路を構成している。
１８は、両端部にＡｇ等の導電性ペーストを引出し電極
１０，１５と導通状態に塗布し、これを焼き付けて外部
電極（Ａ），（Ｂ）とする。図３はこうして得られたイ
ンダクタ１８の等価電気回路図である。コイル１７ａの
部分に発生する浮遊容量Ｃ（１）とコイル１７ｂの部分
に発生する浮遊容量Ｃ（２）とが、それぞれコイル１７
ａ及び１７ｂの自己インダクタンスＬ（１）及びＬ（２
）と並列接続し、かつ、浮遊容量Ｃ（１）とＣ（２）が
直列関係に接続されている。コイル１７ａと１７ｂは磁
気的に密接に結合しており、コイル１７ａと１７ｂとで
正の相互インダクタンス（＋Ｍ（１））を有する相互誘
導回路を構成している。
【００１１】従って、従来１個のコイルとして構成され
ていたものを、２個のコイル１７ａ，１７ｂに分離、分
割することによって、次の関係式が得られる。
ていたものを、２個のコイル１７ａ，１７ｂに分離、分
割することによって、次の関係式が得られる。
【００１２】
【数１】
【００１３】Ｃ’：コイル１７ａ及び１７ｂの合成浮遊
容量 Ｌ’：コイル１７ａ及び１７ｂの合成インダクタンスＣ
（０）：従来の１個のコイルの浮遊容量Ｌ（０）：従来
の１個のコイルのインダクタンス（但し、コイル１７ａ
と１７ｂが磁気的に１００％結合した場合） こうして、１個のコイルであったものを２個のコイルに
分離、分割することによって浮遊容量が抑えられ、高周
波領域におけるインダクタ１８の減衰特性が低下しにく
くなる。しかも、電磁結合によってより大きなインダク
タンスが得られるので、ノイズ除去効果が向上する。
容量 Ｌ’：コイル１７ａ及び１７ｂの合成インダクタンスＣ
（０）：従来の１個のコイルの浮遊容量Ｌ（０）：従来
の１個のコイルのインダクタンス（但し、コイル１７ａ
と１７ｂが磁気的に１００％結合した場合） こうして、１個のコイルであったものを２個のコイルに
分離、分割することによって浮遊容量が抑えられ、高周
波領域におけるインダクタ１８の減衰特性が低下しにく
くなる。しかも、電磁結合によってより大きなインダク
タンスが得られるので、ノイズ除去効果が向上する。
【００１４】図４は、本実施例の積層型インダクタ１８
の利用例を示したもので、インダクタ１８は信号線路１
９から放射されるノイズを抑制する。ここに、Ｖは信号
源、Ｒ（０）は信号源側内部抵抗、Ｒ（Ｌ）は受信側負
荷抵抗である。 ［第２実施例、図５〜図８］図５は２個のコイルが同一
部品に独立して内在している４端子の積層型インダクタ
の分解斜視図である。
の利用例を示したもので、インダクタ１８は信号線路１
９から放射されるノイズを抑制する。ここに、Ｖは信号
源、Ｒ（０）は信号源側内部抵抗、Ｒ（Ｌ）は受信側負
荷抵抗である。 ［第２実施例、図５〜図８］図５は２個のコイルが同一
部品に独立して内在している４端子の積層型インダクタ
の分解斜視図である。
【００１５】基材シート２５，２６，２７，２８，２９
，３０及び保護シート３１は磁性体材料からなる矩形状
のシートであって、図５に示すように積み重ねられ、積
層される。基材シート２５の上面には引出し電極３２に
接続されたコイル用導体パターン３３が形成されている
。導体パターン３３は、一方の端部にスルーホール４３
ａが設けられ、積層された状態では基材シート２６に設
けたスルーホール４３ｂを介して基材シート２７の上面
に形成されたコイル用導体パターン３６に接続している
。さらに、導体パターン３６は、一方の端部に設けたス
ルーホール４３ｅ及び基材シート２８に設けたスルーホ
ール４３ｆを介して基材シート２９の上面に形成された
コイル用導体パターン３８に接続している。導体パター
ン３８は引出し電極３９に接続している。こうして、引
出し電極３２と３９の間に時計回り方向に１回半巻きの
コイル４７ａが形成されることになる。同様にして、基
材シート２６，３０に形成された引出し電極３５と４１
の間に、基材シート２６，２８，３０に形成されたコイ
ル用導体パターン３４，３７，４０がそれぞれ基材シー
ト２６，２７に設けたスルーホール４３ｃ，４３ｄ及び
基材シート２８，２９に設けたスルーホール４３ｇ，４
３ｈを介してシリーズに接続して、時計方向回りに１回
半巻きのコイル４７ｂが形成されることになる。
，３０及び保護シート３１は磁性体材料からなる矩形状
のシートであって、図５に示すように積み重ねられ、積
層される。基材シート２５の上面には引出し電極３２に
接続されたコイル用導体パターン３３が形成されている
。導体パターン３３は、一方の端部にスルーホール４３
ａが設けられ、積層された状態では基材シート２６に設
けたスルーホール４３ｂを介して基材シート２７の上面
に形成されたコイル用導体パターン３６に接続している
。さらに、導体パターン３６は、一方の端部に設けたス
ルーホール４３ｅ及び基材シート２８に設けたスルーホ
ール４３ｆを介して基材シート２９の上面に形成された
コイル用導体パターン３８に接続している。導体パター
ン３８は引出し電極３９に接続している。こうして、引
出し電極３２と３９の間に時計回り方向に１回半巻きの
コイル４７ａが形成されることになる。同様にして、基
材シート２６，３０に形成された引出し電極３５と４１
の間に、基材シート２６，２８，３０に形成されたコイ
ル用導体パターン３４，３７，４０がそれぞれ基材シー
ト２６，２７に設けたスルーホール４３ｃ，４３ｄ及び
基材シート２８，２９に設けたスルーホール４３ｇ，４
３ｈを介してシリーズに接続して、時計方向回りに１回
半巻きのコイル４７ｂが形成されることになる。
【００１６】図６に示すように、積層されたインダクタ
４８の４隅部に、引出し電極３２，３５，３９，４１に
それぞれ電気的に接続した外部電極（Ａ１），（Ｂ１）
，（Ａ２），（Ｂ２）が設けられる。図７はこうして得
られたインダクタ４８の等価電気回路図である。コイル
４７ａ及び４７ｂのそれぞれの部分に発生する浮遊容量
Ｃ（３）及びＣ（４）が、コイル４７ａ及び４７ｂの自
己インダクタンスＬ（３）及びＬ（４）と並列接続し、
かつ、コイル４７ａと４７ｂは正の相互インダクタンス
（＋Ｍ（２））を有する相互誘導回路を構成している。 なお、コイル４７ａと４７ｂは交互に重ねて巻き回され
ており、相互インダクタンスＭ（２）の値が大きくなる
ように設計されている。
４８の４隅部に、引出し電極３２，３５，３９，４１に
それぞれ電気的に接続した外部電極（Ａ１），（Ｂ１）
，（Ａ２），（Ｂ２）が設けられる。図７はこうして得
られたインダクタ４８の等価電気回路図である。コイル
４７ａ及び４７ｂのそれぞれの部分に発生する浮遊容量
Ｃ（３）及びＣ（４）が、コイル４７ａ及び４７ｂの自
己インダクタンスＬ（３）及びＬ（４）と並列接続し、
かつ、コイル４７ａと４７ｂは正の相互インダクタンス
（＋Ｍ（２））を有する相互誘導回路を構成している。 なお、コイル４７ａと４７ｂは交互に重ねて巻き回され
ており、相互インダクタンスＭ（２）の値が大きくなる
ように設計されている。
【００１７】このインダクタ４８は、前記第１実施例の
積層型インダクタと同様に、浮遊容量が抑えられている
ので、高周波領域における減衰特性が低下しにくい。し
かも、電磁結合によってより大きなインダクタンスが得
られているので、ノイズ除去効果が優れたものになって
いる。図８は、第２実施例の積層型インダクタ４８の利
用例を示したもので、インダクタ４８は信号線路４９か
ら放射されるノイズを抑制する。
積層型インダクタと同様に、浮遊容量が抑えられている
ので、高周波領域における減衰特性が低下しにくい。し
かも、電磁結合によってより大きなインダクタンスが得
られているので、ノイズ除去効果が優れたものになって
いる。図８は、第２実施例の積層型インダクタ４８の利
用例を示したもので、インダクタ４８は信号線路４９か
ら放射されるノイズを抑制する。
【００１８】［第３実施例、図９］図９は２個のコイル
が上下に分離して配置している構造の４端子の積層型イ
ンダクタの分解斜視図である。基材シート２５，２７の
それぞれに形成された引出し電極５０と５４の間に、基
材シート２５，２６，２７に形成されたコイル用導体パ
ターン５１，５２，５３がそれぞれ基材シート２５，２
６に設けたスルーホール６０ａ，６０ｂを介してシリー
ズに接続してコイル６５ａが形成されることになる。同
様に、基材シート２８，３０のそれぞれに形成された引
出し電極５５と５９の間に、基材シート２８，２９，３
０に形成されたコイル用導体パターン５６，５７，５８
がそれぞれ基材シート２８，２９に設けたスルーホール
６０ｃ，６０ｄを介してシリーズに接続してコイル６５
ｂが形成されることになる。
が上下に分離して配置している構造の４端子の積層型イ
ンダクタの分解斜視図である。基材シート２５，２７の
それぞれに形成された引出し電極５０と５４の間に、基
材シート２５，２６，２７に形成されたコイル用導体パ
ターン５１，５２，５３がそれぞれ基材シート２５，２
６に設けたスルーホール６０ａ，６０ｂを介してシリー
ズに接続してコイル６５ａが形成されることになる。同
様に、基材シート２８，３０のそれぞれに形成された引
出し電極５５と５９の間に、基材シート２８，２９，３
０に形成されたコイル用導体パターン５６，５７，５８
がそれぞれ基材シート２８，２９に設けたスルーホール
６０ｃ，６０ｄを介してシリーズに接続してコイル６５
ｂが形成されることになる。
【００１９】このインダクタは、前記第２実施例の積層
型インダクタと比較して相互インダクタンスの値が小さ
いものの、第２実施例のインダクタと同様の作用、効果
を奏する。 ［他の実施例］なお、本発明に係る積層型インダクタは
前記実施例に限定するものではなく、その要旨の範囲内
で種々に変形することができる。特に、導体パターンが
形成するコイルは、２分割されたものに限定されるもの
ではなく、３分割以上されたものであってもよい。
型インダクタと比較して相互インダクタンスの値が小さ
いものの、第２実施例のインダクタと同様の作用、効果
を奏する。 ［他の実施例］なお、本発明に係る積層型インダクタは
前記実施例に限定するものではなく、その要旨の範囲内
で種々に変形することができる。特に、導体パターンが
形成するコイルは、２分割されたものに限定されるもの
ではなく、３分割以上されたものであってもよい。
【００２０】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、少なくとも２個に分割されたコイルが正の相互
インダクタンスを有する相互誘導回路を形成しているた
め、分割後の各コイルに発生する浮遊容量の合計値が分
割前よりも小さくなり、高周波領域における減衰量が向
上して優れた高周波減衰特性をもつ積層型インダクタが
得られる。しかも、電磁結合によってより大きなインダ
クタンスが得られるので、ノイズ除去効果が向上する。
よれば、少なくとも２個に分割されたコイルが正の相互
インダクタンスを有する相互誘導回路を形成しているた
め、分割後の各コイルに発生する浮遊容量の合計値が分
割前よりも小さくなり、高周波領域における減衰量が向
上して優れた高周波減衰特性をもつ積層型インダクタが
得られる。しかも、電磁結合によってより大きなインダ
クタンスが得られるので、ノイズ除去効果が向上する。
【図１】本発明に係る積層型インダクタの第１実施例を
示す分解斜視図。
示す分解斜視図。
【図２】図１に示した積層型インダクタの外観を示す斜
視図。
視図。
【図３】図１に示した積層型インダクタの等価電気回路
図。
図。
【図４】図１に示した積層型インダクタを応用した電気
回路図。
回路図。
【図５】本発明に係る積層型インダクタの第２実施例を
示す分解斜視図。
示す分解斜視図。
【図６】図５に示した積層型インダクタの外観を示す斜
視図。
視図。
【図７】図５に示した積層型インダクタの等価電気回路
図。
図。
【図８】図５に示した積層型インダクタを応用した電気
回路図。
回路図。
【図９】本発明に係る積層型インダクタの第３実施例を
示す分解斜視図。
示す分解斜視図。
【図１０】従来の積層型インダクタの等価電気回路図。
１，２，３，４，５，６…基材シート（磁性体シート）
１１，１２，１３，１４…コイル用導体パターン１７ａ
，１７ｂ…コイル １８…積層型インダクタ ２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ…スルーホー
ル ２５，２６，２７，２８，２９，３０…基材シート（磁
性体シート） ３３，３４，３６，３７，３８…コイル用導体パターン
４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｅ，４３ｆ，４
３ｇ，４３ｈ…スルーホール ４７ａ，４７ｂ…コイル ４８…積層型インダクタ ５１，５２，５３，５６，５７，５８…コイル用導体パ
ターン ６０ａ，６０ｂ，６０ｃ，６０ｄ…スルーホール６５ａ
，６５ｂ…コイル Ｃ（１），Ｃ（２），Ｃ（３），Ｃ（４）…浮遊容量Ｌ
（１），Ｌ（２），Ｌ（３），Ｌ（４）…自己インダク
タンス
１１，１２，１３，１４…コイル用導体パターン１７ａ
，１７ｂ…コイル １８…積層型インダクタ ２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ…スルーホー
ル ２５，２６，２７，２８，２９，３０…基材シート（磁
性体シート） ３３，３４，３６，３７，３８…コイル用導体パターン
４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｅ，４３ｆ，４
３ｇ，４３ｈ…スルーホール ４７ａ，４７ｂ…コイル ４８…積層型インダクタ ５１，５２，５３，５６，５７，５８…コイル用導体パ
ターン ６０ａ，６０ｂ，６０ｃ，６０ｄ…スルーホール６５ａ
，６５ｂ…コイル Ｃ（１），Ｃ（２），Ｃ（３），Ｃ（４）…浮遊容量Ｌ
（１），Ｌ（２），Ｌ（３），Ｌ（４）…自己インダク
タンス
Claims (1)
- 【請求項１】 導体パターンを設けた磁性体シートを
、前記導体パターンがコイルを構成するように積層した
積層型インダクタにおいて、前記コイルが少なくとも２
個に分割され、かつ、前記コイルが正の相互インダクタ
ンスを有する相互誘導回路を構成していることを特徴と
する積層型インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011789A JPH04246807A (ja) | 1991-02-01 | 1991-02-01 | 積層型インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011789A JPH04246807A (ja) | 1991-02-01 | 1991-02-01 | 積層型インダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04246807A true JPH04246807A (ja) | 1992-09-02 |
Family
ID=11787692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3011789A Pending JPH04246807A (ja) | 1991-02-01 | 1991-02-01 | 積層型インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04246807A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003532285A (ja) * | 1998-07-06 | 2003-10-28 | ミッドコム インコーポレーテッド | 磁心の内部に電気接続を有する多層変成器 |
| KR100453429B1 (ko) * | 1998-10-22 | 2004-10-20 | 다이요 유덴 가부시키가이샤 | 적층 전자 부품 |
| JP2007027445A (ja) * | 2005-07-15 | 2007-02-01 | Murata Mfg Co Ltd | 積層コモンモードチョークコイル |
| JP2010045940A (ja) * | 2008-08-18 | 2010-02-25 | Univ Of Ryukyus | 電圧形電力変換器のｅｍｉ抑制回路 |
| JP2018190822A (ja) * | 2017-05-02 | 2018-11-29 | 太陽誘電株式会社 | 磁気結合型コイル部品 |
-
1991
- 1991-02-01 JP JP3011789A patent/JPH04246807A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003532285A (ja) * | 1998-07-06 | 2003-10-28 | ミッドコム インコーポレーテッド | 磁心の内部に電気接続を有する多層変成器 |
| KR100453429B1 (ko) * | 1998-10-22 | 2004-10-20 | 다이요 유덴 가부시키가이샤 | 적층 전자 부품 |
| JP2007027445A (ja) * | 2005-07-15 | 2007-02-01 | Murata Mfg Co Ltd | 積層コモンモードチョークコイル |
| JP2010045940A (ja) * | 2008-08-18 | 2010-02-25 | Univ Of Ryukyus | 電圧形電力変換器のｅｍｉ抑制回路 |
| JP2018190822A (ja) * | 2017-05-02 | 2018-11-29 | 太陽誘電株式会社 | 磁気結合型コイル部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2598940B2 (ja) | Ｌｃ複合部品 | |
| JP3941508B2 (ja) | 積層型インピーダンス素子 | |
| JPS6379307A (ja) | 積層トランス | |
| KR100466976B1 (ko) | 적층형 인덕터 | |
| US6483414B2 (en) | Method of manufacturing multilayer-type chip inductors | |
| US20020140539A1 (en) | Laminated impedance device | |
| JP2949244B2 (ja) | 積層型トランス | |
| JP2694757B2 (ja) | 積層インダクタ | |
| JP3545701B2 (ja) | コモンモードチョーク | |
| JPH0235810A (ja) | ノイズフィルタ | |
| EP0334520B1 (en) | Integrated inductor/capacitor device using soft ferrites | |
| JPH06333742A (ja) | 積層コイル | |
| JPH04246807A (ja) | 積層型インダクタ | |
| JP2682282B2 (ja) | 積層チップｌｃフィルタ | |
| JPH08264320A (ja) | チップインダクタ・アレイ | |
| JPH11283833A (ja) | 積層型電子部品 | |
| JP2012182286A (ja) | コイル部品 | |
| JP2000260621A (ja) | 積層型コモンモードチョークコイル | |
| CN216435575U (zh) | 多端子片式电感器 | |
| JP3089832B2 (ja) | 複合インダクタ部品 | |
| JP2996233B1 (ja) | 積層型コイル部品 | |
| JP2958804B2 (ja) | 積層チップコモンモードチョークコイル | |
| JPH0521244A (ja) | 薄形トランス | |
| JP2001110638A (ja) | 積層電子部品 | |
| JPH04329607A (ja) | 積層チップトランス |